JPS6175956A - ウインドウ演算回路 - Google Patents

ウインドウ演算回路

Info

Publication number
JPS6175956A
JPS6175956A JP19834784A JP19834784A JPS6175956A JP S6175956 A JPS6175956 A JP S6175956A JP 19834784 A JP19834784 A JP 19834784A JP 19834784 A JP19834784 A JP 19834784A JP S6175956 A JPS6175956 A JP S6175956A
Authority
JP
Japan
Prior art keywords
window
circuit
arithmetic
modules
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19834784A
Other languages
English (en)
Inventor
Takeshi Masui
桝井 猛
Shigeru Sasaki
繁 佐々木
Toshiyuki Goto
敏行 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19834784A priority Critical patent/JPS6175956A/ja
Publication of JPS6175956A publication Critical patent/JPS6175956A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は任言のウィンドウサイズについてウィンドウ演
算を行ない得るウィンドウ演算回路に関する。
画像処理において、その画像品質等を向上させるために
ウィンドウ演算処理が施される。そのウィンドウ演算処
理はその処理目的に応じてウィンドウサイズを変えて行
なうことが好ましい。その場合にハードウェアの増大を
来すことな(ウィンドウ演算処理を行ない得ることは重
要なことである。
〔従来の技術〕
ウィンドウ演算はソフトウェアによっても処理可能であ
るが、演算データ量が厖大となることから、ハードウェ
アによるのが一般的である。その2つの例が第7図及び
第8図に示されている。これらの図において、BMはバ
ッファモジュールであり、PMは演算モジュールである
。これらウィンドウ演算回路は画像全体を走査して得ら
れるウィンドウサイズの入力データが入力データ端子か
ら入力されてその入力データとウィンドウデータとがバ
ッファモジュールBMを介せず又は介して演算モジュー
ルPMに与えられ、演算処理がウィンドウサイズの入力
データ毎に行なわれ、その都度その入力データの中心画
素に対する処理画素データを図の右下演算モジュールP
Mから出力するように構成されている。
〔発明が解決しようとする問題点〕
し、かじ、これらの回路はハードウェア的に固定されて
いるため、第7図の回路では3X3のつIンドウ演算を
、又第8図の回路では5×5のウィンドウ演算を行ない
得るが、同じ演算規模の9×1 (第9図参照)とか、
25×1とかのウィンドウ演算を行なうことはできない
。これを行なうためには、そのようなウィンドウサイズ
のためのウィンドウ演算回路を別個に設けなければなら
ない。
このようなウィンドウサイズの異なるウィンドウ演算は
入力画像のノイズ除去、コントラスト向上等から必要と
され、画像処理上不可避的に要求されているものである
C問題点を解決するための手段〕 本発明は上述問題点を解決し得るウィンドウ演算回路を
提供するもので、その手段は入力データ端子にパイプラ
イン接続され同一入力データ長の入力データを順次に貯
え得る(n−1)個のバッファモジュールと、パイプラ
イン接続されたm×n(IIilの演算モジュールと、
前記入力データ端子及び前記バッファモジュールの各出
力に接続され且つスイッチ出力の各々を前記各演算モジ
ュールの入力に選択的に接続し1厚るスイッチ回路と、
該スイッチ回路をして最大m×nまでの任意のサイズで
のウィンドウ演算出力を出力演算モジュールから発生せ
しめ得るよう前記スイッチ回路に選択的切換え接続を生
ぜしめる制御手段とを備えて構成したものである。
〔作用〕
本発明回路によれば、パイプライン化されたバッファモ
ジュールの各出力をスイッチ回路を介してパイプライン
化された演算モジュールのいずれの入力にも選択的に接
続し得るように構成しているから、ウィンドウが上述の
ようなサイズ制激内にある限りいずれのサイズにあろう
とも入力データとの間でウィンドウ演算を行なうことが
できる。
これにより、ハードウェアの有効利用が図られハードウ
ェアが少な(て済む。
〔実施例〕
以下、添付図面を参照しながら、本発明の詳細な説明す
る。
第1図は本発明の一実施例を示す。この図において、1
1.12  ・・・I n−1はデータ入力端子2にパ
イプライン型式で接続されたバッファモジュール(BM
)の各々である。3+、32 ・・・3 m×nはパイ
プライン接続されたm X n illの演算モジュー
ルの各々である。4は入力データ端子2及びバッファモ
ジュールの各出力に接続され且つスイッチ出力の各々を
上述各演算モジュールの入力に選択的に接続し得るスイ
ッチ回路である。5はスイッチ回路4に選択的切換え接
続を生ぜしめる制御部である。
第2図はバッファモジュールの一構成例を示し、このバ
ッファモジュールはRAM6、ラッチ7及び制御部8か
ら成る。第3図は演算モジュールの一構成例を示し、こ
の演算モジュールは乗算器9、加算器lO、ラッチ11
,12、及び制御部13から成る。第4図はスイッチ回
路の一構成例を示し、このスイッチ回路はm×n(固の
マルチプレクサ141 ・・・14m×o及び制御回路
15から成り、各マルチプレクサは入力データ端子2及
び(n−IN固のバッファモジュールの出力に接続され
たn入力を有し、その出力の各々は対応する演算モジュ
ールの入力に接続されている。
このように構成することにより、最大(m×n)までの
任意のサイズでのウィンドウ演算処理をその構成要素の
共用化の下に遂行することができる。
例えば、3×3のウィンドウ演算回路を上述回路内に構
築する例が第5図に示されている。このウィンドウ演算
回路はその入力データ端子2をスイッチ回路4を介して
演算モジュール37.38゜39に接続し、バッファモ
ジュール1】の出力ヲスイソチ回路4を介して演算モジ
ュール34,35゜36に接Hし、バッファモジュール
12の出力ヲスイッチ回路4を介して演算モジュール3
1,32゜33に接続するようにして構成される。又、
9×1のウィンドウ演算回路を上述回路内に構築する例
が第6図に示されている。このウィンドウ演算回路はそ
の入力データ端子2をスイッチ回路4を介して演算モジ
ュール31.32  ・・・39に接続するようにして
構成される。
なお、上記実施例における演算モジュールは第3図に示
すものであるが、上記実施例と同様、パイプライン接続
してウィンドウ演算を処理し得る限り、演算モジュール
として他の構成のものを使用しi厚る。
〔発明の効果〕
以上述べたように、本発明によれば、 ■ウィンドウ演算処理可能な最大規模以内で任意のサイ
ズのウィンドウ演算を行ない得て、■しかもそのような
各ウィンドウ演算を個別的に処理するハードウェア構成
に比しハードウェアが少な(て済む、等の効果が得られ
る。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図、第2図。 第3図及び第4図は第1図実施例のバッファモジュール
、演算モジュール及びスイッチ回路の一構成例を示す図
、第5図は第1図実施例から3×3のウィンドウ演算回
路を構築する例を示す図、第6図は第1図実施例から9
×1のウィンドウ演算回路を構築する例を示す図、第7
図は従来の3×3のウィンドウ演算回路を示す図、第8
図は従来の5×5のウィンドウ演算回路を示す図、第9
図は従来の9×1のウィンドウ演算回路を示す図である
。 図中、1.・・・1.−1はバッファモジュール、2は
入力データ端子、31 ・・・3 tnx。は演算モジ
ュール、4はスイッチ回路、5は制御部である。 第2図 第3@ 第4図

Claims (1)

    【特許請求の範囲】
  1. 入力データ端子にパイプライン接続され同一入力データ
    長の入力データを順次に貯え得る(n−1)個のバッフ
    ァモジュールと、パイプライン接続されたm×n個の演
    算モジュールと、前記入力データ端子及び前記バッファ
    モジュールの各出力に接続され且つスイッチ出力の各々
    を前記各演算モジュールの入力に選択的に接続し得るス
    イッチ回路と、該スイッチ回路をして最大m×nまでの
    任意のサイズでのウィンドウ演算出力を出力演算モジュ
    ールから発生せしめるべく前記スイッチ回路に選択的切
    換え接続を生ぜしめる制御手段とを備えて構成したこと
    を特徴とするウィンドウ演算回路。
JP19834784A 1984-09-21 1984-09-21 ウインドウ演算回路 Pending JPS6175956A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19834784A JPS6175956A (ja) 1984-09-21 1984-09-21 ウインドウ演算回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19834784A JPS6175956A (ja) 1984-09-21 1984-09-21 ウインドウ演算回路

Publications (1)

Publication Number Publication Date
JPS6175956A true JPS6175956A (ja) 1986-04-18

Family

ID=16389606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19834784A Pending JPS6175956A (ja) 1984-09-21 1984-09-21 ウインドウ演算回路

Country Status (1)

Country Link
JP (1) JPS6175956A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63305474A (ja) * 1987-06-05 1988-12-13 Sumitomo Electric Ind Ltd フイルタ回路
JPS6415880A (en) * 1987-07-09 1989-01-19 Easel Kk Arithmetic circuit
JPH0354679A (ja) * 1989-07-21 1991-03-08 Fuji Photo Film Co Ltd 画像処理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63305474A (ja) * 1987-06-05 1988-12-13 Sumitomo Electric Ind Ltd フイルタ回路
JPS6415880A (en) * 1987-07-09 1989-01-19 Easel Kk Arithmetic circuit
JPH0354679A (ja) * 1989-07-21 1991-03-08 Fuji Photo Film Co Ltd 画像処理装置
JP2650759B2 (ja) * 1989-07-21 1997-09-03 富士写真フイルム株式会社 画像処理装置

Similar Documents

Publication Publication Date Title
US7127482B2 (en) Performance optimized approach for efficient downsampling operations
JPS6053349B2 (ja) 画像処理プロセツサ
JPH04128982A (ja) プロセッサエレメント、プロセッシングユニット、プロセッサ、及びその演算処理方法
EP0366435A2 (en) Orthogonal and inverse orthogonal transform apparatus
JPS6175956A (ja) ウインドウ演算回路
JPH0715346A (ja) 2ベクトルのスカラ積を決定するためのデジタル信号の符号化方法および回路
JPH06149861A (ja) Dct及び逆dct演算装置並びにその演算方法
EP0321584A1 (en) System for calculating sum of products
JPS58163061A (ja) 並列画像処理プロセッサ及び装置
JPH0438005A (ja) ディジタル信号処理回路
JP3219915B2 (ja) 画像圧縮回路
US5237656A (en) Image processing apparatus using look-up tables
JPS62256178A (ja) 画像演算装置
Savić et al. Memory Efficient Hardware Architecture for 5/3 Lifting-Based 2-D Forward Discrete Wavelet Transform
JPH01319320A (ja) デジタル信号処理装置
JPS59146363A (ja) 並列信号処理装置
JP3715666B2 (ja) 直交変換装置及び方法
JP2698824B2 (ja) ディスクリートコサイン変換装置
JPS62280971A (ja) 画像処理方式
JPS62233894A (ja) ずらし類似度演算装置
JPH01244578A (ja) 画像処理装置
JPS58217077A (ja) メモリ−装置
JPS62221076A (ja) 画像処理装置
Katayama et al. Bit‐serial, high‐speed image processing system
JPS63167970A (ja) 演算装置