JPS6174296U - - Google Patents

Info

Publication number
JPS6174296U
JPS6174296U JP1984158104U JP15810484U JPS6174296U JP S6174296 U JPS6174296 U JP S6174296U JP 1984158104 U JP1984158104 U JP 1984158104U JP 15810484 U JP15810484 U JP 15810484U JP S6174296 U JPS6174296 U JP S6174296U
Authority
JP
Japan
Prior art keywords
data conversion
cycle
sampling
pulses
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1984158104U
Other languages
Japanese (ja)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1984158104U priority Critical patent/JPS6174296U/ja
Publication of JPS6174296U publication Critical patent/JPS6174296U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Electric Motors In General (AREA)

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の実施例を示すブロツク図であ
り、第2図は第1図に示す本考案実施例のタイム
チヤートである。第3図は所定サンプリング周期
内の入力パルス数を計測する従来例を示すブロツ
ク図であり、第4図は第3図に示す従来例のタイ
ムチヤートである。 10A,10B,10C……パルス接点、11
A,11C,11D,11E……サンプリング周
期接点、12……データ変換器周期開始時点検出
手段としての開始時点リレー、12A,12C,
12D……開始時点リレー接点、13……データ
変換基本周期設定手段としての基本周期タイマ、
13B……基本周期タイマ接点、14……データ
変換周期紙了時点検出手段としての終了時点リレ
ー、14B,14C,14D……終了時点リレー
、21……カウンタ、22……積算時間計、23
……演算器。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a time chart of the embodiment of the present invention shown in FIG. FIG. 3 is a block diagram showing a conventional example of measuring the number of input pulses within a predetermined sampling period, and FIG. 4 is a time chart of the conventional example shown in FIG. 10A, 10B, 10C...Pulse contact, 11
A, 11C, 11D, 11E...Sampling cycle contact, 12...Start point relay as data converter cycle start point detection means, 12A, 12C,
12D...start point relay contact, 13...basic cycle timer as data conversion basic cycle setting means,
13B...Basic cycle timer contact, 14...End point relay as data conversion cycle end point detection means, 14B, 14C, 14D...End point relay, 21...Counter, 22...Integrated time meter, 23
...Arithmetic unit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 所定のサンプリング周期中に入力されるパルス
数を計測する回路において、サンプリング周期を
設定してそのサンプリング開始信号とサンプリン
グ終了信号とを発するサンプリング周期設定手段
と、前記サンプリング周期から入力パルス周期の
最大値を差引いて得られるデータ変換基本周期を
設定するとともにサンプリング開始信号にもとづ
いて当該データ変換基本周期がスタートするよう
なされているデータ変換基本周期設定手段と、サ
ンプリング開始信号発令後の最初のパルスの立上
りを検出するデータ変換周期開始時点検出手段と
、前記データ変換基本周期終了後の最初のパルス
の立上りを検出するデータ変換周期終了時点検出
手段と、前記データ変換周期開始時点から終了時
点までのデータ変換周期中に入力されるパルス数
をカウントするカウンタと、データ変換周期の時
間を計測する積算時間計と、前記カウンタ出力信
号と積算時間計出力信号から単位時間当りのパル
ス数を演算し、あるいはサンプリング周期中のパ
ルス数を演算する演算器とを備えたことを特徴と
するサンプリングデータ変換回路。
A circuit for measuring the number of pulses input during a predetermined sampling period, comprising a sampling period setting means for setting a sampling period and emitting a sampling start signal and a sampling end signal thereof, and a maximum value of the input pulse period from the sampling period. data conversion basic cycle setting means configured to set a data conversion basic cycle obtained by subtracting the data conversion basic cycle and start the data conversion basic cycle based on the sampling start signal, and the rise of the first pulse after the sampling start signal is issued. a data conversion cycle start point detection means for detecting the data conversion cycle start point, a data conversion cycle end point detection means for detecting the rise of the first pulse after the end of the data conversion basic cycle, and data conversion from the data conversion cycle start point to the end point. A counter that counts the number of pulses input during a cycle, an integrating time meter that measures the time of the data conversion cycle, and a counter that calculates the number of pulses per unit time from the counter output signal and the integrated time meter output signal, or a sampling A sampling data conversion circuit comprising: an arithmetic unit that calculates the number of pulses in a cycle.
JP1984158104U 1984-10-19 1984-10-19 Pending JPS6174296U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984158104U JPS6174296U (en) 1984-10-19 1984-10-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984158104U JPS6174296U (en) 1984-10-19 1984-10-19

Publications (1)

Publication Number Publication Date
JPS6174296U true JPS6174296U (en) 1986-05-20

Family

ID=30716088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984158104U Pending JPS6174296U (en) 1984-10-19 1984-10-19

Country Status (1)

Country Link
JP (1) JPS6174296U (en)

Similar Documents

Publication Publication Date Title
JPS6174296U (en)
JPH0332835U (en)
JPH0482797U (en)
JPH032270U (en)
JPH01138108U (en)
JPH01117770U (en)
JPH02113447U (en)
JPH0317569U (en)
JPS6297964U (en)
JPS6217468U (en)
JPS60192542U (en) AD converter
JPS62121574U (en)
JPH0175863U (en)
JPH0370427U (en)
JPH0463098U (en)
JPH0338931U (en)
JPS6194948U (en)
JPH0221975U (en)
JPS6148378U (en)
JPS6180430U (en)
JPH01169341U (en)
JPS6332747U (en)
JPS6070024U (en) signal converter
JPS5857133U (en) Pulse width/code conversion circuit
JPS63131542U (en)