JPS6171721A - デイジタル制御発振器 - Google Patents
デイジタル制御発振器Info
- Publication number
- JPS6171721A JPS6171721A JP59192706A JP19270684A JPS6171721A JP S6171721 A JPS6171721 A JP S6171721A JP 59192706 A JP59192706 A JP 59192706A JP 19270684 A JP19270684 A JP 19270684A JP S6171721 A JPS6171721 A JP S6171721A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- input
- output
- signal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル形式の制御信号入力に応じて出力
周波数が変化するディジタル制御発振器の改良に関する
ものである。
周波数が変化するディジタル制御発振器の改良に関する
ものである。
従来、制御信号として加えられる入力信号の電圧値に応
じて発振器出力の周波数が変化する電圧制御発振器に、
ディジタル−アナログ変換器を付加し、制御信号をディ
ジタル形式で与えるようにしたディジタル制御発振器が
知られている。
じて発振器出力の周波数が変化する電圧制御発振器に、
ディジタル−アナログ変換器を付加し、制御信号をディ
ジタル形式で与えるようにしたディジタル制御発振器が
知られている。
しかし、この従来のディジタル制御発振器においては、
電圧制御発振器に制御電圧対出力周波数の非直線性があ
ると、それがそのまま現われ、入力ディジタル信号の変
化と出力周波数変化の関係が直線的にならないという欠
点があった。
電圧制御発振器に制御電圧対出力周波数の非直線性があ
ると、それがそのまま現われ、入力ディジタル信号の変
化と出力周波数変化の関係が直線的にならないという欠
点があった。
本発明は、従来のディジタル制御発振器のもつ前述のご
とき欠点を除去し、ディジタル形式の制御信号入力の変
化に対応して直線的に出力周波数が変化するディジタル
制御発振器を得ることを目的とする。
とき欠点を除去し、ディジタル形式の制御信号入力の変
化に対応して直線的に出力周波数が変化するディジタル
制御発振器を得ることを目的とする。
本発明のディジタル制御発振器は、入力ディジタル信号
を第１のアナログ信号に変換する第１のディジタル−ア
ナログ変換回路と、前記入力ディジタル信号を異なるデ
ィジタル信号に変換するデイシタルーテイジタル変換回
路と、このディジタル−ディジタル変換回路の出力を第
２のアナログ信号に変換する第２のディジタル−アナロ
グ変換回路と、前記第１のアナログ信号と第２のアナロ
グ信号それぞれに係数を掛けて加算する加算増幅器と、
この加算増幅器の出力で制御される電圧制御発振器とか
ら第１３成され、この電圧制御発振器の非直線性を、デ
ィジタル−ディジタル変換回路と第２のディジタル−ア
ナログ変換回路による補正電圧発生部の作用で除去する
ことを特徴とするもので、塚下実施例について本発明の
詳細な説明する。
を第１のアナログ信号に変換する第１のディジタル−ア
ナログ変換回路と、前記入力ディジタル信号を異なるデ
ィジタル信号に変換するデイシタルーテイジタル変換回
路と、このディジタル−ディジタル変換回路の出力を第
２のアナログ信号に変換する第２のディジタル−アナロ
グ変換回路と、前記第１のアナログ信号と第２のアナロ
グ信号それぞれに係数を掛けて加算する加算増幅器と、
この加算増幅器の出力で制御される電圧制御発振器とか
ら第１３成され、この電圧制御発振器の非直線性を、デ
ィジタル−ディジタル変換回路と第２のディジタル−ア
ナログ変換回路による補正電圧発生部の作用で除去する
ことを特徴とするもので、塚下実施例について本発明の
詳細な説明する。
第１図は本発明によるディジタル制御発振器の一実施例
のブロック構成図であり、１０はディジタル形式の制御
信号の入力端子、２０は第１のディジタル−アナログ変
換回路、３０はディジタル−ディジタル変換回路、４０
は第２のディジタル−アナログ変換回路、５０は加算増
幅器、５１゜５２は係数乗算回路、５３は加算増幅器出
力端子、６０は電圧制御発振器、７ｏはディジタル制御
発振器の出力端子である。
のブロック構成図であり、１０はディジタル形式の制御
信号の入力端子、２０は第１のディジタル−アナログ変
換回路、３０はディジタル−ディジタル変換回路、４０
は第２のディジタル−アナログ変換回路、５０は加算増
幅器、５１゜５２は係数乗算回路、５３は加算増幅器出
力端子、６０は電圧制御発振器、７ｏはディジタル制御
発振器の出力端子である。
ｇ１図において電圧制御発振器６０の制御電圧対出力周
波数特性が例えば第２図のごとき特性であシ、制御信号
入力端子１０には２ビツトのディジタル信号が加えられ
、第１のディジタル−アナログ変換回路２０の入出力特
性が第３図（、）のごときものであった場合、従来のデ
ィジタル制御発振器では、制御信号入力対出力周波数の
関係が第１表のようになシ、直線的な周波数変化が得ら
れないことになる。
波数特性が例えば第２図のごとき特性であシ、制御信号
入力端子１０には２ビツトのディジタル信号が加えられ
、第１のディジタル−アナログ変換回路２０の入出力特
性が第３図（、）のごときものであった場合、従来のデ
ィジタル制御発振器では、制御信号入力対出力周波数の
関係が第１表のようになシ、直線的な周波数変化が得ら
れないことになる。
本発明においては、第２のディジタル−アナログ変換回
路４０とディジタル−ディジタル変換回路３０と加算増
幅器５０とを用いてこの非直線性を補正するようになす
ものである。すなわち、第２のディジタル−アナログ変
換回路４０の入出力特性が例えば第３図（ｂ）のごとき
ものとした場合、加算増幅器５０の係数乗算回路５１．
５２でそれぞれの入力信号を１倍および０．１倍するよ
うに構成し、制御信号入力端子１０に加えられる制御信
号（０１）に対して３ピツトのディジタル信号（１１１
）を発生するようにディジタル−ディジタル変換回路３
０の入出力関係を定めれば、制御信号入力（０１）に対
して加算増幅器５０の出力端子５３には、（第１のディ
ジタル−アナログ変換回路２０の出力電圧１（Ｖ）Ｘｉ
）＋（第２のディジタル−アナログ変換回路４Ｇの出力
電圧３ （Ｖ）Ｘ ０．１ ）＝１．３（ロ）の制御電
圧が発生し、第２図より出力端子７゜には１１００（Ｈ
ｚ）の出力周波数が得られる。同様に制御信号入力端子
１０に加えられる２ビツトディジタル変換回路３０の入
出力関係を第３図（ｃ）のごとく定めれば制御信号入力
対出力周波数の関係が第２表に示すように直線的なディ
ジタル制御発振器が得られることになる。
路４０とディジタル−ディジタル変換回路３０と加算増
幅器５０とを用いてこの非直線性を補正するようになす
ものである。すなわち、第２のディジタル−アナログ変
換回路４０の入出力特性が例えば第３図（ｂ）のごとき
ものとした場合、加算増幅器５０の係数乗算回路５１．
５２でそれぞれの入力信号を１倍および０．１倍するよ
うに構成し、制御信号入力端子１０に加えられる制御信
号（０１）に対して３ピツトのディジタル信号（１１１
）を発生するようにディジタル−ディジタル変換回路３
０の入出力関係を定めれば、制御信号入力（０１）に対
して加算増幅器５０の出力端子５３には、（第１のディ
ジタル−アナログ変換回路２０の出力電圧１（Ｖ）Ｘｉ
）＋（第２のディジタル−アナログ変換回路４Ｇの出力
電圧３ （Ｖ）Ｘ ０．１ ）＝１．３（ロ）の制御電
圧が発生し、第２図より出力端子７゜には１１００（Ｈ
ｚ）の出力周波数が得られる。同様に制御信号入力端子
１０に加えられる２ビツトディジタル変換回路３０の入
出力関係を第３図（ｃ）のごとく定めれば制御信号入力
対出力周波数の関係が第２表に示すように直線的なディ
ジタル制御発振器が得られることになる。
以上本発明を具体的一実施例について詳細に説明したが
、説明に用いた各定数が本発明の範囲を限定するもので
ないことはいうまでもない。
、説明に用いた各定数が本発明の範囲を限定するもので
ないことはいうまでもない。
以上説明したように本発明によれば、制御信号入力の変
化と出力周波数変化の関係が直線的で使い易いディジタ
ル制御発振器が得られる優れた効果がちる。
化と出力周波数変化の関係が直線的で使い易いディジタ
ル制御発振器が得られる優れた効果がちる。
第１図は本発明によるディジタル制御発振器の一実施例
のブロック楢成図、第２図は電圧制御発振器の制御電圧
対出力周波数特性の一例を示す図、第３図は第１図の動
作を説明するためのディジタル−ディジタル変換回路お
よびディジタル−アナログ変換回路の入出力特性例を示
す説明図である。
のブロック楢成図、第２図は電圧制御発振器の制御電圧
対出力周波数特性の一例を示す図、第３図は第１図の動
作を説明するためのディジタル−ディジタル変換回路お
よびディジタル−アナログ変換回路の入出力特性例を示
す説明図である。
１０・・・・制御信号入力端子、２０・・・・第１のデ
ィジタル−アナログ変換回路、３０・・・・ディジタル
−ディジタル変換回路、４０・・・・第２のディジタル
−アナログ変換回路、５０・・・・加算増幅器、６０・
・・・電圧制御発振器。
ィジタル−アナログ変換回路、３０・・・・ディジタル
−ディジタル変換回路、４０・・・・第２のディジタル
−アナログ変換回路、５０・・・・加算増幅器、６０・
・・・電圧制御発振器。
Claims (1)
- 入力ディジタル信号を第１のアナログ信号に変換する第
１のディジタル−アナログ変換回路と、前記入力ディジ
タル信号を異なるディジタル信号に変換するディジタル
−ディジタル変換回路と、このディジタル−ディジタル
変換回路の出力を第２のアナログ信号に変換する第２の
ディジタル−アナログ変換回路と、前記第１のアナログ
信号と第２のアナログ信号それぞれに係数を掛けて加算
する加算増幅器と、この加算増幅器の出力で制御される
電圧制御発振器とから成るディジタル制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192706A JPH0712145B2 (ja) | 1984-09-17 | 1984-09-17 | ディジタル制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192706A JPH0712145B2 (ja) | 1984-09-17 | 1984-09-17 | ディジタル制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6171721A true JPS6171721A (ja) | 1986-04-12 |
| JPH0712145B2 JPH0712145B2 (ja) | 1995-02-08 |
Family
ID=16295696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59192706A Expired - Lifetime JPH0712145B2 (ja) | 1984-09-17 | 1984-09-17 | ディジタル制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712145B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02103911U (ja) * | 1989-02-01 | 1990-08-17 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5381549U (ja) * | 1976-12-08 | 1978-07-06 |
-
1984
- 1984-09-17 JP JP59192706A patent/JPH0712145B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5381549U (ja) * | 1976-12-08 | 1978-07-06 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02103911U (ja) * | 1989-02-01 | 1990-08-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0712145B2 (ja) | 1995-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5727023A (en) | Apparatus for and method of speech digitizing | |
| JPH0542032B2 (ja) | ||
| EP1672785A1 (en) | Switching amplifier | |
| JPS6171721A (ja) | デイジタル制御発振器 | |
| US4109203A (en) | Delta-modulation encoder | |
| US6483449B2 (en) | Digital-analog converter comprising a third order sigma delta modulator | |
| JPS58146114A (ja) | レベルコントロ−ル回路 | |
| JPS57180229A (en) | Digital-to-analog converter | |
| JPS62204617A (ja) | 高分解能ａ／ｄコンバ−タ | |
| JP2847913B2 (ja) | アナログ掛算器 | |
| JP3125225B2 (ja) | デジタル／アナログ変換器 | |
| JP2751177B2 (ja) | ディジタル・アナログ変換装置 | |
| JPH0685680A (ja) | Σδデータコンバータ | |
| JPH03145215A (ja) | ディジタル・アナログ変換装置 | |
| JP2525218B2 (ja) | 積分回路 | |
| JP2003046342A (ja) | 増幅器 | |
| JPH077435A (ja) | Σδａｄ変換器のディザ混入回路 | |
| JPS5918520Y2 (ja) | 関数発生装置 | |
| JPH0250620A (ja) | Ｄ−ａ変換回路 | |
| JPS57148421A (en) | Nonlinear digital-to-analog converter | |
| JP2610399B2 (ja) | Ａ／ｄ変換器 | |
| JPH03155210A (ja) | 可変減衰器の制御回路 | |
| EP0180461A3 (en) | Improvements in or relating to digital to analogue converters | |
| JPH01198830A (ja) | ディジタル・アナログ変換装置 | |
| JPS62147816A (ja) | 乗算型デイジタル・アナログ変換装置 |