JPS6170728A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6170728A
JPS6170728A JP59192885A JP19288584A JPS6170728A JP S6170728 A JPS6170728 A JP S6170728A JP 59192885 A JP59192885 A JP 59192885A JP 19288584 A JP19288584 A JP 19288584A JP S6170728 A JPS6170728 A JP S6170728A
Authority
JP
Japan
Prior art keywords
resin
wiring
semiconductor element
layer
type package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59192885A
Other languages
English (en)
Inventor
Koji Nose
幸之 野世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP59192885A priority Critical patent/JPS6170728A/ja
Publication of JPS6170728A publication Critical patent/JPS6170728A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はプラスチックパッケージ等の非中空型パッケー
ジに封じる半導体素子に関し、詳しくはその表面形状に
よるものである。
従来例の構成とその問題点 フラット型プラスチックパッケージ(以下FPと略す)
や、スモールアウトライン型プラスチックパッケージ(
以下SOPと略す)や、チップキャリア型プラスチック
パッケージ(以下cCPと略す)の例のように、半導体
素子のパッケージは薄型、小型化指向にある。その場合
、半導体素子の基板材料であるシリコンの熱膨張率αs
(3,5×10−6/℃)と封止材料であるエポキシ樹
脂の熱膨張率も(24x 1o−6/℃)との間での差
、〜−α8が大きいために、樹脂成形完了時に、成形温
度TM(170〜180℃)から室温”R(24℃)に
戻る時、半導体素子の表面上では、0)式のような歪が
発生して (α。−αs ) X (TM −Ty )     
−−(1)その歪量は、0.003となる。このパッケ
ージの中心に一辺が0.8廖の半導体素子が封じ込まれ
ていると、素子端で0.0012偏(12μm)の変位
が発ヰする。従来のプラスチックパッケージでは、封じ
込まれた半導体素子と周辺樹脂との間で、上に説明した
変位が発生し、この影響を受けて、素子表面周辺部では
同素子と樹脂との界面で剥れる。また素子表面中央部で
は、電極材料(Aの配線が樹脂の変位によって変形し、
配線表面上のガラス膜にクラックを生じさせる。
これらの問題のうち、前者は樹脂を通過してきた水分や
、リードと樹脂の界面に生じた隙間を通過してきた水分
が、素子と樹脂との界面に生じた剥離層中に水膜として
存在し、その水膜中に樹脂中から塩素イオン等が溶は出
し、露出部分の人!配線を腐食する。また後者は、ムl
の変形により生じたムl配線表面上のガラス膜クラック
の発生により上で述べたと同じ機構でム4配線を腐食す
る◎これらの問題は、プラスチック封止型半導体装置の
信頼性のうち耐湿性を低下させる。
発明の目的 本発明は、プラスチック封止構造で、樹脂と素子表面周
辺部で発生する剥れや半導体素子表面の配線材料の変形
により生ずる配線材料表面上のガラス膜のクラックを防
ぐ半導体装置を提供するものである。
発明の構成 本発明は要約するに、プラスチック封止型パッケージ中
に搭載されている半導体素子の表面上に、配線用、認識
用などのパターン以外の凹凸部を形成することで達成で
きる。
実施例の説明 第1図は、本発明実施例の樹脂封止型パッケージ13中
に搭載される半導体素子1の要部拡大断面図である。シ
リコン基体2上に形成されたA/配線3、ポリシリコン
配線4、拡散層配線5や層間絶縁層θ上を覆っている表
面保護層7の表面は格子縞状の凹凸8に加工する。
上記加工法の手順を第2図(&)に例として示した。
先ず、各配線層や層間絶縁層の工程を経て、ムE配線層
3まで形成されたシリコン基体2上に、珪酸ガラスもし
くは燐珪酸ガラス10、またはそれらを組み合わせて2
層構造にした表面保護層7をcvn 、スパッター成長
、プラズマ成長法等で6000〜15000人の厚さに
形成する。つぎにこの上に窒化膜11をプラズマ成長や
低温CVD法等で60oO〜15000人の厚さに形成
する。
この表面保護層7の上に10〜500μばの格子縞にレ
ジスト12を現像し、レジスト12をポス   ゛トペ
ークにより固める。
この状態で、CF4と0□の混合ガス等を用いてドライ
エツチングを行う。この時のエツチング条件は、等方性
エッチの条件に設定し、窒化膜11と燐珪酸ガラス10
(または珪酸ガラス)のエツチング比を、:10 : 
1に選択する。この条件でプラズマ窒化膜11をドライ
エツチングして行くと、そのエツチングの選択性から燐
珪酸ガラス1oでエツチング速度が小さくなり、擬似停
止の状態が生じて半導体素子1表面上に全面均一な深さ
の格子縞状の凹凸部8が形成される。このような構造を
有する半導体素子1をエポキシ系や、シリコン系等の樹
脂からなる樹脂封止型パッケージ13に搭載する。第2
図(b)は平面図である。この構造によれば、シリコン
基体2の熱膨張率α8(3,5X 10−’ / ’C
) 、樹脂封止型パッケージ13の樹脂の熱膨張率α。
(24X10−’/’C)、樹脂成形温度TM(170
℃)、室温TR(24°C)、格子縞の間隔L(100
μm)と仮定すると、前述式(1)から歪γ γ=ΔT(α。−αs)=(TM−T*)X(αc  
、、):146X  (24−3,5)X10”#0.
003となり変位貴人は A = L J 72 = 100 X O,003/
2:O,,15μm となる。従って半導体素子1表面全体に均等に変位が配
分され、その結果として、樹脂封止型パッケージ13の
樹脂と半導体素子1との界面の剥れや、ムl配線層3の
変形による表面保護膜7のクラックが防止できて、先に
述べた機構で発生するAJJ腐食が生じない樹脂封止型
パッケージ13が達成できる。
発明の効果 本発明によればプラスチック封止型半導体装置は、熱膨
張係数の差から生じる半導体素子表面周辺部での素子表
面と封止樹脂との界面での剥れや、人!配線の変形によ
る配線上表面保護膜のクラックの発生の問題を、表面保
護膜に凹凸部を形成することにより一挙に解決できる。
【図面の簡単な説明】
第1図は本発明半導体装置の要部拡大断面図、第2図(
iL)は本発明を達成するための表面保護膜を形成する
ための手順を示す断面フローチャート、第2図(b)は
完成品の平面図である。 1・・・・・・半導体素子、2・・・・・・シリコン基
体、3・・・・・・ムE配線、4・・・・・・ポリシリ
コン配線、6・・・・・・拡散層配線、6・・・・・・
層間絶縁層、7・・・・・・表面保護層、8・・・・・
・格子縞状の凹凸部、1o・・・・・・燐珪酸ガラス、
11・・・・・・窒化膜、12・・・・・・レジスト、
13・・・・・・樹脂封止型パッケージ。

Claims (1)

    【特許請求の範囲】
  1.  半導体素子上の表面保護膜を単層または多層構造の酸
    化膜もしくは窒化膜またはこれらの組み合わせで形成し
    、かつ、同表面保護膜に保護膜下層のパターン以外の凹
    部もしくは凸部またはこれらを組み合わせた格子縞や同
    心円または平行のパターンを形成することを特徴とする
    半導体装置。
JP59192885A 1984-09-14 1984-09-14 半導体装置 Pending JPS6170728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59192885A JPS6170728A (ja) 1984-09-14 1984-09-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59192885A JPS6170728A (ja) 1984-09-14 1984-09-14 半導体装置

Publications (1)

Publication Number Publication Date
JPS6170728A true JPS6170728A (ja) 1986-04-11

Family

ID=16298595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59192885A Pending JPS6170728A (ja) 1984-09-14 1984-09-14 半導体装置

Country Status (1)

Country Link
JP (1) JPS6170728A (ja)

Similar Documents

Publication Publication Date Title
KR100257429B1 (ko) 집적 회로 장치 및 그의 패시베이션 방법
US6028347A (en) Semiconductor structures and packaging methods
JPH0228894B2 (ja)
JP4095123B2 (ja) ボンディングパット及び半導体装置の製造方法
JPS6170728A (ja) 半導体装置
KR100444012B1 (ko) 반도체칩의가드링(guard-ring)
JPS63232447A (ja) 半導体装置
EP0902468B1 (en) Resin-sealed semiconductor device and method of manufacturing the device
JP2837488B2 (ja) 半導体装置
JP3206035B2 (ja) 樹脂封止型半導体装置
JPH05206137A (ja) 樹脂封止型半導体装置
JPH01309333A (ja) 樹脂封止型半導体装置
JPS6015957A (ja) 半導体装置
JPH067549B2 (ja) 半導体装置
JPS62293726A (ja) 半導体装置
JPH0428254A (ja) 半導体装置
JPH05283540A (ja) 半導体装置
JPS6223135A (ja) 半導体装置
JPH04171835A (ja) 樹脂封止型半導体装置
JPS5974651A (ja) 半導体装置
JPS6163042A (ja) 樹脂封止半導体装置
JPH09213691A (ja) 半導体装置
JPH04192421A (ja) 半導体装置
JPH0373558A (ja) 半導体装置
JPH0652735B2 (ja) 樹脂封止型半導体装置