JPS6167825A - 液晶セル - Google Patents

液晶セル

Info

Publication number
JPS6167825A
JPS6167825A JP60074552A JP7455285A JPS6167825A JP S6167825 A JPS6167825 A JP S6167825A JP 60074552 A JP60074552 A JP 60074552A JP 7455285 A JP7455285 A JP 7455285A JP S6167825 A JPS6167825 A JP S6167825A
Authority
JP
Japan
Prior art keywords
voltage
gate
cell
liquid crystal
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60074552A
Other languages
English (en)
Inventor
ドネリ・ジヨセフ・デイマリア
ハンス・ピーター・ウオルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6167825A publication Critical patent/JPS6167825A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1365Active matrix addressed cells in which the switching element is a two-electrode device

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 電気信号を視覚表示に変換する液晶・(LC)ディスプ
レイにおいて、特にグラフィック表示に適した微細な画
素セルを提供する。
B、開示の概要 マトリクス配置されたLCセルの各々が、2ターミナル
の双方向ゲート装置を有し、ワード・ラインとビット・
ラインとの間に発生する電圧のLCセルへの印加を制御
する。放電サイクル迄、LCセルへの電圧が保たれる。
このゲート装置は正、負の両方向で強い非直線閾値特性
を有する。
C0従来技術 現在、テレビジョンや電算機の表示装置として広く用い
られているCRT (ブラウン管)は、表示の明確さ、
スクリーンの平坦さ、大きさ、重量、高コスト、高エネ
ルギ消費等の点で欠点を有する。
LC表示装置がこれらを解決するものとして、種々の形
式において提案され、大型化、高解像変化の努力がされ
て来た。
LC物質のダイナミック特性のため、LCの大容量、高
密度ディスプレイは実現困難であった。
各セルをマトリクスにし、各セルを逐次駆動すると9行
9列の数が増すにつれ、各セルへの書込時間が短かくな
る。LC駆動に高い電圧が必要となり、他への妨害をし
易くなり、電圧の精密な制御が要求され、トランジスタ
、ダイオード、バリスタ等の非線型素子が用いられた。
D1発明が解決しようとする問題点 米国特許第3824003号、第4239346号は薄
膜トランジスタを示すが、良い歩留りで、再現性よく、
信頼性のあるディスプレイを得るには、シリコンの単一
結晶上に作る必要があり9寸法が制限される。
又、トランジスタを使うと、電圧反転が頻繁で、回路が
複雑になる。
バリスタも有望だが、これは亜鉛酸化物の厚いセラミッ
クで、動作電圧が約60vと高く、大型に作り蔑く、又
反覆が困難が伴う。
又、LCセルはリフレッシュを頻繁に要する問題がある
。セルは小さなキャパシタなので、回路に高速放電能力
がないと、電荷と表示が残ってしまう。他方、早すぎる
放電ということもある。
E1問題点を解決するための手段 本発明はLCセルの電荷の放電を制御して、リフレッシ
ュの頻度を従来はど高くしないで駆動できるマトリクス
構成を与える。
本発明はディスプレイ素子のスイッチングが鋭いLCセ
ルを提供する。
又、非常に大型で大量の表示セルを有し、グラフィック
解像度が高いLCディスプレイを与える。
低い電圧で安定した動作を与え、コストが低くLCディ
スプレイを与える。
F、実施例 第1図は本発明の一実施例の断面図である。これはマト
リクス・アドレシング可能で、ガラス等の基体10、と
その上に付けたビット導体ライン12を含む、ビット・
ライン12は平行に配置された多数本のうち1本であっ
てもよく1図の面に垂直に走っており、種々の材料で作
れるが、多結晶シリコン等は好適である。
ビット・ライン12をほぼ完全にとり囲んで、例えば2
酸化シリコンでできている絶縁体14があるが、この一
部にビット・ライン12に達する開口16が設けられて
いる。 LC(液晶)の各ベル(画素)の位置に1つづ
つ、この開口がビット・ライン上に多数作られている。
各開口の中には2端子2方向ゲート装置18が作られて
おり、これは少なくとも一枚の薄膜層から成っている。
ゲージ装w18のビット・ライン12に接しているとこ
ろが一方の端子で、上端の面20が他方の端子をなす。
上述の回路の上に透明カバー板22があり、これはガラ
スでもよく、この下面には、はぼ透明なワード・ライン
導体24がある。ワード・ラインは間隔を置いて、多数
平行に設けると好都合である。ワード・ライン24は酸
化インヂウムの膜等からできている。残りの空間にはツ
ィステッド・ネマチック型又はゲストホスト型のLC物
質26が入れられている。
ゲージ装置18は化学蒸着で付着されるのが良く、経済
的に作るには、開口16とその周辺を含めて基板10の
上面全体に層として付けるのがよい1層28は余分に付
いた分であるが、これはビット・ライン12その他の導
体とは絶縁体14で離されているので、ゲート18のゲ
ート作用や他の機能に悪影響を及ぼさない。
ゲート装置!18の上には、その上面20で接触してい
る板状導体素子30を備えると好都合であり、これはゲ
ート装置!18の上部ターミナルとなる。このターミナ
ル18も多結晶シリコンから作るのが良く、以下にてタ
ーミナルと呼ばれる。ターミナル30のまわりは2酸化
シリコン等の絶縁体層32で覆うとよく、これによりL
C物質26とターミナル30とが化学反応しないよう隔
てられる。層32とLC物質26は絶縁体なのでこれら
をはさんで、静電キャパシタのセルが、第1図の画素(
ベル)1つ毎に形成できる。
ターミナル30は隣のセルとは絶縁されている。
隣のターミナルは30A、30Bで示されている。
そこで、ビット・ライン12とワード・ライン24とに
信号を組合せて加えて、各セルをアドレスできる。
第2図は第1図のセルの計画図で、ターミナル30とワ
ード・ライン24の間に層32とLC物質26を介して
キャパシタが形成される。ゲート18とキャパシタがビ
ット・ライン12とワード・ライン24の間に直列に入
った回路になっている。
マトリクス配置になっているので、隣のビット・ライン
12A、12Bとワード・ライン14A、14Bがある
第3図はゲート装置18のスイッチング特性で、ヨコ軸
電圧、タテ軸電流で多少理想化されて示されている。こ
の特性をつるため、ゲート装置18はシリコンの多い2
酸化シリコンの単一の層で作られており、この物質は第
3図のように、両特性において十分な振幅の電圧が加わ
ると無制限に近い電流を通す、このスイッチング閾値は
層に含まれる過剰なシリコンの量と、層の厚さの各々に
より決まる。例えば5〜25Vである。
二ノゲート装置が有する利点は、導電非導電の閾値が鋭
く、そのため従来は個々のベルの正確な電圧制御が蔑し
かった大型のマトリクスでも正しくスイッチングできる
ことである。又、他の利点は、スイッチング電圧を外し
た時のインピーダンスが太き(、LCセル・キャパシタ
の放電が遅く、他の装置の場合程、頻繁にセルのリフレ
ッシュを要しないことである。
他の重要な利点は、ゲート装置18の鋭いスイッチ特性
により、LCセルに急速に充電できることである。
又、液晶の寿命を永く保つには、かける電圧の極性を頻
繁にかえることが望ましく、又この電圧はセルのリフレ
ッシュ毎に変えられると良いが。
ゲート装置18は双方向性なので、この極性変更が容易
である。
ゲート族[18のスイッチングが鋭いので、充放電が急
速にできる。
第4図はゲート装置18の他の実施例を示し、2酸化シ
リコン層40で隔てられたシリコンの多い2酸化シリコ
ン層36.38からなるゲート装置18Bである。この
図では支持手段が省いであるが、これが第1図の開口1
6の中に付着される。
この三枚構造は2重の電子注入形式を与える1層36.
38がインジェクタである。この結果できる導電メカニ
ズム、フアクタ・ノルダイム・タナリング現象が第3図
同様の特性を与え、この構造の場合、導電閾値は酸化物
の厚さにほぼ比例する。
この装置の製作に当っては、各セルの寸法はごく小さく
でき1個々のベルの表示信号がそれ程重要でなく多くが
集まって、解像力の高い表示を与える程度迄小さくでき
る。例えば、各セルの寸法が10マイクロ・メートル(
μm)以下にもできる。この場合、開口16は直径5マ
イクロ・メートル以下となる。1セルが10μm(1c
m当り1000ペル)の密度であれば、高級オフセット
写真印刷のハーフ・トーン画像の約200倍の分解能で
、又CRT(陰極線管)の画像表示能力をまるかにこえ
た細密な画像表示を与え得る。
第2図で、セルに加えられる電圧が閾値をこえると、印
加電圧からゲート族!18の電圧を引いた分がLC物質
26と絶縁体32でできるキャパシタに充電される。こ
の電圧がLC物質26の閾値をこえていれば状態変化が
起り、視覚への効果が変る。外からの電圧が外されると
、キャパシタの充電はつづき、視覚効果も不変だが、L
C物質のゼロではないコンダクタンスにより充電は徐々
に崩れる。このため、セルの周期的リフレッシュが必要
である。リフレッシュ毎に印加電圧の反転をすることが
、LC物質26の長寿命化のため望ましい。LC物質の
立上りと下りの時間は10ミリ秒(ms)であり、誘電
体弛緩時間がこれと等しいか、より永いコンダクタンス
が望まれる。
ゲート18のないセルに比較すると本発明のセルは0強
い非線形性のゲートによる急速な充電と、入力電圧除を
後のゲートにおける実効インピーダンスの増大によるキ
ャパシタの放電の遅れという利点がある。そこで、大規
模アレイにつきものの短かいデユーティ・サイクルの場
合でもセルは高いRMS(自乗平均値、実効値)を受け
る。
本発明のセルは種々の形で動作できる。−例としては、
下記のようにワード配向のマトリクスで動作する。ワー
ド・ライン24をゲート18の閾値に近い電圧で周期的
に走査する。ビット・ラインに電圧が加えられなければ
、キャパシタの放電が起るが、そのわけはワード・ライ
ンの電圧が各走査の後に反転されるからである。ワード
・ライン上のどれかのビットに表示、又は状態の変化を
させる際には、そのビット・ラインにワード電圧と同期
してワード電圧の反対の極性の電圧を加える。セルがビ
ット電圧に充電される。ビット電圧はLC物質の閾値よ
り高く、しかもそのビット・ライン上の他のセル(アド
レスされてない)を妨害しないような低い値である必要
がある。一つの最適値として、ゲート18の閾値をLC
物質の閾値の4倍にとってもよい0本発明でも大略この
比率を用いている6次にワード・ライン電圧がゲートの
閾値と同じ値に、又ビット電圧がその半分の値にされる
6寸法が極小であることにより、各セルに対するゲート
及びビット・ラインのキャパシタンスは小さく押えられ
、クロストークは無視できる。
本発明により、例えば20000x20000ベルをこ
える巨大なLCDアレイを作れる。既存の蒸着技術とシ
リコン薄膜処理技術によって、本発明のセルの寸法上の
制限因子はLC物質ではなく製造歩留りである。大きな
空間がとれるから、ビット・ラインやワード・ラインを
2重にしたりして冗長度をつけて歩留りを上げることが
できる。
ライン12がビット・ライン、ライン24がワード・ラ
インとして説明しているが、これらは逆でもよいし、又
マトリクスの設計によって種々変えられる。
この構成によりゲートのスイッチング電圧の実際の範囲
は約5vから約25Vである。多シリコン(シリコン含
有量の多い)Si02の単一層のゲートで膜厚約500
人、シリコン余剰5〜6%の場合、約5vの閾値が得ら
れる。シリコンを減らせば閾値が上る。余剰シリコン量
を一定にして厚さを増せば閾値がほぼ比例して上る。
第4図の三層ゲート構成18Bで、Si02層36.3
8でのシリコン余剰量は約13%で、中間層40が約1
00人の厚さで、5vのスイッチング電圧を得た。この
構成では中間層の厚さが閾値に強い決定力をもつ、この
厚さが増すとスイッチング電圧が上り、又シリコン余剰
量をへらしてもこの電圧が上る6 前記のように画素の間隔として、本発明では約10μm
程度の小さい値が達成できる。これは1cm四方に10
0万の画素密度に相当する。これは極端にこまかい画や
図形のディスプレイを可能にする。しかし、大型ディス
プレイでは常にそのような高密度と(マトリクスを駆動
する)フレーム・バッファに真人なメモリが要求される
bけではない。しかし、CRTやテレビの画面の大きさ
のディスプレイとして、そのような微細粒子解像度を本
発明により与えることが技術的に可能であることは明ら
かである。実際上の制限因子はマトリクス駆動回路の論
理メモリ容量である。
これ迄、本発明を多結晶シリコンと多シリコンSi02
蒸着膜を用いるシリコン技術で説明して来た。この技術
は高度に開発されており、経済的で優れた結果物を与え
るので、本発明の実施に適している。
しかし、他の物質も又、本発明の実施は使用できる0例
えばビット・ライン12はドープした多結晶シリコンで
はない導体で作られる。基体上にビット・ラインを蒸着
するのに多種の金属が使える。又、薄膜ゲート18は多
シリコンsio 2以外の材料で作れる。この薄膜はむ
しろ、大きなバンド・ギャップの絶縁物質の薄膜で、少
なくとも半導体の微小な塊状の島部分がその中にある構
成と記述してもよい、多シリコンSi02では、島部分
はシリコンで作られる。しかし1層は余剰のシリコンを
含む窒化シリコンで作ってもよい。他の形式では、層を
酸化アルミニウムで作り、高部は主としてアルミニウム
からなる少なくとも半導体の物質で作る。これら諸成分
の膜では、凝集してできる高部の物質として、金、ニッ
ケル、タングステン、チタン、タンタル、銅、シリコン
、アルミニウムの群から選んだ少なくとも半導体物質を
使える。
同様に、ゲート18B(第4図)として、Si02でな
く、窒化シリコンも用いられる。
第1図の本発明の構成の製造は、ガラス基体10の上に
ドープした多結晶シリコンの薄膜を付け、この膜からり
ソグラフイとエツチングで、はぼ平行な所望の形のビッ
ト・ライン12を作る。次に膜を酸化して、絶縁体14
を作り、その一部分を選択的に除去してビット・ライン
14上の任意位置に開口16を作る。多シリコンSi0
2の層がこれらの上に付着され、ゲ、−ソ装置18と他
の層28を作る。多結晶シリコンのターミナル、30.
30A、30Bが、蒸着とその後のりソグラフイとエツ
チングにより所定の形に付着形成される。
ターミナル上には酸化によりSi02層32が作られる
ワード・ライン24の導体がガラスのカバー板22の上
に蒸着され、次にカバー板22と基板10が組合せられ
、LC物質を封入し密閉する。カバー板22と基板10
の端部の間と周囲には適当なスペーサ・ガスケットが備
えられる。
ゲート装置18 (第1図)、18B (第4図)の特
徴はその双方向性にあり、第3図に示すように印加電圧
の極性に無関係にほぼ対称的なゲート作用をすることで
ある。この点で、ゼナー・ダイオードやトランジスタの
単方向装置とは異なる、簡単な2端子素子で、単−又は
複数枚の蒸着膜からできた、安価に作れる装置である。
第5図、第6図、第7図、第8図は本発明の他の実施例
で、ワード・ラインがカバー板下面につけた透明導体で
なく、基体上に作った形式である。
又1回路内に付加的なキャパシタが付加されている。こ
れらの変形は、基板上の層の形と構造を配置し直し、又
カバー板下面の透明導体を平行なワード・ラインでなく
、単一の導体にすることでたやすくできる。新しく別の
層を必要としない、第5図、第6図、第7図、第8図で
、第1図、第2図と対応する部品は同じ番号に添字をつ
けて示す。
第5図に理想化されて示されているように、透明導体2
4Yはワード・ラインのようにならず。
単一の導体である。ワード・ライン24Xは基板上に作
られる。キャパシタ42がワード・ライン24Xと、板
30Xとゲート18Xの接点との間に入れられる。板3
0X、ゲート18Xは第1図。
第2図の板30、ゲート18に対応する。
第5図の例の構成を第6図、第7図に示す、第6図は上
部の板と導体24Yを除いた基板と層の平面図である6
第7図は第6図の線7−7の部分の断面図で透明な板2
2Xと導体24Yを含む。
第6図で、ワード・ライン24x(と池の平行なワード
・ライン)は基板10上の底にある層である。しかし部
分44のところでワード・ライン24Xがカットされて
いるにの部分44でビット・ラインI2とX板30Xの
下に接続用高部46がある。板30Xはワード・ライン
24X上の相当部分を覆い、この間にキャパシタ42を
形成する。高部46は2つのゲート18X、18X1を
含み、これらによりビット・ライン12Xとキャパシタ
板30Xに接続している。第5図でゲート18Xは、第
6図のゲート18X、18X1の直列になったものであ
る。ゲート18X、18X1をまとめて1つの装置と扱
うこともある。第1図のように、板30XはLC物質を
誘電体とするキャパシタ26の一方の極板としても働く
第7図は第1図と同じ寸法で示されているが、寸法の関
係はどちらも正しくはない、ここで、ワード・ライン2
4Xが高部46の両側に走っている。この例では、第1
図にビット・ライン中でなく、ゲート18X、′18X
1は高部46を囲む絶縁体の開口内に設けられている。
各々の層の性質は第1図と同様である。最下位の層、ワ
ード・ライン24X、高部46は導体でできている。こ
れらは、まわりを絶縁体48.50で囲まれているが、
絶縁体は導体24X、46が多結晶シリコンの場合Si
02で形成できる。絶縁体の層50にゲ−h18X、1
8X1のための開口が作られる。
その上にゲートの層が付けられる。これがゲート18X
、18X1となり、絶縁体48.50の上にも層28X
となって付く。
第1図と同様に、この上に導体板30Xが形成されるが
、この例では、この板はビット・ライン12Xをも形成
する。この板の層は、多結晶シリコンからも作られる。
板30Xとビット・ライン12XにはSi02でもよい
絶縁体32X、i4Xが覆われる。
第6図で板30Xはワード・ライン24Xを、誘電体4
8を介して、覆うのでキャパシタ42が形成される。ゲ
ート18Xと18X1は互いに直列に接続されている。
これらは第1図のように単一に構成されたものより複雑
だが、その動作は第3図の単一のものと同様である。
第5図、第8図により、第5図、第6図、第7図の実施
例の動作を説明する。
第8図は、第5図の回路で用いる電圧パルスの例である
。波形(Qはワード・ライン24X上の正のパルスであ
る。波形CB)は当初は電圧なく、負になるビット・ラ
イン12X上のパルスである。波形(C)は第5図の点
43に波形(A)(B)により起る波形で、波形CD)
は波形(A)CB)によるキャパシタ42の充電を示す
電圧波形である。
パルス(A)は周期的にワード・ライン24Xに印加さ
れるが、ビット・ライ、ン12Xに反対極性のパルスが
なければゲート18Xを導通させるには不十分である。
そこで第8図の最初のタイミング時には、ビット・ライ
ンにパルスがないので、点43の電圧はパルス期間だけ
変化し、キャパシタ42の充電(波形D)は無変化であ
る。ワード・ライン24X上の電圧はその振幅において
LC物貿をオンにスイッチするに十分であるが、ワード
・ラインのパルスの間隔はパルスの幅より大幅に永いの
で1点43の平均電圧は小さく、LC物質の閾値より低
く、LCセルはスイッチしない、 LCセルのスイッチ
時間はワード・ライン・パルスの期間より永く、又ワー
ド・ライン・パルスの間隔よりは短かくされているので
、ワード・ライン・パルスはセルをスイッチするだけの
長さにならなしNIl しかし、波形CB)の第2のタイミングのようにビット
・ライン12Xに負の反対極性のパルスがかけられると
、ゲート18Xのスイッチ電圧が超えられ、導通性とな
り、これら両電圧の全電位差からゲート18Xのスイッ
チ電圧を差し引いた電圧にキャパシタ42を充電できる
。この充電結果の電圧が波形(D)の第2のタイミング
に示され、接続点43での結果的電圧は波形(C)の第
2タイミングのようになる。
この切りかえは、キャパシタの一方の極板が導通してい
るゲート18Xを通してビット・ライン12Xに、他方
がワード・ライン24Xに接続されているので発生した
。キャパシタ42の両極板間に反対極性の電圧がかかる
ので波形(D)の点52のように急速に充電が変化し点
43の電圧に波形(C)の点54のような変化をもたら
すにの点では、点54の電圧はLCセル26Xをトリガ
ーするのには不十分である。
しかし、両パルスの終了時、ゲート18Xはオフになり
、ワード・ライン24Xは正の値から元の(ここで便宜
上接地電位とする)値に戻る。この負に向う電圧変化が
キャパシタ42の下の極板にかかつて、点43の電圧を
更に下方に向わせ、波形(C)の点56のようにする。
上方の導体24Yは中間的(接地)電位に保たれている
ので、点43が更に負になった時に、キャパシタ構造2
6XをしているLC物質の閾値が超えられ、この電圧は
LC物質のスイッチ期間をこえて保持される。LC物質
26Xの容量とキャパシタ42は直列に接続されて、電
荷(とLCのスイッチ状態)をより永い時間保ち、相当
の期間、ディスプレイ信号のリフレッシュを要しない。
第5図、第6図、第7図の構成ではキャパシタ42があ
るので、第1@、第2図の場合より、より永いリフレッ
シュ間隔をとることができる。
LCセルを消去して、元の非充電状態に戻すには、ビッ
ト・ライン・パルスなしに、ワード・ライン・パルスだ
けをキャパシタ42の充電の時とは反対の極性にして戻
せる。
この目的を遂行する回路動作は下記の如くである。事前
に、正のワード・ライン・パルスと負のビット・ライン
・パルスによりキャパシタ42が負に充電していたとす
る。ワード・ライン24Xに負のパルスが与えられて、
キャパシタ42の電荷に加えられ、これがゲート18X
の閾値をこえる負の電圧となる(ビット・ライン12X
は接地電位に保たれる)。ゲート18Xは導通し、キャ
パシタ42の電荷を放電し、このワード・ライン・パル
スの終了迄に放電完了し1点43はほぼゼロに戻る。こ
れでLCセルはリセットされる。
上記説明で接地と呼んでいた電位は、基準電位と呼んで
もよい重要な値で、実際の接地電位とは異なることもあ
る。
第6図に戻り、高部46はワード・ライン24Xの縁に
カットした部分44の内に設けられたが、他の形式も可
能であり、例えばカットしないワード・ラインの横に置
くとか、カットと高部をワード・ラインの中央に作って
、両側にワード・ライン24Xが走るようにしてもよい
多種類のLC物質が使用できる。本発明では。
原則的に外部光を用いる反射型を想定したが、膜はすべ
て薄く作られており、全体を通して透光が可能で、透光
型LCディスプレイも可能である。
用途に応じて偏光手段を付加する1反射壁LCディスプ
レイでは少なくとも一枚の層が高反射性に作られる。
G0発明の効果 微細なLC素子セルを安定して駆動することができるの
で、大量、高密度のLC表示装置が実現される。
【図面の簡単な説明】
第1図は本発明の実施例のLCディスプレイ・セルの断
面図、第2図は第1図のLCセルの等価回路図、第3図
は第1図のゲート装置の電圧−電流特性図、第4図はゲ
ート装置の他の実施例の構造図、第5図は他の実施例の
回路図、第6図は第5図のセルの平面図、第7図は第6
図のセルの断面図、第8図は本発明のセルを駆動する電
圧波形図である。 10・・・・基板、12・・・・ビット・ライン、14
・・・・絶縁体、16・・・・開口、18・・・・ゲー
ト装置、20・・・・面、22・・・・カバー板、24
・・・・ワード・ライン、26・・・・LC物質。 出願人 インターナショナル・ビジネス・マシーンズ俸
コーポレーション 代理人 弁理士 岡  1) 次  生(外1名) ’tJ6−板 LCセレ 第1図 第2図

Claims (1)

  1. 【特許請求の範囲】  複数本のワード・ラインと複数本のビット・ラインを
    交叉させたマトリクスの交点に配置される液晶表示セル
    において、 上記セルは表示電極間に封入された液晶物質と上記表示
    電極の一方に接続された双方向性で60V以下の鋭いス
    イッチング閾値特性をもつ2端子ゲート装置とを含み、
    マトリクス選択された際には、上記ワード・ラインとビ
    ット・ラインにそれぞれ反対極性の電圧が印加され、こ
    れら電圧によつて上記閾値を超える電圧が上記ゲート装
    置に印加されることにより上記ゲート装置が導通し該導
    通によつて少なくとも上記表示電極からなるキャパシタ
    が充電され、この充電電圧によつて上記液晶の表示状態
    が変化し、上記電圧の印加が除かれた後も充電効果によ
    り上記の表示状態の変化が保持されることを特徴とする
    液晶表示セル。
JP60074552A 1984-09-10 1985-04-10 液晶セル Pending JPS6167825A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/649,092 US4662719A (en) 1984-09-10 1984-09-10 Liquid crystal display and method for production
US649092 1996-05-17

Publications (1)

Publication Number Publication Date
JPS6167825A true JPS6167825A (ja) 1986-04-08

Family

ID=24603435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60074552A Pending JPS6167825A (ja) 1984-09-10 1985-04-10 液晶セル

Country Status (5)

Country Link
US (1) US4662719A (ja)
EP (1) EP0174431B1 (ja)
JP (1) JPS6167825A (ja)
CA (1) CA1241726A (ja)
DE (1) DE3572408D1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0617957B2 (ja) * 1985-05-15 1994-03-09 セイコー電子工業株式会社 液晶表示装置
EP0258305A1 (en) * 1986-01-27 1988-03-09 Autodisplay A/S An arrangement in a display or instrument board
JP2816549B2 (ja) * 1986-10-22 1998-10-27 セイコーインスツルメンツ株式会社 電気光学装置
US5056895A (en) * 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5258320A (en) * 1990-12-31 1993-11-02 Kopin Corporation Single crystal silicon arrayed devices for display panels
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5362671A (en) * 1990-12-31 1994-11-08 Kopin Corporation Method of fabricating single crystal silicon arrayed devices for display panels
US10255968B2 (en) * 2017-07-24 2019-04-09 Omnivision Technologies, Inc. DRAM core architecture with wide I/Os

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197592A (en) * 1981-05-29 1982-12-03 Suwa Seikosha Kk Liquid crystal display unit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824003A (en) * 1973-05-07 1974-07-16 Hughes Aircraft Co Liquid crystal display panel
US3936676A (en) * 1974-05-16 1976-02-03 Hitachi, Ltd. Multi-level voltage supply circuit for liquid crystal display device
US4193669A (en) * 1977-06-29 1980-03-18 Crystaloid Electronics Company Liquid crystal device for direct display of analog information
US4239346A (en) * 1979-05-23 1980-12-16 Hughes Aircraft Company Compact liquid crystal display system
US4413883A (en) * 1979-05-31 1983-11-08 Northern Telecom Limited Displays controlled by MIM switches of small capacitance
US4431271A (en) * 1979-09-06 1984-02-14 Canon Kabushiki Kaisha Display device with a thin film transistor and storage condenser
FR2484141A1 (fr) * 1980-06-06 1981-12-11 Thomson Csf Element bipolaire a conduction non lineaire, et dispositif a commutation, de visualisation notamment, incorporant un tel element
JPS5758190A (en) * 1980-09-25 1982-04-07 Suwa Seikosha Kk Active matric type liquid crystal indicator driving system
US4404555A (en) * 1981-06-09 1983-09-13 Northern Telecom Limited Addressing scheme for switch controlled liquid crystal displays
NL8103376A (nl) * 1981-07-16 1983-02-16 Philips Nv Weergeefinrichting.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197592A (en) * 1981-05-29 1982-12-03 Suwa Seikosha Kk Liquid crystal display unit

Also Published As

Publication number Publication date
EP0174431A1 (en) 1986-03-19
CA1241726A (en) 1988-09-06
EP0174431B1 (en) 1989-08-16
DE3572408D1 (en) 1989-09-21
US4662719A (en) 1987-05-05

Similar Documents

Publication Publication Date Title
EP0011408B1 (en) Liquid crystal display devices
US5077553A (en) Apparatus for and methods of addressing data storage elements
US4896149A (en) Addressing structure using ionizable gaseous medium
US3824003A (en) Liquid crystal display panel
US4223308A (en) LCDs (Liquid crystal displays) controlled by thin film diode switches
US5272472A (en) Apparatus for addressing data storage elements with an ionizable gas excited by an AC energy source
EP0085459B1 (en) Passive display device
EP0146231B1 (en) Addressing liquid crystal displays
US4694287A (en) Active matrix display screen without intersection of the addressing columns and rows
US3725899A (en) Data exhibiting screen device with a liquid-crystal layer, and method of manufacture
US5379050A (en) Method of driving a matrix display device and a matrix display device operable by such a method
JPH07501408A (ja) 単一文字消去を伴う電気泳動ディスプレイ
JPH0135352B2 (ja)
US4535327A (en) Electrically controlled display using a thick layer, non-linear element and its production process
JPH01217396A (ja) データ蓄積装置及び表示装置
JPS6167825A (ja) 液晶セル
US4028692A (en) Liquid crystal display device
US5333004A (en) Active matrix flat display
KR960014824B1 (ko) 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치
US5377029A (en) Plasma addressed liquid crystal display
Grabmaier et al. Liquid crystal matrix displays using additional solid layers for suppression of parasite currents
Castleberry Varistor-controlled liquid-crystal displays
EP0326254B1 (en) Apparatus for and method of addressing data storage elements
JPS59105615A (ja) 液晶表示装置
JP3459993B2 (ja) 液晶表示装置