JPS6167106A - High speed retrieval system of sequence circuit - Google Patents
High speed retrieval system of sequence circuitInfo
- Publication number
- JPS6167106A JPS6167106A JP18869684A JP18869684A JPS6167106A JP S6167106 A JPS6167106 A JP S6167106A JP 18869684 A JP18869684 A JP 18869684A JP 18869684 A JP18869684 A JP 18869684A JP S6167106 A JPS6167106 A JP S6167106A
- Authority
- JP
- Japan
- Prior art keywords
- section
- control program
- sequence
- sequence control
- storage section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、シーケンス回路の高速検索方式に関するもの
で、さらに詳しくは、シーケンス制御プログラムを続出
し演算を行いながら、同時に任意のンーケンス回路プロ
グラムを検索する方式に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a high-speed search method for sequence circuits. More specifically, the present invention relates to a high-speed search method for sequence circuits. More specifically, the present invention relates to a high-speed search method for sequence circuits. This relates to the search method.
ストアードプログラム方式のプログラマブルコントロー
ラ(以下PCと称す)においては、一般に第2図に示す
ように、演算部3は記憶部1に記憶されたシーケンス制
御プログラムを読出し、演算を行うが、制御部2が任意
のシーケンス制御プUクラl、を検索する場合、 1.
11じ記1.σ部Iに記1.コされた内容を読出し、検
索を行わなければならない。In a stored program type programmable controller (hereinafter referred to as a PC), generally, as shown in FIG. When searching for any sequence control program, 1.
11th Book 1. σ Described in Part I 1. The copied content must be read out and searched.
ところが、このような構成では、演算部3と制硼部2が
記憶部1に記憶された内容を同時に読出す事はできない
ので、演算部3の演算速度を重視するならば、シーケン
ス制御プログラムの検索は時間がかかる。という問題点
がある。However, in such a configuration, the calculation section 3 and the control section 2 cannot read the contents stored in the storage section 1 at the same time, so if the calculation speed of the calculation section 3 is important, the sequence control program should be Searching takes time. There is a problem.
本発明は、上記問題点を解決し、演算部3の演算速度を
遅らせる事なく、シーケンス制御プログラムの検索を高
速化する事を目的としている。The present invention aims to solve the above problems and speed up the search for a sequence control program without slowing down the calculation speed of the calculation section 3.
このような問題点を解決するためには1本発明では、第
1図に示すように、演算部3が記憶部1に記憶されたシ
ーケンス制御プログラムを順次読出し、解読していく過
程で、同時に任意のシーケンス制御プログラムを検索す
る事を特徴としている。In order to solve such problems, the present invention has the following features: As shown in FIG. It is characterized by searching for any sequence control program.
このように構成した事により、演算部での演算速度を遅
らせる事なく1任、☆、のンーケンス制1a11プログ
ラムを検索できる。With this configuration, it is possible to search for the 1a11 program in the order system of 1, ☆, and 1, without slowing down the calculation speed in the calculation section.
ツマリ、シーケンス制御プログラムの解読と。Tsumari, deciphering sequence control programs.
任意のシーケンス制御プログラムの検索を同時に並行し
て行う事ができる。Searches for arbitrary sequence control programs can be performed in parallel at the same time.
以下1本発明の具体的実施例を第3図に示して説明する
。A specific embodiment of the present invention will be described below with reference to FIG.
第3図において5はモニタ装置、 7. 9. 10
はレジスタ、6は制御部、8は一致検出回路812はゲ
ート、1は記憶部、11はロジック解読部。In FIG. 3, 5 is a monitor device; 7. 9. 10
1 is a register, 6 is a control section, 8 is a gate for the coincidence detection circuit 812, 1 is a storage section, and 11 is a logic decoding section.
4は入出力部である。4 is an input/output section.
このような構成において、今モニタしたいシーケンス回
路プログラムの要素コード(ノードタイプ)を含んだ検
索指令をモニタ装置5より制御部6に指令する。ここで
モニタ装置5とはPC専用のプログラミングパネルであ
ったり、他の制御装置(電子計算機)であってもよい。In such a configuration, the monitor device 5 issues a search command including the element code (node type) of the sequence circuit program to be monitored to the control unit 6. Here, the monitor device 5 may be a programming panel dedicated to a PC, or may be another control device (electronic computer).
モニタ装置5から検索指令を受信した制御部7は、ロジ
ック解読部11よりのロジック解読終了信号を検知した
あと、し/スタフにモニタしたいノーケンス制御プログ
ラムの要素コードをセットし1次いで一致検出回路8に
検出開始信号を指令する。After receiving the search command from the monitor device 5, the control section 7 detects the logic decoding completion signal from the logic decoding section 11, and sets the element code of the no-kense control program to be monitored in the staff/staff. A detection start signal is commanded.
ロジック解読部11は9人出力部4との間で入出力信号
の授受を行った後、再びロジックの解読を始める。ロジ
ック解読部11が記憶部Iに記憶されたシーケンス制御
プログラムを読出す時、メモリ番地がレジスタ10にラ
ッチされ、また記憶部1から読出された内容がレジスタ
9にラッチされる。レジスタ9の内容は、−数構出回路
8に送られ、レジスタ7の内容と比較される。その内容
が不一致の場合は何も変化しない。ロジック解読部11
が次のメモリ番地の内容を順次読出し、ロジックの解読
を行うと、同時にレジスタ10にメモリ番地がラッチさ
れ、レジスタ9に読出された内容がラッチされ、レジス
タ9の内容とレジスタ7の内容は、その都度−数構出回
路11により比較される。After the logic decoding section 11 exchanges input/output signals with the nine-person output section 4, it starts decoding the logic again. When the logic decoding section 11 reads out the sequence control program stored in the storage section I, the memory address is latched into the register 10, and the contents read from the storage section 1 are latched into the register 9. The contents of register 9 are sent to minus number output circuit 8 and compared with the contents of register 7. If the contents do not match, nothing changes. Logic decoding unit 11
reads the contents of the next memory address sequentially and decodes the logic, and at the same time the memory address is latched into register 10, the read contents are latched into register 9, and the contents of register 9 and register 7 are Each time, a comparison is made by the minus number construction circuit 11.
一致検出回路11で記憶部1から読出された内容とレジ
スタ7との内容とが一致した事が検出されると制御部7
へ一致信号が送られ、またゲート12を介して、モニタ
した要素のメモリ番地が送られる。制御部6は、モニタ
装置5ヘモニタしたいシーケンス回路プログラムが記憶
されているメモリ番地を知らせる事ができる。When the coincidence detection circuit 11 detects that the contents read from the storage section 1 and the contents of the register 7 match, the control section 7
A match signal is sent to , and the memory address of the monitored element is sent via gate 12 . The control unit 6 can inform the monitor device 5 of the memory address where the sequence circuit program to be monitored is stored.
制御部7は、−数構出回路11より一致信号が送られる
事なくロジック解読部11からのロジック解読終了信号
を検出すると、モニタしたいシーケンス制御プログラム
は記憶部1にプログラムされていない事を認識でき、モ
ニタ装置5へ検出失敗を知らせる。When the control unit 7 detects the logic decoding completion signal from the logic decoding unit 11 without receiving a matching signal from the -number output circuit 11, it recognizes that the sequence control program to be monitored is not programmed in the storage unit 1. The detection failure is notified to the monitor device 5.
このようにして、ロジック解読部11が記憶部1に記憶
されたシーケンス制御プログラムを、逐一順番に演算(
解読)すると、モニタ装置5は。In this way, the logic decoding unit 11 sequentially calculates the sequence control program stored in the storage unit 1 (
Then, the monitor device 5 reads:
モニタするシーケンス制御プログラムが記憶されたメモ
リ番地を知る事ができる。It is possible to know the memory address where the sequence control program to be monitored is stored.
以上述べたように本発明によれば、PCのメモリに蓄え
られたシーケンス制御プログラムを順次読出し解読して
いく過程で、同時並行してモニタしたいンーケンス制御
プログラムを検索する小ができ、しかもンーケンス制御
プログラムの解読処理の速度は、任意のンーケンス制御
プログラムの検索を行う一81↓によっては、まったく
影響されない等効果がある。As described above, according to the present invention, in the process of sequentially reading and decoding the sequence control programs stored in the memory of a PC, it is possible to search for sequence control programs that are to be monitored simultaneously. The speed of the program decoding process is not affected at all by the search for an arbitrary sequence control program.
第1図は1本発明の概念を表わすブロック図。
第2図は従来例、第3図は本発明の具体的実施を示すブ
ロック図である。
図中5はモニタ装置、6は制御部、1は記憶部。
11はロジック解読部、4は入出力部、8は一致検出回
路である。
特許出願人 株式会社安川電機製作所
第1図
第2図FIG. 1 is a block diagram showing the concept of the present invention. FIG. 2 is a block diagram showing a conventional example, and FIG. 3 is a block diagram showing a specific implementation of the present invention. In the figure, 5 is a monitor device, 6 is a control unit, and 1 is a storage unit. 11 is a logic decoding section, 4 is an input/output section, and 8 is a coincidence detection circuit. Patent applicant: Yaskawa Electric Manufacturing Co., Ltd. Figure 1 Figure 2
Claims (1)
、 (b)この記憶部から順次シーケンス制御プログラムを
読出し演算を行うロジック解読部と、 (c)このロジック解読部が前記記憶部から順次記憶内
容を読出すとき、その内容が検索すべきシーケンス制御
プログラムに一致するか否かを検出し、一致したとき、
一致信号を与える一致検出回路と、(d)前記一致信号
に応じてゲートを開き、その時のメモリ番地を通過させ
るゲート回路と、 (e)このゲート回路を通過したメモリ番地を受け取り
検索すべきシーケンス制御プログラムが記憶されている
番地を知る事ができる制御部と、(f)この制御部に検
索すべきシーケンス制御プログラムを含んだ検索指令を
与え、また前記制御部より検索すべきシーケンス制御プ
ログラムが記憶されている番地を受け取るモニタ装置 を備えたプログラマブルコントローラにおいて、前記ロ
ジック解読部が前記記憶部に記憶されたシーケンス制御
プログラムを順次読出し解読するとともに、前記制御部
が同時に並行して任意のシーケンス制御プログラムを検
索する事を特徴とするシーケンス回路の高速検索方式。[Scope of Claims] (a) a storage section that stores a sequence control program; (b) a logic decoding section that sequentially reads out the sequence control program from the storage section and performs calculations; (c) this logic decoding section that When sequentially reading the stored contents from the storage section, it is detected whether the contents match the sequence control program to be searched, and when the contents match,
(d) a gate circuit that opens a gate in response to the match signal and allows the memory address at that time to pass through; (e) a sequence in which the memory address that has passed through the gate circuit is received and searched; (f) a control unit capable of knowing the address where the control program is stored; (f) giving a search command including the sequence control program to be searched to the control unit; In a programmable controller equipped with a monitor device that receives stored addresses, the logic decoding section sequentially reads and decodes the sequence control program stored in the storage section, and the control section simultaneously performs arbitrary sequence control in parallel. A high-speed search method for sequence circuits that is characterized by searching programs.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18869684A JPS6167106A (en) | 1984-09-07 | 1984-09-07 | High speed retrieval system of sequence circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18869684A JPS6167106A (en) | 1984-09-07 | 1984-09-07 | High speed retrieval system of sequence circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6167106A true JPS6167106A (en) | 1986-04-07 |
Family
ID=16228218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18869684A Pending JPS6167106A (en) | 1984-09-07 | 1984-09-07 | High speed retrieval system of sequence circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6167106A (en) |
-
1984
- 1984-09-07 JP JP18869684A patent/JPS6167106A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5115490A (en) | Variable length data processing apparatus with delimiter location-based address table | |
JPS6167106A (en) | High speed retrieval system of sequence circuit | |
JPH0628499A (en) | Data driving-type information processor | |
JP2619425B2 (en) | Sequence controller | |
JPH035866A (en) | On-line program control system | |
JPH09185460A (en) | Control system for external storage device | |
JPH0642248B2 (en) | Information retrieval device | |
JPH0713758A (en) | Instruction decoding method | |
JPH08297583A (en) | Processor and method for interruption processing | |
JPS60251434A (en) | Retrieving method of information | |
JPS595931B2 (en) | Address stop method for arithmetic processing system | |
JPH0353348A (en) | Debugging system for microprogram | |
JPH02183332A (en) | Programmed control system | |
JPH02109166A (en) | Retrieving device for character string | |
JPH02150920A (en) | Retrieving system for maximum value data | |
JPH02228722A (en) | Output code determining method by combined key input | |
JPH04128944A (en) | Microprogram execution history information collector | |
JPS61157942A (en) | Microprogram control computer | |
JPS58225440A (en) | Memory controller | |
JPS63133243A (en) | Data processor | |
JPS6145485A (en) | Magnetic bubble memory control device | |
JPH07141260A (en) | High speed storage reading system and device therefor | |
JPS63244496A (en) | Memory with content addressing | |
JPH0567156A (en) | Data retrieving circuit | |
JPS58115559A (en) | Program overrun detecting circuit |