JPS6156553A - 周波数偏移変調回路 - Google Patents
周波数偏移変調回路Info
- Publication number
- JPS6156553A JPS6156553A JP17873984A JP17873984A JPS6156553A JP S6156553 A JPS6156553 A JP S6156553A JP 17873984 A JP17873984 A JP 17873984A JP 17873984 A JP17873984 A JP 17873984A JP S6156553 A JPS6156553 A JP S6156553A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- output
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/12—Modulator circuits; Transmitter circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタ、ル信号の周波数偏移変調（以下ｒＦ
ＳＫ変調」という。）回路にこ関するものである。本発
明は、通信網の加入者伝送路でベースバンド映像信号に
ＦＳＫ変調信号を周波数多重して伝送する方式に利用さ
れる。
ＳＫ変調」という。）回路にこ関するものである。本発
明は、通信網の加入者伝送路でベースバンド映像信号に
ＦＳＫ変調信号を周波数多重して伝送する方式に利用さ
れる。
このために利用できる従来例回路を４通り説明する。
第７図に示す第一の従来例回路は、入力ディジタル変調
信号を低域濾波器１に通過させて、高周波成分を除去し
、その出力信号により電圧制御型発振器２を駆動する。
信号を低域濾波器１に通過させて、高周波成分を除去し
、その出力信号により電圧制御型発振器２を駆動する。
この電圧制御型発振器２の出力は、入力ディジタル変調
信号にしたがって周波数が偏移する信号であり、これを
リミッタ増幅器３により一定振幅の矩形波に整形したの
ち、帯域通過濾波器４でその一次周波数成分を分離し、
ＦＳＸ変調信号を発止させる。この変Ｈ１ｑ回路は筒車
な構成の回路であるが、 ■ 電圧制御型発振器２の出力信号の位相を緩やかに変
化させるために、前段に低域濾波器１を必要とする、 ■ 電圧制御型発振器２の発振周波数が構成部員の特性
に依存するので、製造時に個別に調整を行う必要がある
、 ■ 周波数偏移の幅が電圧制御型発振器２の特性により
制限される、 などの欠点がある。
信号にしたがって周波数が偏移する信号であり、これを
リミッタ増幅器３により一定振幅の矩形波に整形したの
ち、帯域通過濾波器４でその一次周波数成分を分離し、
ＦＳＸ変調信号を発止させる。この変Ｈ１ｑ回路は筒車
な構成の回路であるが、 ■ 電圧制御型発振器２の出力信号の位相を緩やかに変
化させるために、前段に低域濾波器１を必要とする、 ■ 電圧制御型発振器２の発振周波数が構成部員の特性
に依存するので、製造時に個別に調整を行う必要がある
、 ■ 周波数偏移の幅が電圧制御型発振器２の特性により
制限される、 などの欠点がある。
第８図に示す第二の従来例変調回路は、被変調出力信号
の二つの周波数ｆ、およびｆｌのそれぞれＮ倍の周波数
を発振器５および６により発生させる。この出力を入力
ディジタル変調信号により切換えられる切換器７により
選択切換し、その出力を分周器８で分周して、周波数ｆ
０およびｆｌの出力を得る。濾波器４によりこの一次周
波数成分を分離してＦＳＫ変調信号を得るものである。
の二つの周波数ｆ、およびｆｌのそれぞれＮ倍の周波数
を発振器５および６により発生させる。この出力を入力
ディジタル変調信号により切換えられる切換器７により
選択切換し、その出力を分周器８で分周して、周波数ｆ
０およびｆｌの出力を得る。濾波器４によりこの一次周
波数成分を分離してＦＳＫ変調信号を得るものである。
この変調回路は、電圧制御型発振器を含まないので、製
造時の個別の調整を必要としない利点があるが、 ■ 二つの発振器５．６および人力ディジタル変調信号
は互いに非同期であるから、切換器７の出力位相は急峻
に変化する、 ■ したがって伝送後の復調ディジタル信号のジッタが
多くなる、 などの欠点がある。 ゛ 第９図に示す第三の従来例回路は、第７図に説明した回
路に周波数安定用の帰還回路を付加したものであり、リ
ミッタ増幅器３の出力信号の位相と外部発振器１）の出
力信号位相とを位相比較器１０で比較し、この位相が常
に一致するように差動増幅器９から負帰還を施すもので
ある。この回路は安定に動作するが、 ■ 電圧制御型発振器２を蒼むので、製造時の調整が必
要であり、 ■ 低域濾波器を必要とし、 ■ 変調周波数幅を大きくとることができない、などの
欠点は変わらない。
造時の個別の調整を必要としない利点があるが、 ■ 二つの発振器５．６および人力ディジタル変調信号
は互いに非同期であるから、切換器７の出力位相は急峻
に変化する、 ■ したがって伝送後の復調ディジタル信号のジッタが
多くなる、 などの欠点がある。 ゛ 第９図に示す第三の従来例回路は、第７図に説明した回
路に周波数安定用の帰還回路を付加したものであり、リ
ミッタ増幅器３の出力信号の位相と外部発振器１）の出
力信号位相とを位相比較器１０で比較し、この位相が常
に一致するように差動増幅器９から負帰還を施すもので
ある。この回路は安定に動作するが、 ■ 電圧制御型発振器２を蒼むので、製造時の調整が必
要であり、 ■ 低域濾波器を必要とし、 ■ 変調周波数幅を大きくとることができない、などの
欠点は変わらない。
第１０図に示す第四の従来例回路では、搬送波周波数「
Ｃの信号源１２の他に、変調周波数ｆｃＫの信号源１３
を設け、その画周波数を変調して、和波および差波を作
り、この出力信号を入力ディジタル信号にしたがって切
換器１６で切換るものである。
Ｃの信号源１２の他に、変調周波数ｆｃＫの信号源１３
を設け、その画周波数を変調して、和波および差波を作
り、この出力信号を入力ディジタル信号にしたがって切
換器１６で切換るものである。
この回路では、切換器１６に入力する二つの信号は独立
ではないので位相連続の装置を得ることができるが、 ■ このための回路は複雑になり、調整が必要である、 ■ 二つの安定な信号源が必要である、などの欠点があ
る。
ではないので位相連続の装置を得ることができるが、 ■ このための回路は複雑になり、調整が必要である、 ■ 二つの安定な信号源が必要である、などの欠点があ
る。
このように従来のＦＳＫ変調回路は、製造時に個別の調
整を必要として製造工数が大きい、あるいは大形の低域
通過濾波器を含む、あるいはそれらの欠点のないものは
シフタなど電気的性能が良くないなど、加入者回線に利
用するために均一な製品を多量に得るには適していない
。
整を必要として製造工数が大きい、あるいは大形の低域
通過濾波器を含む、あるいはそれらの欠点のないものは
シフタなど電気的性能が良くないなど、加入者回線に利
用するために均一な製品を多量に得るには適していない
。
本発明はこれを改良するもので、
■ 製造時の調整を必要とせず、集積回路により均一な
製品ができる、 ■ 位相連続のＦＳＫ変調を行うことができる、■ ジ
ッタが小さい、 ■ 周波数偏移量を大きくとれる、 ■ 低域通過濾波器のように大型の素子を含まず小型で
ある、 ■ 安定な信号源を持つ必要がない、 加入者回線に利用することができる均一な製品を多量に
安価に得られるＦＳＫ変調回路を提供することを目的と
する。
製品ができる、 ■ 位相連続のＦＳＫ変調を行うことができる、■ ジ
ッタが小さい、 ■ 周波数偏移量を大きくとれる、 ■ 低域通過濾波器のように大型の素子を含まず小型で
ある、 ■ 安定な信号源を持つ必要がない、 加入者回線に利用することができる均一な製品を多量に
安価に得られるＦＳＫ変調回路を提供することを目的と
する。
本発明の第一の発明は、入力ディジタル変調信号のクロ
ック信号周波数（Ｄ）のｎ倍の周波数のクロック信号（
ｆ ｃ）を上記入力ディジタル変調信号のクロック信号
（Ｄ）で論理変調する手段と、この手段の出力に得られ
る和波または差波を抽出する濾波手段と、この濾波手段
の出力周波数および上記ｎ倍のクロック信号（ｆｃ）を
二つの信号入力とし、入力ディジタル変調信号を制御入
力とし、その制御入力の論理値に対応してその二つの信
号入力の一方を選択して出力に送出する選択手段とを備
えたことを特徴とする。
ック信号周波数（Ｄ）のｎ倍の周波数のクロック信号（
ｆ ｃ）を上記入力ディジタル変調信号のクロック信号
（Ｄ）で論理変調する手段と、この手段の出力に得られ
る和波または差波を抽出する濾波手段と、この濾波手段
の出力周波数および上記ｎ倍のクロック信号（ｆｃ）を
二つの信号入力とし、入力ディジタル変調信号を制御入
力とし、その制御入力の論理値に対応してその二つの信
号入力の一方を選択して出力に送出する選択手段とを備
えたことを特徴とする。
本発明の第二の発明は、濾波手段が和波および差波をそ
れぞれ抽出する二つの濾波手段であり、この二つの濾波
手段の出力信号が選択手段の二つの信号入力に接続され
た構成を特徴とする。
れぞれ抽出する二つの濾波手段であり、この二つの濾波
手段の出力信号が選択手段の二つの信号入力に接続され
た構成を特徴とする。
論理変調する手段は、排他的論理和回路を用いて位相変
調することが好ましいが、論理積回路を用いても、ある
いは論理和回路を用いてもよい。
調することが好ましいが、論理積回路を用いても、ある
いは論理和回路を用いてもよい。
選択手段に与える制御入力信号は、論理変調する手段の
入力ディジタル変調信号のクロック信号に確実に位相同
期させるために、位相同期手段を備えることが好ましい
。
入力ディジタル変調信号のクロック信号に確実に位相同
期させるために、位相同期手段を備えることが好ましい
。
入力ディジタル変調信号のクロック信号と、このクロッ
ク信号のｎ倍のクロック信号とが変調された信号には、
二つのクロック信号周波数の和波および差波の周波数が
含まれる。この和波およびまたは差波を濾波器で抽出し
て、変調出力に利用することにより、位相連続のＦＳＫ
変調信号を得ることができる。このための回路は集積回
路により製造することができるもので、製造に際して個
別の調整を必要としない。
ク信号のｎ倍のクロック信号とが変調された信号には、
二つのクロック信号周波数の和波および差波の周波数が
含まれる。この和波およびまたは差波を濾波器で抽出し
て、変調出力に利用することにより、位相連続のＦＳＫ
変調信号を得ることができる。このための回路は集積回
路により製造することができるもので、製造に際して個
別の調整を必要としない。
二つのクロック信号が相互に変調された信号の波形につ
いては第６図にその例を示す。第６図で周期Ｔは入力デ
ィジクル変調信号のクロック信号周期である。
いては第６図にその例を示す。第６図で周期Ｔは入力デ
ィジクル変調信号のクロック信号周期である。
・ 第１図は本発明実施例回路のブロック構成図である
。端子２９には入力ディジタル変調信号が到来する。端
子２８は、この人力ディジタル変調信号のクロック信号
周波数（Ｄ）の２ｎ倍の周波数の信号源に接続される。
。端子２９には入力ディジタル変調信号が到来する。端
子２８は、この人力ディジタル変調信号のクロック信号
周波数（Ｄ）の２ｎ倍の周波数の信号源に接続される。
回路２６は入力ディジタル信号のクロック信号周波数（
Ｄ）のｎ倍の周波数の信号（ｆｃ＝ｎＤ）を入力ディジ
タル信号のクロック信号周波数（Ｄ）で変調する回路で
ある。すなわち、端子２８の信号は分周器１７で１／２
に分周され、さらに分周器１８で１／ｎに分周されて、
周波数りの信号を得る。この信号は分周器１７の出力に
ある周波数ｆｃの信号と、排他的論理和回路１９に入力
して、周波数ｆｃの信号が周波数りの信号で位相変調さ
れた信号を得る。この信号はＤ形フリップフロフプ２０
で端子２８の信号に立ち上がりを同期されて出力され、
周波数ｆｃ＋Ｄの帯域通過濾波器２１を通過し、リミッ
タ回路２５により矩形波に整形される。この信号は選択
回路２７の一方の入力に接続される。帯域通過濾波器２
１は、単一周波数の通過濾波器であるので、水晶振動子
その他の小型の振動子を用いたアクティブ濾波器で実現
することができ、集積回路により製造され、無調整で使
用することができる。
Ｄ）のｎ倍の周波数の信号（ｆｃ＝ｎＤ）を入力ディジ
タル信号のクロック信号周波数（Ｄ）で変調する回路で
ある。すなわち、端子２８の信号は分周器１７で１／２
に分周され、さらに分周器１８で１／ｎに分周されて、
周波数りの信号を得る。この信号は分周器１７の出力に
ある周波数ｆｃの信号と、排他的論理和回路１９に入力
して、周波数ｆｃの信号が周波数りの信号で位相変調さ
れた信号を得る。この信号はＤ形フリップフロフプ２０
で端子２８の信号に立ち上がりを同期されて出力され、
周波数ｆｃ＋Ｄの帯域通過濾波器２１を通過し、リミッ
タ回路２５により矩形波に整形される。この信号は選択
回路２７の一方の入力に接続される。帯域通過濾波器２
１は、単一周波数の通過濾波器であるので、水晶振動子
その他の小型の振動子を用いたアクティブ濾波器で実現
することができ、集積回路により製造され、無調整で使
用することができる。
この選択回路２７の他方の入力には、Ｄ形フリップフロ
ップ２３を介して、周波数ｆｃのクロック信号が接続さ
れる。Ｄ形フリップフロップ２３は分周回路で生じた信
号のシフタを除くための位相同期回路である。
ップ２３を介して、周波数ｆｃのクロック信号が接続さ
れる。Ｄ形フリップフロップ２３は分周回路で生じた信
号のシフタを除くための位相同期回路である。
この選択回路２７の制御入力には入力ディジタル変調信
号が接続される。この実施例回路では、この制御入力に
与えられる信号はＤ形フリップフロップ２２および２３
により変調手段の周波数りの信号に位相同期されるよう
に構成されている。
号が接続される。この実施例回路では、この制御入力に
与えられる信号はＤ形フリップフロップ２２および２３
により変調手段の周波数りの信号に位相同期されるよう
に構成されている。
このように構成された装置の動作を説明する。
第２図はこの装置の動作説明用タイムチャートである。
第２図（ａｌ〜（ｈｌは第１図にＸ印を付して示す（ａ
）〜ｆｈｌの対応する符号の点の信号波形を示す。すな
わち第２図（ａｌに示す周波数ｆｃのクロック信号はｎ
分周されて第２図（ｂｌのクロック信号となる。
）〜ｆｈｌの対応する符号の点の信号波形を示す。すな
わち第２図（ａｌに示す周波数ｆｃのクロック信号はｎ
分周されて第２図（ｂｌのクロック信号となる。
このｆｂｌのクロック信号の周波数はＤであり、端子２
９に入力する入力ディジタル変調信号のクロック信号周
波数と等しい。この二つの周波数の信号が排他的論理和
回路１９で位相変調されて、第２図（Ｃ１の信号となる
。
９に入力する入力ディジタル変調信号のクロック信号周
波数と等しい。この二つの周波数の信号が排他的論理和
回路１９で位相変調されて、第２図（Ｃ１の信号となる
。
この第２図（Ｃ１に示す位相変調された信号は、周波数
りで位相の反転する周波数ｆｃのクロック信号であり、
そのパワースペクトラムは第３図（Ｃ１のようになる。
りで位相の反転する周波数ｆｃのクロック信号であり、
そのパワースペクトラムは第３図（Ｃ１のようになる。
すなわち、周波数ｆｃと周波数りの和波および差波を含
む。
む。
この実施例ではこのスペクトラムから周波数ｆｃ＋Ｄ
を抽出して第２図（８１の信号を得る。これを矩形波に
整形して信号（ｇ）を得て、選択回路２７の一方の入力
に与える。一方、分周器１７の出力にある周波数ｆｃの
信号ｆａｔのパワースペクトラムは第３図（ａｌのとお
りであり、Ｄ形フリップフロップ２３でそのジッタを除
いて信号＜ｎを得る。この信号（ｆ）は選択回路２７の
他方の入力に与えられる。
整形して信号（ｇ）を得て、選択回路２７の一方の入力
に与える。一方、分周器１７の出力にある周波数ｆｃの
信号ｆａｔのパワースペクトラムは第３図（ａｌのとお
りであり、Ｄ形フリップフロップ２３でそのジッタを除
いて信号＜ｎを得る。この信号（ｆ）は選択回路２７の
他方の入力に与えられる。
選択回路２７の二つの信号入力に与えられる信号（ｇｌ
および（ｆ）は、それぞれ周波数がｒｃ＋Ｄ お
よび ｆｃ であるが、その位相は入力ディジタル変調信号のクロッ
ク信号周波°数りの周期で一致する。したがって、この
位相が一致したときに選択回路２７の切換を行うように
すれば、位相連続にＦＳＫ変調された信号が得られる。
および（ｆ）は、それぞれ周波数がｒｃ＋Ｄ お
よび ｆｃ であるが、その位相は入力ディジタル変調信号のクロッ
ク信号周波°数りの周期で一致する。したがって、この
位相が一致したときに選択回路２７の切換を行うように
すれば、位相連続にＦＳＫ変調された信号が得られる。
このためにＤ形フリップフロップ２２および２４を用い
て、端子２９に到来する人力ディジタル変調信号の立ち
上がり位相を排他的論理和回路１９の人力の周波数りの
信号に同期させている。
て、端子２９に到来する人力ディジタル変調信号の立ち
上がり位相を排他的論理和回路１９の人力の周波数りの
信号に同期させている。
もっとも端子２８に与えられるクロック信号が、端子２
９に与えられる入力ディジタル変調信号に同期している
場合には、このＤ形フリツブフロンブ２２および２４は
必ずしも必要ではない。特に、この実施例では図外の回
路から端子２８に入力ディジタル変調信号のクロック信
号の２ｎ倍の信号を容易に得ることができるので、端子
２８および二つの分周器１７および１８を設ける構成と
したが、入力ディジタル変調信号のクロック信号に同期
した高速のクロック信号が得られないときには、端子２
９の信号から逆に逓倍して高速なりロック信号を得るこ
とになり、この場合には、高速のクロック信号は入力デ
ィジタル変調信号にもとより同期しているので、Ｄ形フ
リップフロップ２２および２４に相当する回路は必要が
なくなる。
９に与えられる入力ディジタル変調信号に同期している
場合には、このＤ形フリツブフロンブ２２および２４は
必ずしも必要ではない。特に、この実施例では図外の回
路から端子２８に入力ディジタル変調信号のクロック信
号の２ｎ倍の信号を容易に得ることができるので、端子
２８および二つの分周器１７および１８を設ける構成と
したが、入力ディジタル変調信号のクロック信号に同期
した高速のクロック信号が得られないときには、端子２
９の信号から逆に逓倍して高速なりロック信号を得るこ
とになり、この場合には、高速のクロック信号は入力デ
ィジタル変調信号にもとより同期しているので、Ｄ形フ
リップフロップ２２および２４に相当する回路は必要が
なくなる。
この例では二つのクロック信号周波数の和波および差波
のうち和波（ｆｃ＋Ｄ）を利用するものであるが、差波
（ｆｃ−Ｄ）を利用しても同様に本発明を実施すること
ができる。
のうち和波（ｆｃ＋Ｄ）を利用するものであるが、差波
（ｆｃ−Ｄ）を利用しても同様に本発明を実施すること
ができる。
この例は二つの周波数の信号を排他的論理和回路１９に
より変調したものであるが、これは、排他的論理和回・
路に限らず、他の変調手段で変調してもその出力信号ス
ペクトラムには、二つの周波数の和波および差波が含ま
れるから、同様に本発明を実施することができる０回路
１９を論理積回路に１き換えたときには、その出力信号
波形は第２図（１）のようになる。この信号にも二つの
周波数の和波および差波が含まれる。また回路１９を論
理和回路に置き換えても、同様の波形を得ることができ
る。第４図は第二の発明に係る実施例回路のブロック構
成図である。この例は第１図で説明した実施例と比較す
ると、Ｄ形フリップフロップ２０の出力に、それぞれ和
溝（ｆｃ＋Ｄ）を抽出する濾波器２１と、差波（ｆｃ−
Ｄ）を抽出する濾波器２１′とが接続されて、このそれ
ぞれの出力が選択回路２７の二つの信号入力に接続され
ている。この構成によれば、選択回路２７は二つの周波
数ｆｃ＋Ｄ および ｆｃ−Ｄ を入力ディジタル変調信号の論理値に応じて選択するの
で、その出力にはＦＳＸ変調信号を得ることができる。
より変調したものであるが、これは、排他的論理和回・
路に限らず、他の変調手段で変調してもその出力信号ス
ペクトラムには、二つの周波数の和波および差波が含ま
れるから、同様に本発明を実施することができる０回路
１９を論理積回路に１き換えたときには、その出力信号
波形は第２図（１）のようになる。この信号にも二つの
周波数の和波および差波が含まれる。また回路１９を論
理和回路に置き換えても、同様の波形を得ることができ
る。第４図は第二の発明に係る実施例回路のブロック構
成図である。この例は第１図で説明した実施例と比較す
ると、Ｄ形フリップフロップ２０の出力に、それぞれ和
溝（ｆｃ＋Ｄ）を抽出する濾波器２１と、差波（ｆｃ−
Ｄ）を抽出する濾波器２１′とが接続されて、このそれ
ぞれの出力が選択回路２７の二つの信号入力に接続され
ている。この構成によれば、選択回路２７は二つの周波
数ｆｃ＋Ｄ および ｆｃ−Ｄ を入力ディジタル変調信号の論理値に応じて選択するの
で、その出力にはＦＳＸ変調信号を得ることができる。
その他の構成および動作は第１図の実施例で説明したも
のと同様である。
のと同様である。
第５図に本発明実施例回路の試験結果を示す。
これは第１図に示した実施例回路について試験を行った
誤り率特性である。
誤り率特性である。
Ｄ ＝ ３８４ｋＨｚ 。
ｆ ｃ ＝６．１４４ ＭＨ２
として、最大変調周波数偏移を３８４ｋＨｚとして、擬
似回線に実施例回路の出力信号を伝送させながら、雑音
を重畳印加してその誤り率を測定したものである。図の
横軸は印加した雑音の信号対雑音比である。
似回線に実施例回路の出力信号を伝送させながら、雑音
を重畳印加してその誤り率を測定したものである。図の
横軸は印加した雑音の信号対雑音比である。
このように、本発明の回路によれば、全回路を一つの集
積回路により製作することができる。その構成要素には
、電圧制御型発振器や位相同期回路などの製造に際して
調整を必要とするものがなく、均一にかつ多量に製造す
るに適している。構成要素には低域濾波器のように大型
の要素がなく、また安定な発振器を内蔵する必要がない
など、回路はきわめて小型に構成することができ、量産
により安価にできる。また、位相連続のＦＳＸ変調信号
を得ることができるから、受信シフタを小さくすること
ができる。さらに、最大変調周波数偏移を制限する要因
はないので、所望の値を選択することができ、必要な伝
送特性を得ることができる。
積回路により製作することができる。その構成要素には
、電圧制御型発振器や位相同期回路などの製造に際して
調整を必要とするものがなく、均一にかつ多量に製造す
るに適している。構成要素には低域濾波器のように大型
の要素がなく、また安定な発振器を内蔵する必要がない
など、回路はきわめて小型に構成することができ、量産
により安価にできる。また、位相連続のＦＳＸ変調信号
を得ることができるから、受信シフタを小さくすること
ができる。さらに、最大変調周波数偏移を制限する要因
はないので、所望の値を選択することができ、必要な伝
送特性を得ることができる。
第１図は本発明第一の発明の実施例回路のブロック構成
図。 第２図はその動作説明用のタイムチャート。 第３図（ａｌおよび（Ｃ））はそれぞれ信号（ａ）およ
び（Ｃ）のパワースペクトラムを示す図。 第４図は本発明第二の発明の実施例回路プロ・ツク構成
図。 第５図は本発明実施例回路の試験結果を示す図。 第６図は二つのクロック信号により相互変調された信号
の例を示す波形図。 第７図は従来例回路のブロック構成図。 第８図は従来例回路のブロック構成図。 第９図は従来例回路のブロック構成図。 第１０図は従来例回路のブロック構成図。 ４・・・帯域通過濾波器、１７・・・分周器、１８・・
・分周器、１９・・・排他的論理和回路（論理変調する
手段）、２０・・・Ｄ形フリップフロップ、２１・・・
帯域通過濾波器（和波を抽出する濾波手段）、２２．２
３．２４・・・Ｄ形フリップフロフプ、２５・・・リミ
ッタ回路、２７・・・選択回路（選択手段）、２８・・
・周波数２ｎＤのクロック信号が入力する端子、２９・
・・クロック周波数りの人力ディジタル変調信号が入力
する端子、３０・・・ＦＳＫ変調信号が送出される端子
。 Ｃ／Ｎ （ｄＢ） 鶏 ５図 Ｍ ６ 図
図。 第２図はその動作説明用のタイムチャート。 第３図（ａｌおよび（Ｃ））はそれぞれ信号（ａ）およ
び（Ｃ）のパワースペクトラムを示す図。 第４図は本発明第二の発明の実施例回路プロ・ツク構成
図。 第５図は本発明実施例回路の試験結果を示す図。 第６図は二つのクロック信号により相互変調された信号
の例を示す波形図。 第７図は従来例回路のブロック構成図。 第８図は従来例回路のブロック構成図。 第９図は従来例回路のブロック構成図。 第１０図は従来例回路のブロック構成図。 ４・・・帯域通過濾波器、１７・・・分周器、１８・・
・分周器、１９・・・排他的論理和回路（論理変調する
手段）、２０・・・Ｄ形フリップフロップ、２１・・・
帯域通過濾波器（和波を抽出する濾波手段）、２２．２
３．２４・・・Ｄ形フリップフロフプ、２５・・・リミ
ッタ回路、２７・・・選択回路（選択手段）、２８・・
・周波数２ｎＤのクロック信号が入力する端子、２９・
・・クロック周波数りの人力ディジタル変調信号が入力
する端子、３０・・・ＦＳＫ変調信号が送出される端子
。 Ｃ／Ｎ （ｄＢ） 鶏 ５図 Ｍ ６ 図
Claims (5)
- （１）入力ディジタル変調信号のクロック信号周波数（
Ｄ）のｎ倍の周波数のクロック信号（ｆｃ）を上記入力
ディジタル変調信号のクロック信号（Ｄ）で論理変調す
る手段と、 この手段の出力に得られる和波または差波を抽出する濾
波手段と、 この濾波手段の出力周波数および上記ｎ倍のクロック信
号（ｆｃ）を二つの信号入力とし、入力ディジタル変調
信号を制御入力とし、その制御入力の論理値に対応して
その二つの信号入力の一方を選択して出力に送出する選
択手段と を備えた周波数偏移変調回路。 - （２）論理変調する手段は二つのクロック信号の排他的
論理和をとる手段を含む特許請求の範囲第（１）項に記
載の周波数偏移変調回路。 - （３）論理変調する手段は二つのクロック信号の論理積
をとる手段を含む特許請求の範囲第（１）項に記載の周
波数偏移変調回路。 - （４）論理変調する手段は二つのクロック信号の論理和
をとる手段を含む特許請求の範囲第（１）項に記載の周
波数偏移変調回路。 - （５）入力ディジタル変調信号のクロック信号周波数（
Ｄ）のｎ倍の周波数のクロック信号（ｆｃ）を上記入力
ディジタル変調信号のクロック信号（Ｄ）で論理変調す
る手段と、 この手段の出力に得られる和波および差波をそれぞれ抽
出する二つの濾波手段と、 この二つの濾波手段の出力周波数をそれぞれ二つの信号
入力とし、入力ディジタル変調信号を制御入力とし、そ
の制御入力の論理値に対応してその二つの信号入力の一
方を選択して出力に送出する選択手段と を備えた周波数偏移変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17873984A JPS6156553A (ja) | 1984-08-27 | 1984-08-27 | 周波数偏移変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17873984A JPS6156553A (ja) | 1984-08-27 | 1984-08-27 | 周波数偏移変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6156553A true JPS6156553A (ja) | 1986-03-22 |
Family
ID=16053735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17873984A Pending JPS6156553A (ja) | 1984-08-27 | 1984-08-27 | 周波数偏移変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6156553A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652254U (ja) * | 1992-10-26 | 1994-07-15 | 太洋無線株式会社 | 周波数偏移変調回路 |
-
1984
- 1984-08-27 JP JP17873984A patent/JPS6156553A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652254U (ja) * | 1992-10-26 | 1994-07-15 | 太洋無線株式会社 | 周波数偏移変調回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4855894A (en) | Frequency converting apparatus | |
| US4346477A (en) | Phase locked sampling radio receiver | |
| US5467373A (en) | Digital frequency and phase modulator for radio transmission | |
| JPH01212108A (ja) | Ｓｓｂ信号発生器 | |
| US3588702A (en) | Transmitter for single sideband transmission bivalent of pulse | |
| US4194151A (en) | Multifrequency generator | |
| US3970945A (en) | Method and apparatus for demodulating PSK modulated oscillations | |
| JPH07162383A (ja) | Ｆｍステレオ放送装置 | |
| JPH09186727A (ja) | Ｆｓｋ変調回路 | |
| US4801900A (en) | Image reject apparatus for signal synthesis applications | |
| JPS6156553A (ja) | 周波数偏移変調回路 | |
| US5020079A (en) | Apparatus for generating a minimum-shift-keying signal | |
| US7136425B2 (en) | Combining frequency multiplication and modulation | |
| JP3256422B2 (ja) | 周波数シンセサイザ | |
| US4547751A (en) | System for frequency modulation | |
| JP2540854B2 (ja) | 変調器 | |
| JP3105381B2 (ja) | Ｑｐｓｋ変調装置およびｑｐｓｋ復調装置 | |
| JPH0645925A (ja) | 周波数シンセサイザ | |
| JPH0746277A (ja) | 直交変調装置 | |
| JPH06224957A (ja) | 無線送信器 | |
| JP2001217886A (ja) | 移相器 | |
| CA2313132C (en) | Phase-locking oscillator with dual channelizers | |
| JPS63121347A (ja) | ４相直交変調器 | |
| CN109450467A (zh) | 基于iq调制器内插锁相环合成射频信号的装置及方法 | |
| JPS5857848A (ja) | デイジタル多層ｐｓｋ変調方式 |