JPS6152689A - Output control for 2-d memory - Google Patents

Output control for 2-d memory

Info

Publication number
JPS6152689A
JPS6152689A JP59174271A JP17427184A JPS6152689A JP S6152689 A JPS6152689 A JP S6152689A JP 59174271 A JP59174271 A JP 59174271A JP 17427184 A JP17427184 A JP 17427184A JP S6152689 A JPS6152689 A JP S6152689A
Authority
JP
Japan
Prior art keywords
data
memory
output
dimensional
dimensional memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59174271A
Other languages
Japanese (ja)
Inventor
和夫 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59174271A priority Critical patent/JPS6152689A/en
Publication of JPS6152689A publication Critical patent/JPS6152689A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Memory System (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は1文字、記号等のパターンデータを2次元デー
タとして2次元メモリに展開し、前記2次元メモリから
表示データ及び印字データとじて出力する時の出力制御
方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention develops pattern data such as one character or symbol into a two-dimensional memory as two-dimensional data, and outputs it as display data and print data from the two-dimensional memory. This relates to an output control method when

最近、急速にその利用範囲が拡大されて来ているワード
プロセッサ等の文書作成装置等は1文字や記号等のパタ
ーンデータを発生するキャラクタジェネレータ(以下C
Gと称する)から所定パターンデータを取出し、目的の
データを作成し、これを一旦2次元メモリ等に格納する
方法を取っている。
Document creation devices such as word processors, whose scope of use has been rapidly expanding recently, use character generators (hereinafter referred to as C) that generate pattern data such as single characters and symbols.
A method is used in which predetermined pattern data is extracted from a file (referred to as G), target data is created, and this is temporarily stored in a two-dimensional memory or the like.

この格納されたデータを2次元メモリ等から読出し、そ
の利用目的によりディスプレイ上に表示したり、プリン
タで印字したりしている。又、ディスプレイ上に表示し
たり、プリンタで印字したりするデータは用途により拡
大/縮小することが可能なようになっているが、かかる
データの作成及び出力は迅速に行われることが望まれる
This stored data is read from a two-dimensional memory or the like and displayed on a display or printed with a printer depending on the purpose of use. Further, data displayed on a display or printed by a printer can be enlarged/reduced depending on the purpose, but it is desired that such data be created and output quickly.

〔従来の技術〕[Conventional technology]

第2図は従来の方法で2次元メモリにCGの出力データ
を展開する場合のブロックダイヤグラム。
FIG. 2 is a block diagram when CG output data is developed into a two-dimensional memory using the conventional method.

第3図は2次元データの展開方法をそれぞれ示す。FIG. 3 shows each method for developing two-dimensional data.

メモリ4へのCG2の出力データの展開は、全てマイク
1コプロセ・7す(以下MPtlと称する)1のファー
ムウェアにて制御される。
The development of the output data of the CG2 into the memory 4 is all controlled by the firmware of the microphone 1 coprocessor 7 (hereinafter referred to as MPtl) 1.

例えば、第3図に示すrAJの英字を展開するメモリ4
に展開する。
For example, the memory 4 that expands the alphabetic characters rAJ shown in FIG.
Expand to.

尚、枠aはMPUIからのCG凹込み枠制御信号■によ
り決定される。
Note that the frame a is determined by the CG recessed frame control signal ■ from the MPUI.

MPUIはメモリ4に展開するに当たり、メモリ4のビ
ット位置をX軸アドレス信号■、Y軸アドレス信号■で
決定し、ビット単位に展開する。又この時、パターンデ
ータを例えば4倍に拡大する場合は、 MPIJIから
の拡大/縮小制御信号■により。
When the MPUI is to expand into the memory 4, the bit position in the memory 4 is determined by the X-axis address signal (■) and the Y-axis address signal (■), and is expanded in bit units. At this time, if you want to enlarge the pattern data by a factor of 4, for example, use the enlargement/reduction control signal ■ from MPIJI.

決定されたピント位置に第3図(B)に示すように3ビ
ット分を自動的に付加したb部分、b′部分が接続され
た状態でデータが記憶される。
Data is stored in a state in which portions b and b', which are automatically added with 3 bits at the determined focus position as shown in FIG. 3(B), are connected.

尚第3図(B)で示すb部分、b′部分の斜線を施した
部分が最初に決定されたビットで、白抜きの部分が付加
された部分を示す。
Note that the diagonally shaded portions of portions b and b' shown in FIG. 3(B) are the initially determined bits, and the white portions represent the added portions.

又第3図(C)はこのような方法でrAJをメモリ4に
展開した状態を示す。即ち、パターンデータを拡大した
場合は、外観上凹凸を持ったデータとなる。
Moreover, FIG. 3(C) shows the state in which rAJ is developed in the memory 4 by such a method. That is, when pattern data is enlarged, the data has an uneven appearance.

従って、外観上凹凸を持ったデータを整形する場合は、
 MPtllからのスムージング信号■により拡大によ
り生じた凹凸を埋め合わせ処理を行う。
Therefore, when formatting data with uneven appearance,
The smoothing signal (2) from MPtll is used to compensate for the unevenness caused by the enlargement.

このように、メモリ4へ展開したデータはメモリ読出し
回路5により読取られ、出力制御回路6で例えばプリン
タ(図示してない)への出力制御を行い印字される。
In this way, the data developed in the memory 4 is read by the memory reading circuit 5, and output is controlled by the output control circuit 6 to, for example, a printer (not shown) and printed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

以上のような方法でメモリ4へCG2からのパターンデ
ータが展開されるが、この展開に当たっての1118は
前述の通り、 MPtllのファームウェアにて制御さ
れるため、各種の制御信号を合わせて展開するとメモリ
4上の各ビット毎に各種制御信号の適用の有無をMPU
Iに問い合わせながら展開するため、かなりの展開時間
を要すると言う問題点があった。
The pattern data from CG2 is expanded into the memory 4 using the method described above, but since the 1118 involved in this expansion is controlled by the MPtll firmware as described above, when various control signals are expanded together, the memory The MPU determines whether or not to apply various control signals for each bit on 4.
There was a problem in that it took a considerable amount of time to deploy because it was deployed while querying I.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、上記問題点を解消した新規な2次元メモリの
出力制御方法を実現することを目的とするものであり、
該問題点は、2次元メモリに展開しているデータのコ亥
2次元メモリに占めるデータ枠や、データを拡大・縮小
する割合を示すデータを含む管理データを展開している
制御用2次元メモリを設け、該2次元メモリの出力を前
記;ν制御用2次元メモリの出力で制御する本発明によ
る2次元メモリの出力制御方法により解決される。
The present invention aims to realize a novel two-dimensional memory output control method that solves the above problems.
The problem lies in the amount of data expanded in the two-dimensional memory, the data frame occupied in the two-dimensional memory, and the two-dimensional control memory that stores management data, including data indicating the rate at which data is expanded or contracted. The problem is solved by the two-dimensional memory output control method according to the present invention, in which the output of the two-dimensional memory is controlled by the output of the two-dimensional memory for controlling ν.

〔作用〕[Effect]

即ち、 CGの出力するパターンデータはデータ専゛用
2次元メモリに展開し、制御用データは制御用データ専
用の2次元メモリに展開し、前記両2次元メモリからデ
ータを読取りディスプレイ装置又はプリンタ装置に出力
する時に、データの拡大/縮小及びスムージング処理を
レジスタ、メモリ (RAM )及びマルチプレクサ等
のハードウェア回路で制御処理することにより、迅速に
出力データが得られるようにした。
That is, the pattern data output by the CG is developed into a two-dimensional memory dedicated to data, the control data is developed into a two-dimensional memory dedicated to control data, and the data is read from both of the two-dimensional memories and sent to a display device or a printer device. When outputting data to a computer, data expansion/reduction and smoothing processing are controlled by hardware circuits such as registers, memory (RAM), and multiplexers, so that output data can be obtained quickly.

〔実施例〕〔Example〕

以下本発明の要旨を第1図に示す実施例により具体的に
説明する。
The gist of the present invention will be specifically explained below with reference to an embodiment shown in FIG.

第1図は本発明に係る2次元メモリの出力制御方法の一
実施例で、 (A)は装置のブロックダイヤグラム、 
(B)は出力制御回路のブロックダイヤグラムをそれぞ
れ示す。尚企図を通して同一記号は同一対象物又は内容
を示す。
FIG. 1 shows an embodiment of the two-dimensional memory output control method according to the present invention; (A) is a block diagram of the device;
(B) shows a block diagram of the output control circuit. The same symbols refer to the same objects or contents throughout the design.

メモリ4にはCG2から発生されたパターンデータをX
軸アドレス信号■、Y軸アドレス信号■及びCC書込み
枠制御信号■の制御のもとに所定枠a内に展開する。
The pattern data generated from CG2 is stored in memory 4.
The data is developed within a predetermined frame a under the control of the axis address signal (2), the Y-axis address signal (2), and the CC write frame control signal (2).

一方、 CC書込み枠制御信号■、拡大/縮小制御信号
■の制御用データはメモリ8に同様に展開される。尚C
C書込み枠制御信号■で規定された枠a内は全て黒デー
タ(データ有りのデータ)である“1”データが書込ま
れる。
On the other hand, the control data for the CC writing frame control signal (2) and the enlargement/reduction control signal (2) are expanded in the memory 8 in the same way. Nao C
All "1" data, which is black data (data with data), is written in the frame a defined by the C write frame control signal ■.

メモリ8の制御用データはメモリ読出し回路9より読出
され、出力制御回路10に出力される。又メモリ4のデ
ータも同様にメモリ読出し回路5より読出され、出力制
御回路10に出力される。
The control data of the memory 8 is read by the memory read circuit 9 and output to the output control circuit 10. Similarly, the data in the memory 4 is read out by the memory reading circuit 5 and output to the output control circuit 10.

メモリ読出し回路5よりのデータは5ビツトの記憶容量
を持つ素子が5素子で構成されたシフトレジスタ11に
順次格納され、5ビット単位でレジスタ12に掃き出さ
れる。一方、メモリ (RAM ) 13はシフトレジ
スタ11に格納されている全てのデータ(即ち、25ビ
ツトのデータ)を書込み記憶させる。
Data from the memory read circuit 5 is sequentially stored in a shift register 11 composed of five elements having a storage capacity of 5 bits, and is swept out to the register 12 in units of 5 bits. On the other hand, a memory (RAM) 13 writes and stores all the data stored in the shift register 11 (ie, 25-bit data).

次に、メモリ読出し回路9の出力により1図示してない
ディスプレイ装置やプリンタ装置等に出力するデータに
拡大/l1ii小がない場合は、レジスタ12がそのま
ま出力される。
Next, if the data to be output from the memory readout circuit 9 to a display device, printer device, etc. (not shown) does not have enlargement/l1ii small, the data from the register 12 is output as is.

もし、データに例えば拡大処理が必要な場合は。If the data requires enlargement processing, for example.

メモリ読出し回路9の出力により拡大処理部分がビット
単位で指示され、゛この時はレジスタ12からのデータ
取り込みを、メモリ (RAM ) 13のデータ取り
込みに切換え1前後のビットとの関連を含めてシム大し
、同時に制御部14に記憶されているスムージングデー
タにもとずきスムージング処理を行い、外観上の凹凸の
ない整形されたデータが出力される。
The output of the memory readout circuit 9 instructs the enlargement processing part in bit units. At this time, the data acquisition from the register 12 is switched to the data acquisition of the memory (RAM) 13, and the simulator including the relationship with the bits before and after 1 is changed. At the same time, smoothing processing is performed based on the smoothing data stored in the control unit 14, and shaped data with no irregularities in appearance is output.

〔発明の効果〕〔Effect of the invention〕

以上のような本発明によれば、2次元メモリかの出力さ
れるデータ処理制御が迅速に出来ると言う効果がある。
According to the present invention as described above, there is an effect that processing of data output from a two-dimensional memory can be quickly controlled.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る2次元メモリの出力制御方法の一
実施例で、 (A)は装置のブロックダイヤグラム、 
(B)は出力制御回路のブロックダイヤグラム。 第2図は従来の方法で2次元メモリにCGの出力データ
を展開する場合のブロックダイヤグラム。 第3図は2次元データの展開方法。 をそれぞれ示す。 図において。 lはMPl 、        2はCG。 3はCC続出し回路、   4,8はメモリ。 5.9はメモリ読出し回路。 6.10は出力制御回路、7は論理積回路、     
     111はシフトレジスタ、  12はレジス
タ。 13はメモリ (RAM ) 、  14は制御部。 をそれぞれ示す。
FIG. 1 shows an embodiment of the two-dimensional memory output control method according to the present invention; (A) is a block diagram of the device;
(B) is a block diagram of the output control circuit. FIG. 2 is a block diagram when CG output data is developed into a two-dimensional memory using the conventional method. Figure 3 shows how to develop two-dimensional data. are shown respectively. In fig. l is MPl, 2 is CG. 3 is a CC continuous output circuit, 4 and 8 are memories. 5.9 is a memory read circuit. 6.10 is an output control circuit, 7 is an AND circuit,
111 is a shift register, 12 is a register. 13 is a memory (RAM), and 14 is a control unit. are shown respectively.

Claims (1)

【特許請求の範囲】[Claims] 文字、記号等のパターンデータを発生するキャラクタジ
ェネレータから出力されるデータを2次元メモリに展開
し、この展開されたデータを拡大・縮小して表示データ
及び印字データとして出力する装置において、前記2次
元メモリに展開しているデータの該2次元メモリに占め
るデータ枠や、前記データを拡大・縮小する割合を示す
データを含む管理データを展開している制御用2次元メ
モリを設け、該2次元メモリの出力を前記制御用2次元
メモリの出力で制御することを特徴とする2次元メモリ
の出力制御方法。
In a device that expands data output from a character generator that generates pattern data such as characters and symbols into a two-dimensional memory, enlarges or reduces the expanded data, and outputs the expanded data as display data and print data, the two-dimensional A control two-dimensional memory is provided that stores management data including a data frame occupied by the two-dimensional memory of the data expanded in the memory and data indicating the rate at which the data is expanded or contracted, and the two-dimensional memory A method for controlling the output of a two-dimensional memory, characterized in that the output of the two-dimensional memory for control is controlled by the output of the two-dimensional control memory.
JP59174271A 1984-08-22 1984-08-22 Output control for 2-d memory Pending JPS6152689A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59174271A JPS6152689A (en) 1984-08-22 1984-08-22 Output control for 2-d memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59174271A JPS6152689A (en) 1984-08-22 1984-08-22 Output control for 2-d memory

Publications (1)

Publication Number Publication Date
JPS6152689A true JPS6152689A (en) 1986-03-15

Family

ID=15975731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59174271A Pending JPS6152689A (en) 1984-08-22 1984-08-22 Output control for 2-d memory

Country Status (1)

Country Link
JP (1) JPS6152689A (en)

Similar Documents

Publication Publication Date Title
US4707153A (en) Printer controller
JPS61292678A (en) Display controller
JPS6152689A (en) Output control for 2-d memory
JP2502530B2 (en) Printer
JPS63113725A (en) Picture information processor
JP2837477B2 (en) Multiplex control of bitmap memory
JP2733347B2 (en) Output device
JPS61267095A (en) Display indication system
JPS61158384A (en) Character processor
JP3004993B2 (en) Image processing device
JPS60132271A (en) Paint-out processing system
JPH0271322A (en) Data access controller
JPH0592620A (en) Outputting system for reduced data
JPS6079472A (en) Picture information processing system
JPH049150B2 (en)
JPS617769A (en) Image memory write control system
JPS59226936A (en) Print output device
JPS5991486A (en) Display unit
JPH04318891A (en) Graphic controller
JPS58169688A (en) Control system for enlargement and reduction of character and pattern
JPH0390970A (en) 1.5-fold magnification system for dot pattern
JPH082665B2 (en) Character expansion control circuit
JPS61226833A (en) Displaying system for picture information
JPS63243990A (en) Character transmission system
JPS5944088A (en) Compound display