JPH0592620A - Outputting system for reduced data - Google Patents

Outputting system for reduced data

Info

Publication number
JPH0592620A
JPH0592620A JP3283535A JP28353591A JPH0592620A JP H0592620 A JPH0592620 A JP H0592620A JP 3283535 A JP3283535 A JP 3283535A JP 28353591 A JP28353591 A JP 28353591A JP H0592620 A JPH0592620 A JP H0592620A
Authority
JP
Japan
Prior art keywords
dot
data
fdm
address
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3283535A
Other languages
Japanese (ja)
Inventor
Toshiyuki Takagi
利之 高木
Koichi Nogami
康一 野上
Koji Nakamura
光次 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3283535A priority Critical patent/JPH0592620A/en
Publication of JPH0592620A publication Critical patent/JPH0592620A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make printing or display available with reduced dot data without employing a specific dot density conversion circuit by utilizing difference in density of dots between output control apparatuses such as a printing control device or a display control device and output apparatuses such as a printing device or a display device. CONSTITUTION:In a printing control apparatus 20, printing data sent from an upper unit are expanded in the density of 240dpi with a control section 21 and are stored in a full dot memory section 22. Contents of the full dot memory section 22 are then sent out to a printing device 30 on its printing cycle. Dot data sent from the printing control apparatus 20 are printed with the printing device 30 in the density of 480dpi. Therefore, the printing data for a full four-page expanded in dot expansion with the printing control apparatus 20 can be printed with the printing device 30 into one page with the area of the expanded data reduced to one fourth.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はデータ縮小出力方式に係
り、詳しくは、上位装置からの複数ページあるいは複数
画面分のデータを1ページあるいは1画面に縮小して印
刷装置あるいは表示装置で印刷あるいは表示する方式に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data reduction output system, and more specifically, it reduces data of a plurality of pages or a plurality of screens from a host device into one page or one screen and prints it on a printing device or a display device. Regarding the display method.

【0002】[0002]

【従来の技術】従来、印刷システムや表示システムにお
いて、印刷データや表示データを縮小して出力する場
合、上位装置からの印刷データあるいは表示データをド
ット展開する印刷制御装置や表示制御装置にドット密度
変換回路を使用するか、あるいは、上位装置である情報
処理装置でソフトウェアによりデータサイズを小さいも
のに変えることにより実現していた。なお、ドット密度
変換回路については、例えば特開平1−259963号
公報「データ密度変換回路」に記載されている。
2. Description of the Related Art Conventionally, in a printing system or a display system, when print data or display data is reduced and outputted, a dot density is applied to a print control device or a display control device which develops dots of print data or display data from a host device. This has been realized by using a conversion circuit or by changing the data size to a smaller one by software in an information processing device which is a higher-level device. The dot density conversion circuit is described, for example, in "Data Density Conversion Circuit" of Japanese Patent Laid-Open No. 1-259963.

【発明が解決しようとする課題】上記従来技術は、デー
タを縮小して印刷あるいは表示するに際し、印刷制御装
置や表示制御装置に複雑なドット密度変換回路が特別に
必要であったり、あるいは上位装置のソフトウェアに余
分の負担をかける点で問題がある。
The above-mentioned prior art requires a complicated dot density conversion circuit in the print control device or the display control device when printing or displaying data in a reduced size, or a higher-level device. The problem is that it puts extra strain on the software.

【0004】近年、印刷装置の印刷ドット密度は高密度
化の傾向にあり、高精細な印刷が可能になっている。例
えば、従来240ドット/インチ(以下「dpi」と称
す)の印刷を行うものに対し、480dpiの印刷が可
能な印刷装置が提供されるようになってきている。この
場合、印刷制御装置でドット展開して作成された240
dpiの印刷データを、密度変換せずにそのまま480
dpiの印刷装置で印刷すると、1/4に縮小されて印
刷される。同様のことは表示制御装置と表示装置の関係
でも云える。
In recent years, the printing dot density of printing apparatuses has tended to increase, and high-definition printing has become possible. For example, a printing apparatus capable of printing 480 dpi has come to be provided in comparison with a device which conventionally prints 240 dots / inch (hereinafter referred to as “dpi”). In this case, the 240
The print data of dpi is 480 without changing the density.
When printed with a dpi printing device, it is reduced to 1/4 and printed. The same applies to the relationship between the display control device and the display device.

【0005】本発明の目的は、上記印刷制御装置と印刷
装置あるいは表示制御装置と表示装置間のドット密度差
を利用し、複雑なドット密度変換回路を必要とすること
なく、また、上位装置のソフトウェアに負担をかけるこ
となく、複数ページあるいは複数画面分のデータを1ペ
ージあるいは1画面に縮小して出力する方式を提供する
ことにある。
The object of the present invention is to utilize the dot density difference between the print control device and the printing device or the display control device and the display device without the need for a complicated dot density conversion circuit, and for the upper device. An object of the present invention is to provide a method for reducing data for a plurality of pages or a plurality of screens to one page or one screen and outputting the data without burdening the software.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、請求項1の発明は、上位装置からのデータをドット
展開する印刷制御装置や表示制御装置の出力制御装置
と、該出力制御装置でドット展開されたデータを出力す
る印刷装置や表示装置の出力装置とからなるデータ出力
システムにおいて、前記出力装置の出力ドット密度を前
記出力制御装置のドット展開密度のN倍として、前記出
力制御装置でドット展開されたデータを前記出力装置よ
り1/N×N縮小して出力するようにしたことである。
In order to achieve the above object, the invention of claim 1 is an output control device of a print control device or a display control device for dot-developing data from a higher-level device, and the output control device. In a data output system comprising a printing device and an output device of a display device for outputting dot-developed data, the output control device is configured such that the output dot density of the output device is N times the dot development density of the output control device. That is, the dot expanded data is reduced by 1 / N × N and output from the output device.

【0007】また、請求項2は、前記出力制御装置に、
ドット展開したデータをN×NページあるいはN×N画
面分格納できる容量のフルドットメモリを1個を備え、
該フルドットメモリにドット展開したN×Nページある
いはN×N画面分のデータを格納して前記出力装置に送
出し、該出力装置により1ページあるいは1画面に縮小
して出力するようにしたことである。
According to a second aspect of the present invention, in the output control device,
Equipped with one full-dot memory with a capacity to store dot expanded data for N × N pages or N × N screens,
Data of N × N pages or N × N screens which are dot-developed in the full dot memory are stored and sent to the output device, and the output device reduces and outputs to one page or one screen. Is.

【0008】また、請求項3は、前記出力制御装置に、
ドット展開したデータを1ページあるいは1画面分格納
できる容量のフルドットメモリをN×N個備え、各フル
ドットメモリにドット展開した1ページあるいは1画面
分のデータをそれぞれ格納して前記出力装置に送出し、
該出力装置によりN×NページあるはN×N画面分のデ
ータを1ページあるいは1画面に縮小して出力するよう
にしたことである。
According to a third aspect of the present invention, in the output control device,
The full dot memory having a capacity capable of storing dot expanded data for one page or one screen is provided in N × N, and the dot expanded data for one page or one screen is stored in each full dot memory to the output device. Send out,
The output device reduces the data of N × N pages or N × N screens to one page or one screen and outputs it.

【0009】[0009]

【作用】本発明では、印刷制御装置や表示制御装置の出
力制御装置のドット展開密度に対して、N倍のドット密
度の印刷装置や表示装置の出力装置を使用し、出力制御
装置でドット展開したデータを、出力装置にそのドット
出力周期でそのまま送出することで、N×Nページある
いはN×N画面分のデータが1ページあるいは1画面に
縮小されて該出力装置より出力される。
According to the present invention, an output device of a printing device or a display device having a dot density N times higher than the dot expansion density of the output control device of the print control device or the display control device is used. By sending the above data to the output device as it is in the dot output cycle, the data for N × N pages or N × N screens is reduced to one page or one screen and output from the output device.

【0010】[0010]

【実施例】以下、本発明の一実施例について、印刷シス
テムを例に図面により説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings using a printing system as an example.

【0011】図1は本発明の一実施例の印刷システムの
ブロック図である。図1において、10は情報処理装置
としての上位装置、20は印刷制御装置、30は印刷装
置を示し、印刷制御装置20は制御部21とフルドット
メモリ部(FDM部)22よりなる。印刷制御装置20
は、上位装置10から送られてくる印刷データを、制御
部21により所定のドット密度(以下、240dpiと
する)でドットパターンに展開してFDM部22に格納
した後、それを読み出して印刷装置30へ送る。印刷装
置30は、印刷制御装置20から送られてきたドットパ
ターンデータを自身のドット密度(以下、480dpi
とする)で印刷用紙に印刷する。
FIG. 1 is a block diagram of a printing system according to an embodiment of the present invention. In FIG. 1, 10 is a host device as an information processing device, 20 is a print control device, 30 is a printing device, and the print control device 20 comprises a control unit 21 and a full dot memory unit (FDM unit) 22. Print control device 20
Print data sent from the higher-level device 10 is expanded into a dot pattern by the control unit 21 at a predetermined dot density (hereinafter, 240 dpi) and stored in the FDM unit 22. Send to 30. The printing apparatus 30 uses the dot pattern data sent from the print control apparatus 20 as its dot density (hereinafter, 480 dpi).
And) to print on printing paper.

【0012】ここで、縦4ドット×横4ドットの印刷デ
ータを240dpiと240dpiで印刷した場合の例
を図2(a),(b)にそれぞれ示す。図2(a)と
(b)を比較すると、同一の印刷データを図2(b)に
示す様に480dpiで印刷したものは、図2(a)に
示す240dpiで印刷した場合と比べ面積比で1/4
縮小となる。従って、図2(c)に示す240dpiで
A4サイズ用紙4枚分の印刷データは、図2(d)に示
す様に480dpiでA4サイズ用紙1枚に印刷するこ
とができる。
Here, FIGS. 2A and 2B respectively show examples in which print data of vertical 4 dots × horizontal 4 dots is printed at 240 dpi and 240 dpi. Comparing FIG. 2A and FIG. 2B, the same print data printed at 480 dpi as shown in FIG. 2B has an area ratio higher than that at 240 dpi shown in FIG. 2A. At 1/4
It will be reduced. Therefore, the print data for four sheets of A4 size paper at 240 dpi shown in FIG. 2C can be printed on one sheet of A4 size paper at 480 dpi as shown in FIG. 2D.

【0013】図1において、上位装置10から送られて
くるA4サイズ用紙4ページ分の印刷データを、印刷制
御装置20で240dpiのドット密度でドット展開
し、印刷装置30で480dpiのドット密度でA4サ
イズ用紙1ページに印刷する場合、印刷制御装置20内
のFDM部22の構成としては、以下の2つの方法が考
えられる。第1の方法は、240dpiでA4サイズ4
ページ分のドット展開された印刷データを格納可能なフ
ルドットメモリ(FDM)を1個用意して、該FDMを
4分割し、1〜4ページの各ドット展開されたデータを
それぞれ分割領域に格納し、該FDMの内容を最上行か
ら順番に読み出して印刷装置に送る方法である。これを
第1の実施例とする。第2の方法は、240dpiでA
4サイズ用紙1ページ分のドット展開された印刷データ
を格納可能なFDMを4個(4面)用意して、1〜4ペ
ージの各ドット展開されたデータをそれぞれのFDMに
格納し、各FDM内の内容を2個のFDMずつ続けて読
み出して印刷装置に送る方法である。これを第2の実施
例とする。以下、第1および第2の実施例について詳述
する。
In FIG. 1, print data for four pages of A4 size paper sent from the higher-level device 10 is dot-developed with a dot density of 240 dpi by the print control device 20, and A4 with a dot density of 480 dpi by the printing device 30. When printing on one page of size paper, the following two methods can be considered as the configuration of the FDM unit 22 in the print control device 20. The first method is A4 size 4 at 240 dpi.
Prepare one full dot memory (FDM) capable of storing dot-developed print data for each page, divide the FDM into four, and store each dot-expanded data of pages 1 to 4 in each divided area. Then, the contents of the FDM are sequentially read from the top row and sent to the printing apparatus. This is the first embodiment. The second method is A at 240 dpi.
Prepare four FDMs (four sides) capable of storing dot-developed print data for one page of 4-size paper, store each dot-developed data of pages 1 to 4 in each FDM, and This is a method of continuously reading the contents in two FDMs and sending them to the printing apparatus. This is a second embodiment. Hereinafter, the first and second embodiments will be described in detail.

【0014】先ず、第1の実施例について説明する。図
3は本実施例のFDM部22の構成を示す。図3におい
て、FDM110は240dpiでA4サイズ用紙4ペ
ージ分のドット展開された印刷データを格納可能であ
り、FDM110内の4つの分割領域、111〜114
は、各々240dpiでA4サイズ用紙1ベージ分のド
ット展開された印刷データを格納する。本実施例では、
用紙は横長方向(ランドスケープ)とする。FDM11
0への書込み、読出しはそれぞれワード単位(1ワード
=4Byte)で行う。A4サイズ用紙の大きさは、1
1.7インチ×8.3インチであり、各分割領域111〜
4のメモリサイズは、X方向が88ワード(=[11.7
インチ×240dpi]/[8bit×4Byte]の
切上げ値)、Y方向が1992bit(=8.3インチ×
240dpi)である。すなわち、分割領域(1)のX方
向アドレスは0〜87ワード、Y方向アドレスは0〜1
921、分割領域(2)のX方向アドレスは88〜175
ワード、Y方向アドレスは分割領域111と同じく0〜
1921、分割領域(3)のX方向アドレスは0〜87ワ
ード、Y方向アドレスは1922〜3983、分割領域
(4)のX方向アドレスは88〜175ワード、Y方向ア
ドレスは1922〜3983となる。FDM110全体
では、X方向アドレスが0〜175ワード、Y方向が0
〜3983となる。
First, the first embodiment will be described. FIG. 3 shows the configuration of the FDM unit 22 of this embodiment. In FIG. 3, the FDM 110 can store the dot-developed print data for 4 pages of A4 size paper at 240 dpi, and the four divided areas 111 to 114 in the FDM 110 can be stored.
Stores print data in which dots are expanded for one page of A4 size paper at 240 dpi. In this example,
The paper should be in landscape orientation. FDM11
Writing to 0 and reading are performed in word units (1 word = 4 bytes). The size of A4 size paper is 1
It is 1.7 inches by 8.3 inches, and each divided area 111 to
The memory size of 4 is 88 words in the X direction (= [11.7
Inch x 240 dpi] / [rounded up value of [8 bit x 4 Byte]), Y direction is 1992 bit (= 8.3 inch x)
240 dpi). That is, the X direction address of the divided area (1) is 0 to 87 words, and the Y direction address is 0 to 1
921, the X-direction address of the divided area (2) is 88 to 175.
The word and Y-direction addresses are 0 to 0 as in the divided area 111.
1921, divided area (3) has an X-direction address of 0 to 87 words, a Y-direction address of 1922 to 3983, and a divided area
The X-direction address of (4) is 88 to 175 words, and the Y-direction address is 1922 to 3983. In the entire FDM 110, the address in the X direction is 0 to 175 words, and the address in the Y direction is 0.
~ 3983.

【0015】上位装置10からページ順に送られて来る
4ページ分の印刷データは制御部21により順次240
dpiでドット展開され、FDM110内の各分割領域
111〜4に格納される。制御部21での印刷データの
ドット展開と、ドット展開された印刷データのFDM1
10への書込みは、制御部21のマイクロプログラム
(以下μPと略す)が実施する。ドット展開された印刷
データのFDM110への書込みに際し、μPは各ペー
ジを分割領域111〜4にそれぞれ書込む。ここで、μ
PはFDM部22内のXアドレスレジスタ140とYア
ドレスレジスタ150へ図示されていない回路により書
込アドレスを設定した後、ドット展開された印刷データ
をFDM110に書込む。印刷データへの書込みに際し
ては、クロック信号CLKAとCLKBはともに停止し
ている。
The print data for four pages sent from the higher-level device 10 in page order is sequentially 240 by the control unit 21.
The dots are rasterized in dpi and stored in each of the divided areas 111 to 4 in the FDM 110. Dot expansion of print data in the control unit 21 and FDM1 of dot expanded print data
Writing to 10 is performed by a microprogram (hereinafter abbreviated as μP) of the control unit 21. When writing the dot-developed print data into the FDM 110, the μP writes each page into the divided areas 111 to 4, respectively. Where μ
P sets a write address to the X address register 140 and the Y address register 150 in the FDM section 22 by a circuit not shown, and then writes the dot expanded print data to the FDM 110. When writing the print data, both the clock signals CLKA and CLKB are stopped.

【0016】Xアドレスレジスタ140とYアドレスレ
ジスタ150へのμPによる書込アドレス設定の流れ図
を図4に示す。μPは印刷データ書込み先が、FDM1
10内の(1)〜(4)の分割領域111〜114のいずれか
を判定する。本実施例では印刷データの1〜4ページを
順次分割領域111〜4に書込むとする。分割領域(1)
111への書込みに対し、μPはXベースアドレス、Y
ベースアドレスを各々40とし、FDM110のX方向
アドレスは0〜87ワード、Y方向アドレスは0〜19
91の範囲で書込みアドレスを設定して、1ページ目の
印刷データを書込む。次に分割領域(2)112への書込
みに対し、μPはXベースアドレスを88、Yベースア
ドレスを0とし、FDM110のX方向アドレスはXベ
ースアドレス値88に0〜87を加えた88〜175ワ
ードをX方向の範囲とし、Y方向アドレスはYベースア
ドレス値0に0〜1991を加えた0〜1991をY方
向の範囲として書込アドレスを設定し、2ページ目の印
刷データを書込む。次に分割領域(3)113への書込み
に対し、μPはXベースアドレスを0、Yベースアドレ
スを1992とし、FDM110のX方向アドレスはX
ベースアドレス値0に0〜87を加えた0〜88ワード
をX方向の範囲とし、Y方向アドレスはYベースアドレ
ス値1992に0〜1991を加えた1992〜398
3をY方向の範囲として書込みアドレスを設定し、3ペ
ージ目の印刷データを書込む。最後の分割領域(4)11
4への書込みに対し、μPはXベースアドレスを88、
Yベースアドレスを1992とし、FDM110のX方
向アドレスはXベースアドレス値88に0〜87を加え
た88〜175ワードをX方向の範囲とし、Y方向アド
レスはYベースアドレス値1992に0〜1991を加
えた1992〜3983をY方向の範囲として書込みア
ドレスを設定し、4ページ目の印刷データを書込む。
FIG. 4 shows a flow chart of setting the write address by the μP to the X address register 140 and the Y address register 150. For μP, the print data write destination is FDM1
Any of the divided areas 111 to 114 of (1) to (4) in 10 is determined. In this embodiment, it is assumed that pages 1 to 4 of print data are sequentially written in the divided areas 111 to 4. Divided area (1)
For writing to 111, μP is X base address, Y
The base address is 40, the X-direction address of the FDM 110 is 0 to 87 words, and the Y-direction address is 0 to 19 words.
The write address is set in the range of 91 and the print data of the first page is written. Next, for writing to the divided area (2) 112, the μP sets the X base address to 88 and the Y base address to 0, and the X direction address of the FDM 110 is 88 to 175 which is obtained by adding 0 to 87 to the X base address value 88. The write address is set by setting the word in the X direction range and the Y direction address by setting the write address in the Y direction range of 0 to 1991 obtained by adding 0 to 1991 to the Y base address value 0, and the print data of the second page is written. Next, for writing to the divided area (3) 113, the μP sets the X base address to 0 and the Y base address to 1992, and the X direction address of the FDM 110 is X.
The range of 0 to 88 words obtained by adding 0 to 87 to the base address value 0 is set as the range in the X direction, and the Y direction address is 1992 to 398 obtained by adding 0 to 1991 to the Y base address value 1992.
The write address is set with the range of 3 in the Y direction, and the print data of the third page is written. Last division area (4) 11
4 writes the X base address to 88,
The Y base address is 1992, the X direction address of the FDM 110 is 88 to 175 words obtained by adding 0 to 87 to the X base address value 88 in the X direction range, and the Y direction address is 0 to 1991 for the Y base address value 1992. A write address is set with the added 1992 to 3983 as a range in the Y direction, and the print data of the fourth page is written.

【0017】4ページ分の印刷データが全ドット展開さ
れ、FDM110の各分割領域111〜114へ格納さ
れると、制御部21はFDM部22に対し、FDM11
0内のドットデータを読み出し印刷装置30へ送ること
を指示する。FDM110の読出しは印刷装置30のラ
スタ走査方向(FDM110のX方向)に4Byte単
位で行う。
When all dots of the print data for four pages are expanded and stored in the divided areas 111 to 114 of the FDM 110, the control unit 21 instructs the FDM unit 22 to perform the FDM 11 operation.
It is instructed to read the dot data in 0 and send it to the printing device 30. The FDM 110 is read out in units of 4 Bytes in the raster scanning direction of the printing apparatus 30 (X direction of the FDM 110).

【0018】FDM110の読出しにあたり、最初Xア
ドレスレジスタ140、Yアドレスレジスタ150は全
てゼロクリアされているものとする。Xアドレスレジス
タ140、Yアドレスレジスタ150は共にゼロである
ため、アドレス回路160は(0,0)(=Xアドレス
レジスタ140の内容、Yアドレスレジスタ150の内
容)を出力する。これによりFDM110の(0,0)
アドレスから始まる4Byteが読出しレジスタ120
に格納され、パラレル−シリアル変換回路130により
シリアルドットデータとして印刷装置30に送出され
る。ここでXアドレスレジスタ140、Yアドレスレジ
スタ150は各々クロック信号CLKAを更新タイミン
グとし、さらにXアドレスレジスタ140のディレイレ
ジスタであるXアドレスディレイレジスタ141、Yア
ドレスレジスタ150のディレイレジスタであるYアド
レスディレイレジスタ151は各々、クロック信号CL
KBをトリガ信号としている。CLKAとCLKBの位
相関係を図5に示す。また、FDM110の読出しタイ
ミングと、読出しレジスタ120の取込みタイミングは
各々CLKBである。
When reading the FDM 110, it is assumed that the X address register 140 and the Y address register 150 are all initially cleared to zero. Since both the X address register 140 and the Y address register 150 are zero, the address circuit 160 outputs (0, 0) (= contents of the X address register 140, contents of the Y address register 150). This gives (0,0) of FDM110
4 bytes starting from the address read register 120
And is sent to the printing device 30 as serial dot data by the parallel-serial conversion circuit 130. Here, the X address register 140 and the Y address register 150 respectively use the clock signal CLKA as the update timing, and further, the X address delay register 141 which is the delay register of the X address register 140 and the Y address delay register which is the delay register of the Y address register 150. 151 are clock signals CL
KB is used as a trigger signal. The phase relationship between CLKA and CLKB is shown in FIG. The read timing of the FDM 110 and the read timing of the read register 120 are CLKB.

【0019】FDM110の(0,0)アドレスより4
Byteのデータを読出した後、Xアドレスレジスタ1
40のみを順次更新し、FDM110の第1ラスタデー
タを読出して行く。X−MAXレジスタ143、Y−M
AXレジスタ153は、A4サイズ用紙を240dpi
でドット展開した時の用紙サイズを示している。本実施
例で、用紙は横長方向(ランドケープ)であり、X方向
はX−MAX=175ワード(={[(11.7インチ×
2倍×240dpi)/(8dpi×4Byte)]の
切上げ値}−1)、Y方向はY−MAX=3983ラス
タ(=[8.3インチ×2倍×240dpi]−1)と
なっている。
4 from the (0,0) address of the FDM 110
After reading Byte data, X address register 1
Only 40 is sequentially updated, and the first raster data of the FDM 110 is read out. X-MAX register 143, Y-M
The AX register 153 stores A4 size paper at 240 dpi.
Shows the paper size when dots are expanded. In this embodiment, the paper is in the landscape direction (landscape), and the X direction is X-MAX = 175 words (= {[(11.7 inches ×
Roundup value of 2 ×× 240 dpi) / (8 dpi × 4 Bytes)} − 1), and Y-direction is Y-MAX = 3983 raster (= [8.3 inches × 2 ×× 240 dpi] -1).

【0020】FDM110はXアドレスレジスタ140
を順次+1回路142で+1しながら更新し、X方向に
読出しを行なって行く。Xアドレスディレイレジスタ1
41の内容はX−MAXレジスタ143の内容とX比較
回路144で比較され、Xアドレスディレイレジスタ1
41の内容がX−MAXレジスタ143の内容と一致す
るまで、FDM110のX方向への読出しを続ける。X
アドレスディレイレジスタ141の内容がX−MAXレ
ジスタ143の内容と一致すると、X一致信号145が
論理“1”となり、AND回路147でCLKAとAN
Dされ、Xアドレスレジスタ140はセロクリアされ
る。これによりFDM110に格納されている第1ラス
タのデータが全て読み出され、読出しレジスタ120を
介し、パラレル−シリアル変換回路130から、パラレ
ル−シリアルドットデータとして印刷装置30へ送出さ
れる。この時さらに、Yアドレスディレイレジスタ15
1の内容は0であり、Y−MAXレジスタ153の内容
と一致しないため、Y比較回路154の出力であるY一
致信号155は論理“0”であり、X一致信号145は
論理“1”であり、AND回路156はCLKAでAN
D条件が成立し、Yアドレスレジスタ150を+1更新
する。Yアドレスレジスタ150の内容が1になると、
該Yアドレスレジスタ150の内容が0の場合と同様に
Xアドレスレジスタ140が順次更新され、X方向の読
出しがFDM110で行われる。さらにXアドレスレジ
スタ140がX−MAXになると、FDM110の第2
ラスタのデータが全て読出され、パラレル−シリアル変
換回路130からシリアルドットデータとして印刷装置
240へ送出される。
The FDM 110 has an X address register 140.
Are sequentially updated by +1 by the +1 circuit 142, and reading is performed in the X direction. X address delay register 1
The contents of 41 are compared with the contents of the X-MAX register 143 by the X comparison circuit 144, and the X address delay register 1
The FDM 110 is continuously read in the X direction until the contents of 41 match the contents of the X-MAX register 143. X
When the contents of the address delay register 141 match the contents of the X-MAX register 143, the X match signal 145 becomes a logic "1", and the AND circuit 147 causes the CLKA and AN to operate.
Then, the X address register 140 is zero cleared. As a result, all the data of the first raster stored in the FDM 110 is read out and sent from the parallel-serial conversion circuit 130 as parallel-serial dot data to the printing device 30 via the read register 120. At this time, the Y address delay register 15
Since the content of 1 is 0 and does not match the content of the Y-MAX register 153, the Y match signal 155 which is the output of the Y comparison circuit 154 is logic "0" and the X match signal 145 is logic "1". Yes, AND circuit 156 is AN with CLKA
The D condition is satisfied, and the Y address register 150 is updated by +1. When the content of the Y address register 150 becomes 1,
Similar to the case where the content of the Y address register 150 is 0, the X address register 140 is sequentially updated, and the reading in the X direction is performed by the FDM 110. Further, when the X address register 140 becomes X-MAX, the second address of the FDM 110 is
All the raster data is read and sent from the parallel-serial conversion circuit 130 to the printing device 240 as serial dot data.

【0021】以下、上記と同様にして、FDM110の
X方向の読出しが終ると、Yアドレスレジスタ150は
順次+1更新が行われ、Yアドレスディレイレジスタ1
51の内容が、Y−MAXレジスタ153と一致するま
で、FDM110の読出しが続けられる。Yアドレスデ
ィレイレジスタ151の内容がY−MAXレジスタ15
3の内容と一致し、かつ、Xアドレスレジスタ141の
内容がX−MAXレジスタ143の内容と一致すると、
Y一致信号145とX一致信号155が各々論理“1”
となり、図示していない信号線により、FDM110の
読出し完了が制御部21に送られ、制御部21はFDM
110の読出し終了指示をFDM部22に出し読出しが
終る。
Thereafter, in the same manner as described above, when the reading of the FDM 110 in the X direction is completed, the Y address register 150 is sequentially updated by +1 and the Y address delay register 1 is updated.
The reading of the FDM 110 is continued until the contents of 51 match the Y-MAX register 153. The content of the Y address delay register 151 is the Y-MAX register 15
3 and the contents of the X address register 141 match the contents of the X-MAX register 143,
The Y coincidence signal 145 and the X coincidence signal 155 are logic "1" respectively.
Then, the completion of reading of the FDM 110 is sent to the control unit 21 by a signal line (not shown), and the control unit 21 causes the FDM 110 to operate.
The reading end instruction of 110 is sent to the FDM unit 22 to finish the reading.

【0022】印刷装置30は印刷制御装置20から送ら
れてきたシリアルドットデータを用紙に印刷する。ここ
で、印刷装置30がFDM110のドットデータを全て
印刷し終ると、図2(d)の様に、240dpiで4ペ
ージ分の印刷データが1/4縮小され、A4サイズ用紙
1ページ内に印刷される。
The printing device 30 prints the serial dot data sent from the print control device 20 on paper. Here, when the printing device 30 finishes printing all the dot data of the FDM 110, as shown in FIG. 2D, the print data for four pages is reduced by 1/4 at 240 dpi, and the print data is printed on one page of A4 size paper. To be done.

【0023】本実施例によれば、4ページ分の印刷デー
タが1ページ内に印刷可能となるため、用紙が節約され
るとともに、4ページ分の印刷時間を1/4に短縮する
効果がある。また、FDMは1個でよい。
According to the present embodiment, the print data for four pages can be printed within one page, so that there is an effect that the paper is saved and the printing time for four pages is shortened to 1/4. .. Also, only one FDM is required.

【0024】次に、第2の実施例について説明する。図
6は本実施例のFDM部22の構成を示す。図6におい
て、各FDM401〜404は各々240dpiで、A
4サイス用紙1ページのドット展開された印刷データを
格納する。Xアドレスレジスタ420は各FDM401
〜404に共通のアドレスレジスタで、アドレス回路4
50によりFDM401〜404のX方向、Y方向の読
出しアドレスを指定する。FDMアドレスレジスタ(0)
430とFDMアドレスレジスタ(1)440は各々1ビ
ットレジスタであり、合計2ビットでFDM401〜4
04を指定する。ここで、FDMアドレスレジスタ(0)
430が上位ビット、FDMアドレスレジスタ(1)44
0が下位ビットであり、FDM指定回路460により、
FDM401〜404のいずれかを読出しFDMとして
指定する。各FDM401〜404から読出されたデー
タは4Byteの読出しレジスタ470に格納される。
パラレル−シリアル変換回路480は読出しレジスタ4
70のデータをシリアルデータに変換する。
Next, a second embodiment will be described. FIG. 6 shows the configuration of the FDM unit 22 of this embodiment. In FIG. 6, each FDM 401 to 404 is 240 dpi, and A
Stores dot-developed print data for one page of 4 size paper. The X address register 420 is used for each FDM 401.
Address circuit common to the address circuits 4 to 404.
The read addresses of the FDMs 401 to 404 in the X and Y directions are designated by 50. FDM address register (0)
430 and FDM address register (1) 440 are 1-bit registers each, and the total of 2 bits is FDM 401-4.
Specify 04. Where FDM address register (0)
430 is the upper bit, FDM address register (1) 44
0 is the lower bit, and the FDM designation circuit 460
One of the FDMs 401 to 404 is designated as the read FDM. The data read from each of the FDMs 401 to 404 is stored in the 4-byte read register 470.
The parallel-serial conversion circuit 480 is the read register 4
The data of 70 is converted into serial data.

【0025】上位装置10からページ順に送られて来る
4ページ分の印刷データは、印刷制御装置20の制御部
21により順次240dpiでドット展開され、図示さ
れていないFDM書込回路により、ページ順にFDM4
01〜404に格納される。4ページ分の印刷データが
全てドット展開され、全FDM401〜404に格納さ
れると、制御部21はFDM部22に対し、FDM40
1〜404内のドットデータを印刷装置30へ送ること
を指示する。最初、Yアドレスレジスタ420、FDM
アドレスレジスタ(0)430、FDMアドレスレジスタ
(1)440は全てゼロクリアされているものとする。F
DMアドレスレジスタ(0)430、FDMアドレスレジ
スタ(1)440が共にゼロであるため、FDM指定回路
460の内容は(0,0)(=(FDMアドレスレジス
タ430の内容、FDMアドレスレジスタ440の内
容))であり、FDM(1)401を読出しFDMとして
指定する。Xアドレスレジスタ410、Yアドレスレジ
スタ420も共にゼロであるため、アドレス回路450
は(0,0)(=(Xアドレスレジスタ410の内容、
Yアドレスレジスタ420の内容))を出力する。これ
により、FDM(1)401の(0,0)アドレスから始
まる4Byteが読出しレジスタ470に格納され、パ
ラレル−シリアル変換回路480によりシリアルドット
データとして印刷装置30に送出される。ここで、Xア
ドレスレジスタ410、Yアドレスレジスタ420、F
DMアドレスレジスタ(0)430、FDMアドレスレジ
スタ(1)440は各々クロック信号CLKAを更新タイ
ミングとし、さらにXアドレスレジスタ410のディレ
イレジスタであるXアドレスディレイレジスタ411、
Yアドレスレジスタ420のYアドレスディレイレジス
タ421、FDMアドレスレジスタ(1)440のディレ
イレジスタであるFDMアドレスディレイレジスタ1・
441は各々、クロック信号CLKBをトリが信号とし
ている。CLKAとCLKBは位相関係を図5に示した
通りである。各FDMの読出しタイミングと、読出しレ
ジスタ470の取込みタイミングは各々CLKBであ
る。
The print data for four pages sent from the higher-level device 10 in page order is dot-developed at 240 dpi by the control unit 21 of the print control device 20 in sequence, and the FDM4 is written in page order by the FDM writing circuit (not shown).
01 to 404 are stored. When the print data for four pages are all dot-developed and stored in all the FDMs 401 to 404, the control unit 21 instructs the FDM unit 22 to perform the FDM 40
It is instructed to send the dot data in 1 to 404 to the printing device 30. First, Y address register 420, FDM
Address register (0) 430, FDM address register
(1) It is assumed that all 440 are cleared to zero. F
Since both the DM address register (0) 430 and the FDM address register (1) 440 are zero, the contents of the FDM designation circuit 460 are (0, 0) (= (contents of the FDM address register 430, contents of the FDM address register 440. )), And designates FDM (1) 401 as a read FDM. Since both the X address register 410 and the Y address register 420 are zero, the address circuit 450
Is (0,0) (= (contents of the X address register 410,
The contents of the Y address register 420)) are output. As a result, 4 bytes starting from the (0,0) address of the FDM (1) 401 are stored in the read register 470, and are sent to the printing device 30 as serial dot data by the parallel-serial conversion circuit 480. Here, X address register 410, Y address register 420, F
The DM address register (0) 430 and the FDM address register (1) 440 each use the clock signal CLKA as the update timing, and further, an X address delay register 411 which is a delay register of the X address register 410,
The Y address delay register 421 of the Y address register 420 and the FDM address delay register 1 which is the delay register of the FDM address register (1) 440.
In 441, the birds use the clock signal CLKB as a signal. The phase relationship between CLKA and CLKB is as shown in FIG. The read timing of each FDM and the fetch timing of the read register 470 are CLKB.

【0026】FDM(1)401の(0,0)アドレスよ
り4Byteのデータを読出した後、Xアドレスレジス
タ410のみを順次更新し、FDM(1)401のデータ
を読出して行く。X−MAXレジスタ413、Y−MA
Xレジスタ423は各々、A4サイズ用紙を240dp
iでドット展開した時の用紙サイズを示している。本実
施例では、用紙は横長方向(ラントスケープ)とし、X
方向はX−MAX=87ワード(={[(11.7インチ
×240dpi)/(8bit×4Byte)]の切上げ
値}−1)、Y方向はY−MAX=1991ラスタ(=
[8.3インチ×240dpi]−1)となっている。
FDMはXアドレスレジスタ410を順次+1回路41
2で+1しながら更新し、X方向に読出しを行なって行
く。Xアドレスディレイレジスタ411の内容はX−M
AXレジスタ413の内容とX比較回路414で比較さ
れ、Xアドレスディレイレジスタ411の内容がX−M
AXレジスタ413の内容と一致するまで、FDM(1)
401のX方向への読出し続ける。Xアドレスディレイ
レジスタ411の内容がX−MAXレジスタ413の内
容と一致すると、X一致信号415が論理“1”とな
り、AND回路416でCLKAとANDされ、Xアド
レスレジスタ410はゼロクリアされる。さらにX一致
信号415はAND回路442に入力され、CLKAの
タイミングでFDMアドレスレジスタ(1)440を更新
し、FDMアドレスレジスタ(1)440の内容を論理
“1”にする。これにより、FDM指定回路460の内
容は(0,1)となり、FDM(2)420を読出しFD
Mに指定する。FDM(2)402はFDM(1)401と
同様に、Yアドレス0で、X方向に0からX−MAXま
で読出される。これにより、FDM(1)401に格納さ
れている第1ページの印刷データの第1ラスタと、FD
M(2)402に格納されている第2ページの印刷データ
の第1ラスタとが連続して読出され、読出しレジスタ4
70を介しパラレル−シリアル変換回路480からシリ
アルドットデータとして印刷装置30へ送出され印刷さ
れる。
After reading 4 bytes of data from the (0,0) address of the FDM (1) 401, only the X address register 410 is sequentially updated to read the data of the FDM (1) 401. X-MAX register 413, Y-MA
Each of the X registers 423 has 240 dp of A4 size paper.
The paper size when dots are expanded by i is shown. In this embodiment, the paper is in the landscape direction (landscape), and X
The direction is X-MAX = 87 words (= {[(11.7 inches × 240 dpi) / (8 bits × 4 Bytes) rounded up value} -1), and the Y direction is Y-MAX = 1991 raster (=
[8.3 inches × 240 dpi] -1).
The FDM sequentially adds the X address register 410 to the +1 circuit 41.
It is updated while incrementing by 1 at 2, and reading is performed in the X direction. The contents of the X address delay register 411 are X-M
The contents of the AX register 413 are compared with the X comparison circuit 414, and the contents of the X address delay register 411 are X-M.
Until the contents of AX register 413 match, FDM (1)
The reading of 401 in the X direction is continued. When the contents of the X address delay register 411 match the contents of the X-MAX register 413, the X match signal 415 becomes a logic "1", the AND circuit 416 ANDs CLKA, and the X address register 410 is cleared to zero. Further, the X coincidence signal 415 is input to the AND circuit 442, the FDM address register (1) 440 is updated at the timing of CLKA, and the content of the FDM address register (1) 440 is set to logic "1". As a result, the contents of the FDM designation circuit 460 become (0, 1), the FDM (2) 420 is read, and the FD is read.
Specify to M. Like the FDM (1) 401, the FDM (2) 402 has a Y address of 0 and is read from 0 to X-MAX in the X direction. As a result, the first raster of the print data of the first page stored in the FDM (1) 401 and the FD
The first raster of the print data of the second page stored in M (2) 402 is continuously read, and the read register 4
The data is sent from the parallel-serial conversion circuit 480 to the printing device 30 as serial dot data via 70 and is printed.

【0027】次にFDM(2)420のX方向の読出しが
X−MAXまで行くと、再び、X−致信号415が論理
“1”となり、Xアドレスレジスタをゼロクリアし、F
DM110アドレスレジスタ(1)440が更新され論理
“0”となり、FDM指定回路460が(0、0)とな
り、再びFDM(1)401を読出しFDMに指定する。
この時さらに、AND回路426の入力信号は、Yアド
レスディレイレジスタ421の内容が“0”であり、Y
−MAXレジスタ423の内容と一致しないため、Y比
較回路424の出力であるY一致信号425は論理
“0”であり、X一致信号415は論理“1”であり、
FDMアドレスディレイレジスタ441の内容は未だ1
のため、FDMアドレスディレイレジスタ(1)441の
出力信号443は論理“1”であり、AND回路426
はCLKAでAND条件が成立し、Yアドレスレジスタ
420を+1更新する。Yアドレスレジスタ420の内
容が1になると、0の場合と同様にXアドレスレジスタ
410が順次更新され、X方向の読出しがFDM(1)4
01で行なわれ、FDM(1)401のX方向の読出しが
X−MAXまで来ると、Xアドレスレジスタ410はゼ
ロクリアされ、FDMアドレスレジスタ(1)410も更
新され、FDM(2)402のX方向の読出しがX−MA
Xまで行われる。これにより、第1ページと第2ページ
の印刷データの第2ラスタが連続して読出され、読出し
レジスタ470を介しパラレル−シリアル変換回路48
0からシリアルドットデータとして印刷装置30へ送出
され印刷される。そして、上記と同様にしてFDM(1)
401のX方向の読出しが終ると、続けてFDM(1)4
02の同一YアドレスのデータがX方向に順次読出され
て行く。以下、このFDM(1)401とDFM(2)40
2の読出しが交互に続けられ、第1ページと第2ページ
の印刷データの各ラスタが読出される。
Next, when the reading of the FDM (2) 420 in the X direction reaches X-MAX, the X-match signal 415 becomes a logic "1" again, the X address register is cleared to zero, and F
The DM110 address register (1) 440 is updated to be logical "0", the FDM designating circuit 460 becomes (0, 0), and the FDM (1) 401 is read again and designated as the FDM.
At this time, as for the input signal of the AND circuit 426, the content of the Y address delay register 421 is “0”,
-Because the contents of the MAX register 423 do not match, the Y match signal 425 output from the Y comparison circuit 424 is a logical "0", the X match signal 415 is a logical "1",
The content of the FDM address delay register 441 is still 1
Therefore, the output signal 443 of the FDM address delay register (1) 441 is logical “1”, and the AND circuit 426
Satisfies the AND condition with CLKA, and the Y address register 420 is updated by +1. When the content of the Y address register 420 becomes 1, the X address register 410 is sequentially updated as in the case of 0, and the reading in the X direction is performed by the FDM (1) 4.
01, when the reading of the FDM (1) 401 in the X direction reaches X-MAX, the X address register 410 is cleared to zero, the FDM address register (1) 410 is also updated, and the FDM (2) 402 in the X direction. Is read by X-MA
Perform up to X. As a result, the second raster of the print data of the first page and the second page is continuously read, and the parallel-serial conversion circuit 48 is read via the read register 470.
Serial dot data from 0 is sent to the printing device 30 and printed. Then, in the same manner as above, FDM (1)
When the X direction reading of 401 is completed, FDM (1) 4 continues.
Data of the same Y address of 02 are sequentially read in the X direction. Hereafter, this FDM (1) 401 and DFM (2) 40
The two readings are alternately continued, and each raster of the print data of the first page and the second page is read.

【0028】上記、FDM(1)401とFDM(2)40
2の読出しが続けられ、Yアドレスレジスタ420の内
容がY−MAXとなり、FDM(2)402の読出しで、
Xアドレスレジスタ410の内容がX−MAXとなる
と、Xアドレスレジスタ410はゼロクリアされ、FD
Mアドレスレジスタ(2)440は更新される。さらにA
ND回路427の入力信号は、Y−MAXレジスタ42
3とYアドレスディレイレジスタ421の内容が一致す
るため、Y比較回路424の出力であるY一致信号は論
理“1”であり、X一致信号415も論理“1”、さら
にFDMアドレスディレイレジスタ441の出力信号4
43も論理“1”であるため、CLKAでAND回路4
27はAND条件が成立し、AND回路427の出力信
号428は論理“1”となる。信号428によりYアド
レスレジスタ420はゼロクリアされ、さらにFDMア
ドレスレジスタ(0)430も更新され、FDMアドレス
レジスタ(0)430の内容は論理“1”となる。これに
より、FDM指定回路460の内容は(1,0)とな
り、FDM(3)403を読出しFDMとして指定する。
The above FDM (1) 401 and FDM (2) 40
2 is continued to be read, the content of the Y address register 420 becomes Y-MAX, and the reading of FDM (2) 402
When the content of the X address register 410 becomes X-MAX, the X address register 410 is cleared to zero and the FD
The M address register (2) 440 is updated. Furthermore A
The input signal of the ND circuit 427 is the Y-MAX register 42.
3 and the contents of the Y address delay register 421 match, the Y match signal output from the Y comparison circuit 424 is logical "1", the X match signal 415 is also logical "1", and the FDM address delay register 441 has Output signal 4
Since 43 is also a logic "1", the AND circuit 4 is used with CLKA.
The AND condition is satisfied for No. 27, and the output signal 428 of the AND circuit 427 becomes the logic "1". The Y address register 420 is cleared to zero by the signal 428, the FDM address register (0) 430 is also updated, and the content of the FDM address register (0) 430 becomes logical "1". As a result, the content of the FDM designating circuit 460 becomes (1, 0), and the FDM (3) 403 is designated as the read FDM.

【0029】以下、FDM(1)401とFDM(2)40
2の読出しと同様にして、FDM(3)403のX方向の
読出しが終わると、続けてFDM(4)404の同一アド
レスのデータがX方向に順次読出されて行く。Yアドレ
スレジスタ420の内容が0からYーMAXまで行き、
FDM(4)404のX−MAXまでの読出しが終ると、
FDM(1)〜(4)401〜404の全ての印刷データが
読出されたことになる。この場合の印刷結果は、第1の
実施例と同じであり、図2(d)の様に、第1ページが
印刷用紙の左上、第2ページが右上、第3ページが左
下、第4ページが右下となる。
Hereinafter, FDM (1) 401 and FDM (2) 40
When the reading of the FDM (3) 403 in the X direction is completed in the same manner as the reading of 2, the data of the same address of the FDM (4) 404 is successively read in the X direction. The content of the Y address register 420 goes from 0 to Y-MAX,
When the reading up to X-MAX of FDM (4) 404 is completed,
This means that all the print data of the FDMs (1) to (4) 401 to 404 have been read. The printing result in this case is the same as that of the first embodiment. As shown in FIG. 2D, the first page is the upper left of the printing paper, the second page is the upper right, the third page is the lower left, and the fourth page. Is at the bottom right.

【0030】本実施例によれば、4ページ分の印刷デー
タが1/4縮少され、A4サイズ用紙1ページ内に印刷
可能となるため、用紙が節約されるとともに、4ページ
分の印刷時間を1/4に短縮する効果がある。
According to the present embodiment, the print data for four pages is reduced by 1/4 and can be printed within one page of A4 size paper, so that the paper is saved and the print time for four pages is saved. Has the effect of shortening to 1/4.

【0031】尚、第1および第2の実施例ともに、1〜
4ページの印刷位置を図2(d)に示す様にしたが、印
刷制御装置20の制御部21が印刷データをドット展開
した結果をFDM部22に書込む際にFDM上へのペー
ジ配置を換えることで、印刷結果として、用紙1ページ
内に縮小印刷された各ページの配置を変えることができ
る。
In both the first and second embodiments, 1 to
The printing position of four pages is as shown in FIG. 2D, but when the control unit 21 of the print control device 20 writes the result of dot development of print data to the FDM unit 22, the page layout on the FDM is set. By changing the layout, it is possible to change the layout of the pages printed in reduced size within one page of the paper as the printing result.

【0032】また、上記2種の実施例では、用紙1ペー
ジ内に4ページ分の印刷データを縮小印刷したが、4ペ
ージ以下の印刷データであれば何ページでも良く、例え
ば2ページ分の印刷データを縮小印刷するのであれば、
残りの2ページ分は、FDMの2ページ分をゼロクリア
しておくことで空白印刷とすることができ、この時の用
紙内ページ配置は、上記に述べた様に、FDMへの書込
み時に配置を変えることで、任意に行うことができる。
Further, in the above two embodiments, the print data for four pages is reduced and printed in one page of paper, but any number of print data may be used as long as the print data is four pages or less, for example, printing for two pages. If you want to print out reduced data,
The remaining two pages can be blank printed by clearing the two pages of the FDM to zero. At this time, the page layout in the paper should be arranged when writing to the FDM, as described above. It can be arbitrarily changed by changing it.

【0033】さらに、実施例では、横長印刷(ランドス
ケープ)の場合を示したが、X−MAXレジスタとY−
MAXレジスタの設定値を入れ換えることで、縦長印刷
(ポートレート)にも対応可能である。
Further, in the embodiment, the case of landscape printing is shown, but the X-MAX register and the Y-register are used.
By changing the setting values of the MAX register, portrait printing (portrait) can be supported.

【0034】さらには、実施例と同様の構成により、表
示システムにおいて、ドット展開された4画面分の表示
データを1画面分に縮小して表示装置に表示することも
可能である。一般には、印刷システムや表示システムに
おいて、N×Nページ分(N≧2)のデータを1/N×
Nに縮小して、1ページあるいは1画面として印刷ある
は表示することが可能である。
Further, with the same configuration as that of the embodiment, it is possible to reduce the display data of four screens which are dot expanded into one screen and display them on the display device in the display system. Generally, in a printing system or a display system, data of N × N pages (N ≧ 2) is 1 / N ×
It is possible to reduce to N and print or display one page or one screen.

【0035】[0035]

【発明の効果】以上の説明から明らかな如く、請求項1
の発明によれば、印刷制御装置や表示制御装置に複雑な
ドット密度変換回路を設けることなく、また、上位装置
のソフトウェアに負担をかけることなく、既存の高精細
な印刷装置や表示装置を使用して、ドット展開された複
数ページあるいは複数画面分のデータを1ページあるい
は1画面に縮小して印刷あるいは表示することが可能に
なる。
As is apparent from the above description, claim 1
According to the invention, the existing high-definition printing device or display device is used without providing a complicated dot density conversion circuit in the printing control device or the display control device and without burdening the software of the host device. Then, it is possible to reduce or print the data of a plurality of pages or a plurality of screens, which have been dot expanded, into one page or one screen.

【0036】請求項2の発明によれば、印刷制御装置や
表示制御装置に1個のフルドットメモリを用意するだけ
で、ドット展開されたN×NページあるいはN×N画面
分のデータを1ページあるいは1画面に縮小して印刷装
置や表示装置により印刷あるは表示することが可能であ
る。
According to the second aspect of the invention, by preparing one full dot memory in the print control device or the display control device, the dot expanded data of N × N pages or N × N screens can be stored in one. A page or one screen can be reduced and printed or displayed by a printing device or a display device.

【0037】請求項3の発明によれば、印刷制御装置や
表示制御装置にN×NページあるいN×N画面分のN×
N個のフルドットメモリを必要とするが、個々のフルド
ットメモリはドット展開された1ページあるいは1画面
分のデータを格納できる容量ですみ、従来からのこの種
のフルドットメモリをそのまま使用できる利点がある。
According to the third aspect of the present invention, the print control device or the display control device has N × N pages or N × N screens of N × N screens.
It requires N full-dot memories, but each full-dot memory has enough capacity to store the data for one page or one screen that has been dot-expanded, and this kind of conventional full-dot memory can be used as it is. There are advantages.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を印刷システムに適用した場合の一実施
例の全体構成図である。
FIG. 1 is an overall configuration diagram of an embodiment when the present invention is applied to a printing system.

【図2】本発明の原理を説明するための240dpiと
480dpiの印刷例を示す図である。
FIG. 2 is a diagram showing an example of printing at 240 dpi and 480 dpi for explaining the principle of the present invention.

【図3】図1におけるフルドットメモリ部の第1の実施
例を示す図である。
FIG. 3 is a diagram showing a first embodiment of a full dot memory section in FIG.

【図4】図3におけるフルドットメモリのアドレス設定
の流れ図である。
FIG. 4 is a flow chart of address setting of the full dot memory in FIG.

【図5】図3におけるクロックCLKAとCLKBの位
相関係を示す図である。
5 is a diagram showing a phase relationship between clocks CLKA and CLKB in FIG.

【図6】図1におけるフルドットメモリ部の第2の実施
例を示す図である。
FIG. 6 is a diagram showing a second embodiment of the full dot memory section in FIG.

【符号の説明】[Explanation of symbols]

10 上位装置 20 印刷制御装置 21 制御部 22 フルドットメモリ部 30 印刷装置 10 Higher-level device 20 Print control device 21 Control unit 22 Full dot memory unit 30 Printing device

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 上位装置からのデータをドット展開する
出力制御装置と、該出力制御装置でドット展開されたデ
ータを出力する出力装置とからなるデータ出力システム
において、 前記出力装置の出力ドット密度を前記出力制御装置のド
ット展開密度のN倍として、前記出力制御装置でドット
展開されたデータを前記出力装置より1/N×N縮小し
て出力することを特徴とするデータ縮小出力方式。
1. A data output system comprising an output control device for dot-expanding data from a host device and an output device for outputting data dot-expanded by the output control device, wherein the output dot density of the output device is A data reduction output method, wherein the data subjected to dot development by the output control device is reduced by 1 / N × N and output as N times the dot development density of the output control device.
【請求項2】 前記出力制御装置は、ドット展開したデ
ータをN×NページあるいはN×N画面分格納できる容
量のフルドットメモリを1個を備え、該フルドットメモ
リにドット展開したN×NページあるいはN×N画面分
のデータを格納して前記出力装置に送出し、該出力装置
により1ページあるいは1画面に縮小して出力すること
を特徴とする請求項1記載のデータ縮小出力方式。
2. The output control device comprises one full dot memory having a capacity capable of storing dot expanded data for N × N pages or N × N screens, and the dot expanded N × N for the full dot memory. 2. The data reduction output system according to claim 1, wherein data of a page or N.times.N screens is stored and sent to the output device, and the output device reduces and outputs to one page or one screen.
【請求項3】 前記出力制御装置は、ドット展開したデ
ータを1ページあるいは1画面分格納できる容量のフル
ドットメモリをN×N個備え、各フルドットメモリにド
ット展開した1ページあるいは1画面分のデータをそれ
ぞれ格納して前記出力装置に送出し、該出力装置により
N×NページあるはN×N画面分のデータを1ページあ
るいは1画面に縮小して出力することを特徴とする請求
項1記載のデータ縮小出力方式。
3. The output control device is provided with N × N full dot memories having a capacity capable of storing dot expanded data for one page or one screen, and each full dot memory for one page or one screen expanded. 7. Each of the data is stored and sent to the output device, and the output device reduces data for N × N pages or N × N screens to one page or one screen and outputs the reduced data. Data reduction output method described in 1.
JP3283535A 1991-10-03 1991-10-03 Outputting system for reduced data Pending JPH0592620A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3283535A JPH0592620A (en) 1991-10-03 1991-10-03 Outputting system for reduced data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3283535A JPH0592620A (en) 1991-10-03 1991-10-03 Outputting system for reduced data

Publications (1)

Publication Number Publication Date
JPH0592620A true JPH0592620A (en) 1993-04-16

Family

ID=17666793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3283535A Pending JPH0592620A (en) 1991-10-03 1991-10-03 Outputting system for reduced data

Country Status (1)

Country Link
JP (1) JPH0592620A (en)

Similar Documents

Publication Publication Date Title
US4879666A (en) Information output device having data buffer for performing both character positioning and character expansion/compression
US4683552A (en) System for on-line and off-line display
JP2002079712A (en) Printer, method for controlling printer, printing controller, and method for controlling printing controller
JP3042757B2 (en) Data processing device and printer control device using the same
JPH0592620A (en) Outputting system for reduced data
JPH03114856A (en) Printer data management system
JPH0563959A (en) Method and device for processing picture
JP3304907B2 (en) Page layout circuit
JPH1093813A (en) Recording device
JP2854434B2 (en) Dot image data shift writing device
JPH0390970A (en) 1.5-fold magnification system for dot pattern
JPH02164567A (en) Page printer for information processor
JPS58154885A (en) Character pattern generator
JPS60114972A (en) Form format forming device
JP2000218876A (en) Image data converting circuit and image data converting method
JPS62123874A (en) Dot pattern magnifying system
JPH052643A (en) Picture processor
JPS6152689A (en) Output control for 2-d memory
JPS5840749B2 (en) pattern generator
JPS63311867A (en) Character picture generator
JPH02185455A (en) Control system of high-resolution printer
JPS60263984A (en) Dot data development system
JPS63118960A (en) Frame memory controller
JPS59172881A (en) Picture information processing system
JPS6324334A (en) Write control device for frame memory