JPS61502574A - 階層構成可能なゲ−ト・アレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 階層構成可能なゲート・アレイ 開示された発明は、一般に構成可能なゲート・アレイ（ＣＧＡ’ｓ）に関し、特 に階層クラスタ・レベルを利用する構成可能なゲート・アレイに向けられている 。

２・１１反生二且Ｊ 半導体産業に於いては、２つの主な設計手法、即ちカスタム・ロジック及びセミ カスタム・ロジックが、集積回路の設計及び製造に利用されている。

カスタム１１積回路は典型的に、特定の機能のための唯一の集積回路を提供する ような、高価なカスタム設計を伴う。極めて高価な設計とはいえ、そのようなカ スタム集積回路は典型的に、大量生産に向けられている。

の個々の回路素子を含む“規格化された″集積回路チップを使用している。それ にまた集積回路チップは、回路素子を選択的に相互接続することによって、所望 の電気機能を提供するように適合されている。例えば、そのような相互接続は、 適当な金属被覆処理によって成し遂げられることができる。

“規格化された”集積回路チップは根本的に、所望のロジック機能が回路素子の 選択的な相互接続によって成し遂げられるということに基いている。

セミカスタム・ロジック設計及び製造の一つの形は、異なった会社によって製造 された集積回路ゲート・アレイに基かれている。一般的に、集積回路ゲート・ア レイは、典型的に相互接続されていないアレイに配置された複数の個々のロジッ ク・ゲートを含む。そのうえ所望のロジック機能は、ゲートの入力及び出力の選 択的な相互接続によって成し遂げられる。ゲート・アレイのゲートの数が増加す るほど、即ちゲート密度が増加するほど、相互接続の経路を素早く指定すること は、より複雑且つ困難になる６相互接続困難の結果として、ゲート利用率、即ち 実際に利用されたゲートのパーセンテージは、減少する。

多くの主要なタイプの構成可能なゲート・アレイが、経路指定能力及び利用を向 上させる試みで発展されてきたとはいえ、そのような構成可能なゲート・アレイ は現在、実質的な欠点及び制限を持っている。

例えば、相互接続のためのチャネルがゲートのグループ間に提供されるチャネル 経路指定アレイに於いては、約３．５００個のゲ′−トの上限が達せられる。そ のうえ、経路指定距離は、過度に長くなる。

ゲートが一様に分布された従来のゲート・アレイに於いては、経路指定は、ゲー ト間の間隔によって、構築されない傾向にあり、且つ制限される傾向にある。そ のような一様に分布されたゲート・アレイは、約１．０００ａｌのゲートの１＠ を持っていると思われる。

ゲートが一樟に分布されていない従来のアレイに於いては、経路指定はまた、経 路指定チャネルの幅によって、構築されない傾向にあり、且つ制限される傾向に ある。

他のタイプの従来のゲート・アレイは、予め接続されたロジック・ゲートから作 られた機能的回路（例えばフリップ・フロップ）である、ロジック・ゲートと専 用″マクロス”を含む。マクロスのための回路素子が特定の機能に供される故に 、そのような回路素子は効率良くパックされることができる。そのようなアレイ は、約６，０００個のゲートの上限を持っている。ゲートの数を増加することは 、そのようなアレイの潜在的な適用可能性を制限するだろう、より大きなマクロ スを必要とするだろう。従って、ゲート／マクロス手法は、自己制限すると思わ れる。

前述された従来技術から容易に理解されるだろうように、相互接続経路指定及び 間隔制約は、高レベルのゲート利用を維持するとはいえ、ゲート密度の増加に関 して重大な制限を与える。

発明の要約 ゆえに、改良された構成可能なゲート・アレイを提供することが本発明の目的で ある。

本発明の別の目的は、相互接続領域のエリアが最小にされる改良された構成可能 なゲート・アレイを提供することである。

本発明のなお別の目的は、さらに大きなゲート・クラスタ・レベルを含み、同様 のレベルのクラスタ間の相互接続のための相互接続領域のエリアが、上記レベル が増加するにつれ増加する、階層構成可能なゲート・アレイを提供することであ る。

本発明のさらに別の目的は、所定のゲート・クラスタ・レベルが次のより高いゲ ート・クラスタ・レベルのコンポーネントを形成する、階層構成可能なゲート・ アレイを提供することである。

本発明の別の目的は、それぞれ増加する数のゲートのクラスタ・レベルを持ち、 且つ相互接続領域のそれぞれのエリアが相互接続のそれぞれのレベルの機能とし て決定される、階層構成可能なゲート・アレイを提供することである。

本発明のなお別の目的は、それぞれのレベルが入力及び出力を持つコンポーネン トの？［を行うことができるクラスタ・レベルを持つ階層構成可能なゲート・ア レイを提供することである。

前述の及び他の目的及び特徴は、それぞれのコンポーネントが規範的な機能を提 供し且つＮが１１数であるＮｆｆ１のマルチ・ターミナル回路構成部を含む第１ のレベルのクラスタと、Ｎ個の第１のレベルのクラスタを含む第２のレベルのク ラスタと、それぞれのレベルのクラスタが次のより低いレベルのＮ個のクラスタ を含むさらなるレベルのクラスタとを持つ構成可能なゲート・アレイで達成され る。１記Ｎ＠の回路構成部即ちクラスタのそれぞれは、そのそれぞれのレベルの クラスタの素子であり、相互接続領域は、レベルのクラスタのＮ個の素子間の相 互接続のために提供される。そのような相互接続領域のそれぞれのエリア即ちサ イズは、それぞれのクラスタ内で相互接続された素子によって形成されたクラス タ・レベルに依存する。それぞれの素子の選択された入力又は出力は、そのよう なりラスタの素子間の相互接続のために一つ以上の位置で利用できる。

図面の簡単な説明 本発明の前述の及び他の効果及び特徴は、図面に関して読まれた時、以下の詳細 な説明から当業者によって理解されるだろう。即ち、 第１図は、開示された階層構成可能なゲート・アレイの第１のレベルのクラスタ と、該第１のレベルのクラスタを形成する素子と、及び該素子のための相互接続 領域とを示す概略平面図である。

第２図は、例として、第１図の第１のクラスタ・レベルの素子であることができ るＮＡＮＯゲートの概略図である。

第３図は、例として、第１図の第１のクラスタ・レベルの素子であることができ るＮＯＲゲートの概略図である。

第４図は、開示された階層構成可能なゲート・アレイの第２のレベルのクラスタ と、該第２のレベルのクラスタを形成する素子と、及び該素子のための相互接続 領域との概、略平面・図である。

第５図は、開示された階層構成可能なゲート・アレイの第４のレベルのクラスタ と、該第４のレベルのクラスタの素子を形成する第３のレベルのクラスタとの概 略平面図である。

発明の詳細な説明 以下の説明に於いて、及びそれぞれの図面に於いて、同様の素子には、同様の参 照番号が付されている。

第１図は、レベル１のクラスタ１０としてこの中で参照されるグループの概略平 面図である。上記レベル１のクラスタは、十字形の相互接続領域１３の回りに分 布された四個（４）の素子１１を含む。上記十字形のそれぞれのエリアの横幅は 、“Ｄ′として示されている。上記レベル１のクラスタの素子１１のそれぞれは 、規範的な機能を提供するマルチ・ターミナルの回路構成部である。そのような マルチ・ターミナルの回路構成部の例は、ＮＡＮＤゲート及びＮＯＲゲートを含 む。

上記レベル１のクラスタの素子１１のそれぞれは、異なった構成部であることが できる。しかしながら、参照の簡単のために、上記レベル１のクラスタの素子１ １は、同一であるとして概して述べられるだろうし、またそれらはゲートとして 概して述べられるだろう。

上記レベル１のクラスタ１０に近接したＸ及びＹ軸は、異なったレベルの他のク ラスタと同様に、上記レベル１のクラスタ１０の説明で利用、されるだろう参照 方向を示している。

上記レベル１のクラスタ１０の十字形相互接続領域１３及び後述される相互接続 領域は、Ｘ及びＹ方向に伸びるアームを持っている。

好ましい例として、開示された栴成可能なゲート・アレイは、相補形金属酸化物 半導体（０ＭＯ８）製造技術を利用する。第２図は、０ＭＯ８形の典型的なＮＡ ＮＤゲートを示している。第３図は、０ＭＯ８形の典型的なＮＯＲゲートを示し ている。これらの例は、０ＭＯ８よりは、インテグレーテッド・インジェクショ ン・ロジック（ＩＩＬ）、エミッタ結合ロジック（ＥＣＬ）及びＮチャネルＭＯ ８（ＮＭＯ３）のような、他のいくらかの半導体製造技術を使用して製造される ことができる。第２図及び第３図に於いて、ｎ　ｎ”及び１４　ｐ　ＰＩの指示 はｎチャネル及びｎチャネル・トランジスタをそれぞれ示し、ＶＤＤは供給電圧 であり、Ａ及びＢは入力であり、グラウンド記号は共通のグラウンド・システム を示し、且つ０ＬＩＴは出力を示している。

再び第１図を参照すると、それぞれのレベル１の素子１１は、第２図及び第３図 に従って示された細長い入力／出力（Ｉｌｏ）コンタクトによって概略的に示さ れている。特に、ＶＤＤは供給電圧ＶＤＤのためのコンタクトを示し、ＧＲＯＵ ＮＤはグラウンド・コンタクトを示し、Ａ及びＢはゲート入力を示し、且つ０Ｌ ＩＴはゲート出力を示している。

それぞれの素子１１は、先に示された細長いＩ１０コンタクトの端部によって定 義される四個の側部を持つと見なされる。そのような四個の側部は、それぞれの 素子１１の周縁部を形成する。上記レベル１の素子１１の細長いＩ１０コンタク トは、本発明に利用されたような“マルチボーティングの原理を示している。レ ベル１の素子１１の特定の側部のそれぞれのＩ１０コンタクトは、対向する側部 で利用できる。

従って、それぞれのレベル１の素子１１のそれぞれのＩ１０コンタクトは、レベ ル１の相互接続領域１３にアクセス可能である。

同様に、上記レベル１のクラスタ１０もまた、最も外側のコンタクトによって定 義される四個の側部によって形成された周縁部を持っている。上記レベル１のク ラスタが（後述される）レベル２のクラスタの素子である故に、他のクラスタに 接続されるべきであるレベル１のクラスタのそれぞれの■１０コンタクトは、二 個の側部に利用できることが好ましく、且つ対向する側部に利用できることが好 ましい。同様のマルチボーティング原理は、より高いクラスタ・レベルに適用さ れる。

マルチボーティングは、それぞれのコンタクトのアクセス能力、即ち上記クラス タ素子領域の二個の側部の機能を成し遂げ、またそれぞれのクラスタの周縁部に 生ずるように同様のレベルのクラスタ間の接続を強要する。素子の対向する側部 のＩｌｏのアクセス能力が提供されるとはいえ、一方の側部の１１０コンタクト の配置が対向する側部のＩ１０コンタクトの鏡像であることは必要ではない。換 言すれば、マルチボーティングは、他の素子又はクラスタに間して、実際のロー テーションなしに利用されるＸ及びＹ軸の回りのローテーションのような能力を 提供する。

マルチボーティングに関連して、レベル１の素子１１間の相互接続は、レベル１ のクラスタの相互接続領域１３内に配置されねばならない。この要求は、それぞ れのより高いレベルのクラスタと同様に、レベル１のクラスタに、その周縁部の 回りに配置されたＩ１０コンタクトのみと共に、分離した回路構成部の特徴を帯 びることを許す。さらなる討議から明白であるだろうように、それぞれのクラス タは、その周縁部の回りにｉＳｉ！置されたマルチボートされたＩ１０コンタク トにアクセス可能である機能を提供するための“ブラック・ボックス”のような ものである。

レベル１及びより高いクラスタのマルチボーティングは、それぞれのクラスタの 素子間の適当な相互接続によって成し遂げられる。種々の設計理由のために、マ ルチボーティング・は常に、実施可能即ち実用的ではなく、また有益ではないこ とがある。よって、マルチボーティングの要求は、それぞれのクラスタのための Ｉｌｏがマルチボーティングによって提供されたアクセス能力を必要としない、 実際の応用設計工程で決定することによって、いくらか緩められる。ここで参照 されたマルチボーティングのいくらかの要求は、この制約を受け易い。

第４図は、その素子として、十字形のレベル２の相互接続領域１５の回りに分布 された四個（４）のレベル１のクラスタ１０を含む、レベル２のクラスタ２０の 概略平面図である。

レベル１のクラスタ１０に関してと同様に、レベル２のクラスタのＩ１０コンタ クトは、レベル２のクラスタ領域の周縁部の回りに配置され、且つマルチボート されている。また、レベル２の素子（四個（４）のレベル１のクラスタ１０）閂 の相互接続は、レベル２の相互接続領域１５内に配置されねばならない。

第５図は、レベル４のクラスタ４０の素子を形成する四個（４）のレベル３のク ラスタ３０である。それぞれのレベル３のクラスタ３０は、素子として四個（４ ）のレベル２のクラスタ２０を含んでおり、また十字形のレベル３の相互接続領 域１７を含んでいる。前述されたレベル１及びレベル２のクラスタでと同様に、 レベル３のクラスタ３０の素子（即ち、四個のレベル２のクラスタ）間の全ての 相互接続は、レベル３のクラスタ３０の相互接続領域１７内に配置されねばなら ない。また、前述されたレベル１及びレベル２のクラスタでと同様に、レベル３ のクラスタ３０のＩ１０コンタクトは、レベル３のクラスタによって占有された 領域の周縁部の回りにＥ［され、且つそのようなレベル３のクラスタのＩ１０コ ンタクトは、マルチボートされる。

レベル４のクラスタ４０は、四個（４）のレベル３のクラスタ３０をその素子と して含んでおり、また十字形のレベル４の相互接続領域１９−を含む。レベル４ の素子（即ち、四個（４）のレベル３のクラスタ３０）間の全ての相互接続は、 レベル４のクラスタ４０の相互接続領域１９内に配置されねばならない。レベル ４のクラスタ４０のためのＩ１０フンタクトは、レベル４のクラスタ４０によっ て占有された領域の周縁部の回りに配置され、且つそのようなレベル４のクラス タのＩ１０コンタクトは、マルチボートされる。

より高いレベルのクラスタは、前述の原理に従って提供される。従って、それぞ れのより高いレベルのクラスタは、四個の素子を含むもので、それぞれの素子は その前のレベルのクラスタである。それぞれのクラスタの素子は、十字形相互接 続エリアの回りに配列され、且つクラスタの四個の素子間の全ての相互接続は、 上記相互接続エリア内に作られねばならない。それぞれのレベルのクラスタのた めのＩ１０コンタクトは、そのようなりラスタによって占有された領域の周縁部 の回りに配置され、且つコンタクトはマルチボートされる。

容易に理解されることができるように、クラスタ構成のための前述の原理は全く 厳格なものであるが、しかし真に階層構造のために提供される。それぞれのレベ ルのクラスタは、次のより高いレベルの素子として利用されることをそれに可能 とする、特定の特徴を持つことを強要される。

階層構造は、予め設定された楯能グループ即ちライブラリィに種々のクラスタ・ レベルを仕切ることによって、特定のロジック設計の埋め込みに有利に利用され る。例えば、レベル２のクラスタ２０は、（それぞれのレベル１のクラスタ１０ が四個（４）のゲートを含むことができる故に）十六個（１６）のゲートを含む ことができ、且つ基準セルと見なされることができる。適当な相互接続によって 、そのような基準セルは、フリップ・フロツブやラッチを含む小規模集積（８３ １）回路と概して関連された橢能を提供することができる。ロジック設計の見地 から、基準セルは、ロジック設計者のための基礎的な資源と見なされることがで きる。

レベル３のクラスタ３０は、四１ｌｐ（４）の基準セルを含み、よって六十四Ｉ ＩＩ（６４）のゲートを含むだろう。レベル３のクラスタ３０は、抵抗、演算論 理装置（ＡＬＵ’ｓ）、及び加算器を含む中規模集８ｉ（ＭＳ　Ｉ　）回路と概 して関連された目脂を提供することができる。

ＳＳＩ及びＭＳＩ回路と関連された機能の記述は、それぞれのクラスタが、その 周縁部の回りに分布されたＩ１０コンタクトに利用できる電気機能を提供するた めの分離した構成部と見なされることができるという前述の特徴を示す特定の例 である。より高いオーダのロジック機能が必要とされるにつれ、より高いレベル のクラスタが利用される。

相互接続領域１３．１５．等のエリアは、クラスタのゲート（即ち、レベル１の クラスタの素子１１）の数がクラスタレベルと共に増加する故に、クラスタ・レ ベルと共に増加する。さらにまた、Ｉ１０コンタクトが増加するクラスタ・レベ ルと共に増加する程度まで、十字形相互接続領域のエリアは、それに応じて増加 せねばならない。

相互接続のためのエリアはまた、特定の相互接続構造に依存するだろう。例えば 、相互接続領域のＸ−Ｙ方向は容易に、Ｘ及びＹ方向のそれぞれの並行導体トラ ンクを見込む。そのようなトラックは、二個（２）の絶縁金属層の被覆によって 提供されることができる。前述されたように、それぞれのクラスタの素子間の相 互接続は、そのようなりラスタのための相互接続領域内に含まれる。また、それ ぞれのクラスタは、そのようなりラスタによって占有された領域の回りに分布さ れたそのＩ１０コンタクトを持っている。従って、それぞれのクラスタは、その ようなりラスタの素子を相互接続するために唯一であるその相互接続領域の関連 された導体トラックを持っている。

それぞれの相互接続領域のトラックの数は、相互接続領域を出て行く１１０コン タクトの数に依存するだろう。例として、それぞれの方向（Ｘ及びＹ）のトラッ クの数が、相互接続領域へ成る素子から出て行く１１０コンタクトの数に等しい ことが、“目の子勘定”で測定された。完全なマルチボーティングを仮定すると 、所定の方向（Ｘ又はＹ）のトラックある程度、前述のことは、クラスタ素子の それぞれの側部が同様の数のＩ１０コンタクトを持つと仮定している。よって、 トラックの数は、所定の相互接続領域のためのＸ及びＹ方向の両方で同様である 。素子の一方の側部が他方の側部より多いか又は少ないＩ１０コンタクトを持つ ことができる程度に、所定の方向及び素子のそのような側部に隣接す゛るトラッ クの数は、それぞれ減ぜられるかまたは増加されることができる。

所定のクラスタの素子のための明確なｌ１０ｎ能の数は、設計によって、又は経 験的に“ゲート対ビン”の計算を提供する既知の数式モデルの参照によって、決 定されることができる。

トラックの数は、トラックの中心と中心の間隔Ｗに行うように、それぞれの相互 接続領域の＠Ｄに直接影響を及ぼす。

素子によって提供されたＩ　１０１１Ｍ能の数Ｎの式で表わされる相互接続の幅 りは、以下のようである。即ち、Ｄ＝ＮＸＷ　（式１） エリアの式で、側部の長さしを持つクラスタの素子のために、相互接続領域のエ リアＡは、以下のようである。即ち、Ａ＝０２＋４ＯＬ　（式２） 相互接続領域の前述の記述がクラスタ素子の明確な１１０機能の数に関連してい るとはいえ、利用されたトラックの数はまた、相互接続要求の観察からＵ験的に 決定されることができる０例として、それぞれの方向のためのトラックの以下の 数が、適当と見出された。即ち、 のだめの相互接続領域　それぞれの方向のトラックの数レベル１のクラスタ　３ レベル２のクラスタ　６ レベル３のクラスタ　１０ レベル４のクラスタ　２５ レベル５のクラスタ　３２ レベル６のクラスタ　５０ （表工） そのうえ、それぞれのクラスタの導体トラックの数が前述の目の子勘定によって よりは他を決定される程度、相互接続領域の幅りは、そのような式のＮのための トラックの数を代えることによって式１に従って計算される。そのうえ、＠Ｄガ 決定された後、エリアＡは、式２に従って評価されることができる。

前述のクラスタ・システムは、それぞれのクラスタが、クラスタによって占有さ れた四個の側部の領域内である相互接続領域に相互接続された四個の素子を含み 、且つその周縁部の回りに分布されたＩ１０コンタクトをさらに含む、＠層構成 可能な回路アレイを提供する。Ｉ１０コンタクトのいくつか又は全ては、そのよ うなマルチボートされたコンタクトがクラスタの一方の側部より多く利用できる ことによって、マルチボートされる。従って、それぞれのクラスタは、クラスタ の素子の相互接続によって定義されたような電気機能を提供する構成部と見なさ れることができる。さらに、相互接続の前に、同様のレベルの全てのクラスタが 同一であり、よって明確な１１０ＩＪＩ能の配置に関して、融通性を設計に許す 。

述べられた階層構造は、利用された工程製造技術と無関係であり、相互接続領域 のためのＸ及びＹトラックのための２つの金属被覆層の供給のみを必要とする。

そのような相互接続領域のエリアは、クラスタ領域内に含まれた素子対素子相互 接続を持つことによって、及びクラスタ領域の周縁部の回りに分布されたマルチ ボートされたＩ１０コンタクトを持つことに、よって、最小にされる。

前述の説明が本発明の特定の実施例に向けられているとはいえ、それに対する変 更修正は、以下の請求の範囲によって定義されるような本発明の意図及び蹟神か ら逸脱することなしに、当業者によって容易に成されることができる。

国際調査報告

Claims (15)

【特許請求の範囲】
1. １．クラスタ領域と； 前記クラスタ領域内に配置された相互接続領域と：前記クラスタ領域内の且つ前 記相互接続領域によってお互いから分離された複数の回路素子で、前記回路素子 はそれぞれの素子機能を提供するように適合され、且つ選択されたクラスタ機能 を提供するために相互接続されるようにさらに適合されている、複数の回路素子 と：及び予め設定されたクラスタ機能に対するアクセスを提供するために前記ク ラスタ領域の周縁部の回りに分布されたコンタクト手段と を具備する集積回路。
2. ２．前記複数の回路素子は、四個の回路素子を含む請求の範囲第１項の集積回路 。
3. ３．前記相互接続領域は、十字形エリアを含む請求の範囲第１項の集積回路。
4. ４．前記コンタクト手段は、前記予め設定されたクラスタ機能の少なくともいく つかのマルチポーティングを提供し、それによってそのようなマルチポートされ た機能が前記クラスタ領域の周縁部の一つ以上の位置に利用できる請求の範囲第 １項の集積回路。
5. ５．前記クラスタ領域は、四個の側部のエリアであり、前記マルチポートされた クラスタ機能は、前記クラスタ領域の対向する側部に利用できる請求の範囲第４ 項の集積回路。
6. ６．複数のクラスタ領域で、それぞれのクラスタ領域はそのようなクラスタのた めのクラスタ機能を提供するために相互接続されるように適合された複数の素子 を持つ、複数のクラスタ領域と： そのようなクラスタ領域内に配置されたそれぞれのクラスタ領域のための相互接 続領域で、前記相互接続領域はそのようなクラスタの素子を分離し、且つそのよ うなクラスタの素子間の全ての相互接続を適応させるように適合される、相互接 続領域と：及び そのようなクラスタ領域の周縁部の回りに配置されたそれぞれのクラスタ領域の ための入力／出力手段で、前記入力／出力手段は少なくともいくらかのクラスタ 機能が一つ以上の位置に利用でき、従ってマルチポートされるように、そのよう なクラスタ領域のためのクラスタ機能に対するアクセスを提供する、入力／出力 手段とを具備する集積回路。
7. ７．前記複数のクラスタは、複数のより低いレベルのクラスタが、次のより高い レベルのクラスタの素子を含むように、異なったレベルで構成される請求の範囲 第６項の集積回路。
8. ８．それぞれのクラスタ領域は四個の側部のエリアであり、且つ前記入力／出力 手段は前記クラスタ領域の二個の側部にマルチポートされたクラスタ機能に対す るアクセスを提供する請求の範囲第６項の集積回路。
9. ９．それぞれのクラスタは４つの素子を含み、且つ前記相互接続領域は十字形エ リアである請求の範囲第８項の集積回路。
10. １０．前記入力／出力手段は、前記クラスタ領域の対向する側部のマルチポート されたクラスタ機能に対するアクセスを提供する請求の範囲第８項の集積回路。
11. １１．それぞれのクラスタは四個の素子を含み、且つ前記相互接続領域は十字形 エリアである請求の範囲第１０項の集積回路。
12. １２．第１のレベルの選択された電気機能を提供するように適合された第１のレ ベルの領域を占有する第１のレベルの回路手段で、前記第１のレベルの回路手段 は選択的相互接続のための四個の素子と相互接続領域を含む、第１のレベルの回 路手段と： 前記選択された機能に対するアクセスを提供するため前記第１のレベルの領域の 回りに配置された第１のレベルの入力／出力手段と： それぞれのより高いレベルの選択された電気機能を提供するように適合されたそ れぞれのより高いレベルの領域を占有するそれぞれのより高いレベルの回路手段 で、それぞれの前記より高いレベルの回路手段は、選択的相互接続のための四個 の素子と相互接続領域をそれぞれ含み、それぞれの前記素子は次のより低いレベ ルの回路手段を含む、それぞれのより高いレベルの回路手段と；及び前記それぞ れのより高いレベルの選択された電気機能に対するアクセスを提供するため、そ れぞれのより高いレベルの領域の回りに配置されたそれぞれのより高いレベルの 入力／出力手段と を具備する集積回路。
13. １３．前記第１のレベルの入力／出力手段は、それによってマルチポートされる 、少なくともいくつかの前記第１のレベルの選択された電気機能に対する一つ以 上の位置にアクセスを提供し：且つ 前記それぞれのより高いレベルの入力／出力手段は、それによってマルチポート される、少なくともいくつかの前記それぞれのより高いレベルの選択された電気 機能に対する一つ以上の位置にアクセスを提供する請求の範囲第１２項の集積回 路。
14. １４．前記第１のレベルの領域及び前記それぞれのより高いレベルの領域は、四 個の側部のエリアであり、前記相互接続領域のそれぞれは、十字形エリアである 請求の範囲第１３項の集積回路。
15. １５．前記相互接続領域は、前記回路素子の製造に使用された特定の製造技術に よって影響を受けないように、上記クラスタ機能を可能にする構成を持つ請求の 範囲第１項の集積回路。