JPS6149841B2 - - Google Patents
Info
- Publication number
- JPS6149841B2 JPS6149841B2 JP52100959A JP10095977A JPS6149841B2 JP S6149841 B2 JPS6149841 B2 JP S6149841B2 JP 52100959 A JP52100959 A JP 52100959A JP 10095977 A JP10095977 A JP 10095977A JP S6149841 B2 JPS6149841 B2 JP S6149841B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- bias
- circuit
- leff
- bias line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 9
- 239000003985 ceramic capacitor Substances 0.000 description 9
- 238000005259 measurement Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- YTCQFLFGFXZUSN-BAQGIRSFSA-N microline Chemical compound OC12OC3(C)COC2(O)C(C(/Cl)=C/C)=CC(=O)C21C3C2 YTCQFLFGFXZUSN-BAQGIRSFSA-N 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
Landscapes
- Microwave Amplifiers (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Description
本発明は、マイクロ波発振器、マイクロ波増幅
器等のマイクロ波集積回路に係わる。 マイクロ波発振器、マイクロ波増幅器等を、マ
イクロ波集積回路で構成する場合、マイクロ波集
積回路中に、トランジスタ、電界効果トランジス
タ等の能動素子、或いはダイオードなどの回路素
子に直流バイアスを加えるためのバイアス回路を
設ける必要がある。例えば、第１図及び第２図に
示すように、誘電体基板１、例えばセラミツク基
板１に所要のパターンの主マイクロ波ストリツプ
ライン２が形成され、これに回路素子３が接続さ
れて各種マイクロ波回路が構成される。４は基板
１の裏面から、マイクロ波回路が構成される側の
面に延在して被着形成された接地導体である。主
ストリツプライン２には、素子３に直流バイアス
を与えるためのバイアスライン５が接続される。
例えば、素子３が電界効果トランジスタである場
合、そのドレイン及びゲートに夫々所定の直流バ
イアスを与えるバイアスライン５が接続される
が、通常、このバイアスライン５は、その線路長
ｌができるだけλｇ／４（但し、λｇは設計周波数で の伝播波長）に近くなるように選ばれ、更にバイ
アスライン５の先端は、高周波バイパス用の積層
セラミツクコンデンサ６を介して接地導体４に接
続される。このようにバイアスライン５の線路長
ｌをλｇ／４に近く設定するのは、バイアスライン５ の先端がコンデンサ６によつて短絡されていると
して、主ストリツプラインからバイアスラインを
みたときのインピーダンスＺBは、ＺB＝jZ1tanβ
ｌ（但し、β＝２π／λｇ、Z1はバイアスラインの特性 インピーダンス）であるので、ｌ＝（2n＋１）
λｇ／４（ｎは整数）で、ＺBは無限大となり、主マ イクロラインからバイアスラインをみたときこれ
が等価的に開放となつてバイアスラインによる高
周波回路に及ぼす影響をなくすことができると考
えられたことに因る。ところが実際上、このよう
にバイアスライン５の線路長ｌを（2n＋１）λｇ／４ に選定しても、バイアスラインによる影響が避け
られず、例えば、発振器において、その発振周波
数が設計周波数より狂つたり、発振がなされなか
つたりする場合がある。これがため、従来、この
種マイクロ波集積回路においては、第１図に示す
ように、予め複数の島状導体７を形成して置き、
これを必要に応じてストリツプライン２に接続す
るとか、スタブライン８を設けるなどしてその調
整を行つて居り、このような調整手段を設けるこ
とは極めて煩雑となる。尚、図において、ｇは主
ストリツプライン２のインピーダンス整合のため
に、主ストリツプライン２の一部を削り落したギ
ヤツプを示す。 本発明者等は、種々の実験考察を行つた結果、
上述の構成としても、実際には、高周波バイパス
用の容量、即ち積層セラミツクコンデンサ６が、
完全な集中定数素子ではないために、このコンデ
ンサ部分に電磁波が伝播するものであり、この分
の実効線路長の存在によつてバイアスラインが回
路に影響を及ぼしていることを究明した。 本発明は、この究明に基いて、バイアスライン
による影響を回避することができるようにしたマ
イクロ波集積回路を提供するものである。 第３図は、本発明の一例を示すもので、第１図
と対応する部分には同一符号を付して重複説明を
省略するが、本発明においては、例えば第１図に
説明したような島状導体７、スタブライン８等の
調整手段を設けることなく、バイアスライン５の
線路長ｌを、このバイアスライン５に接続される
高周波バイパス用の容量、例えば積層セラミツク
コンデンサ６における電磁波の実効的な伝播線路
長leffを考慮して、両線路長ｌ及びleffの和が、
できるだけ（2n＋１）λｇ／４に近くなるよう
に設定する。こゝに両線路長の和、ｌ＋leffは、
ｌ＋leff＝（2n＋１）λｇ／４とすることが望ま
しいが、実際にはｌ＋leff＝（2n＋１）λｇ／４
±λｇ／８程度の範囲に設定されゝば良いことが確め られた。尚、実際上、高周波バイパス用の積層セ
ラミツクコンデンサ６の実効線路長leffは、個々
について左程ばらつきは存在しないものであり、
同一種類、或いは少くとも同一ロツドで殆んど一
定の長さを有する。 第４図は、バイアスラインの線路長ｌのみを考
慮して、ｌ＝λｇ／４に設定した従来のバイアス回路 を主マイクロストリツプラインに接続した場合
の、主マイクロストリツプラインの入力端からみ
た電圧定在波比VSWRの測定結果を示したもので
ある。すなわち、この場合の測定は、第６図に示
すように、50Ωマイクロストリツプライン２の回
路素子３（GaAsFFT）と無反射端との間に、
100Ωマイクロストリツプラインによるバイアス
ライン５が接続され、このバイアスライン５の先
端が100pFの積層セラミツクコンデンサ６を介し
て接地導体４に連結された測定系によつて測定さ
れたものであり、積層セラミツクコンデンサ６と
の接続点Ａまでのバイアスライン５の線路長がλ
ｇ／４となるように設計した場合である。この場
合、設計周波数は11.6GHzとした場合である。 今、この結果に基づいて第４図の定在波比が最
大となる周波数において、先端短絡面までのバイ
アスライン系の線路長がλｇ／２に等しくなつて
いるという仮定をおいて、点Ａまでの線路長l1と
バイアスライン系の線路長Leffとの比較を行つた
ところ次表の様になつた。
器等のマイクロ波集積回路に係わる。 マイクロ波発振器、マイクロ波増幅器等を、マ
イクロ波集積回路で構成する場合、マイクロ波集
積回路中に、トランジスタ、電界効果トランジス
タ等の能動素子、或いはダイオードなどの回路素
子に直流バイアスを加えるためのバイアス回路を
設ける必要がある。例えば、第１図及び第２図に
示すように、誘電体基板１、例えばセラミツク基
板１に所要のパターンの主マイクロ波ストリツプ
ライン２が形成され、これに回路素子３が接続さ
れて各種マイクロ波回路が構成される。４は基板
１の裏面から、マイクロ波回路が構成される側の
面に延在して被着形成された接地導体である。主
ストリツプライン２には、素子３に直流バイアス
を与えるためのバイアスライン５が接続される。
例えば、素子３が電界効果トランジスタである場
合、そのドレイン及びゲートに夫々所定の直流バ
イアスを与えるバイアスライン５が接続される
が、通常、このバイアスライン５は、その線路長
ｌができるだけλｇ／４（但し、λｇは設計周波数で の伝播波長）に近くなるように選ばれ、更にバイ
アスライン５の先端は、高周波バイパス用の積層
セラミツクコンデンサ６を介して接地導体４に接
続される。このようにバイアスライン５の線路長
ｌをλｇ／４に近く設定するのは、バイアスライン５ の先端がコンデンサ６によつて短絡されていると
して、主ストリツプラインからバイアスラインを
みたときのインピーダンスＺBは、ＺB＝jZ1tanβ
ｌ（但し、β＝２π／λｇ、Z1はバイアスラインの特性 インピーダンス）であるので、ｌ＝（2n＋１）
λｇ／４（ｎは整数）で、ＺBは無限大となり、主マ イクロラインからバイアスラインをみたときこれ
が等価的に開放となつてバイアスラインによる高
周波回路に及ぼす影響をなくすことができると考
えられたことに因る。ところが実際上、このよう
にバイアスライン５の線路長ｌを（2n＋１）λｇ／４ に選定しても、バイアスラインによる影響が避け
られず、例えば、発振器において、その発振周波
数が設計周波数より狂つたり、発振がなされなか
つたりする場合がある。これがため、従来、この
種マイクロ波集積回路においては、第１図に示す
ように、予め複数の島状導体７を形成して置き、
これを必要に応じてストリツプライン２に接続す
るとか、スタブライン８を設けるなどしてその調
整を行つて居り、このような調整手段を設けるこ
とは極めて煩雑となる。尚、図において、ｇは主
ストリツプライン２のインピーダンス整合のため
に、主ストリツプライン２の一部を削り落したギ
ヤツプを示す。 本発明者等は、種々の実験考察を行つた結果、
上述の構成としても、実際には、高周波バイパス
用の容量、即ち積層セラミツクコンデンサ６が、
完全な集中定数素子ではないために、このコンデ
ンサ部分に電磁波が伝播するものであり、この分
の実効線路長の存在によつてバイアスラインが回
路に影響を及ぼしていることを究明した。 本発明は、この究明に基いて、バイアスライン
による影響を回避することができるようにしたマ
イクロ波集積回路を提供するものである。 第３図は、本発明の一例を示すもので、第１図
と対応する部分には同一符号を付して重複説明を
省略するが、本発明においては、例えば第１図に
説明したような島状導体７、スタブライン８等の
調整手段を設けることなく、バイアスライン５の
線路長ｌを、このバイアスライン５に接続される
高周波バイパス用の容量、例えば積層セラミツク
コンデンサ６における電磁波の実効的な伝播線路
長leffを考慮して、両線路長ｌ及びleffの和が、
できるだけ（2n＋１）λｇ／４に近くなるよう
に設定する。こゝに両線路長の和、ｌ＋leffは、
ｌ＋leff＝（2n＋１）λｇ／４とすることが望ま
しいが、実際にはｌ＋leff＝（2n＋１）λｇ／４
±λｇ／８程度の範囲に設定されゝば良いことが確め られた。尚、実際上、高周波バイパス用の積層セ
ラミツクコンデンサ６の実効線路長leffは、個々
について左程ばらつきは存在しないものであり、
同一種類、或いは少くとも同一ロツドで殆んど一
定の長さを有する。 第４図は、バイアスラインの線路長ｌのみを考
慮して、ｌ＝λｇ／４に設定した従来のバイアス回路 を主マイクロストリツプラインに接続した場合
の、主マイクロストリツプラインの入力端からみ
た電圧定在波比VSWRの測定結果を示したもので
ある。すなわち、この場合の測定は、第６図に示
すように、50Ωマイクロストリツプライン２の回
路素子３（GaAsFFT）と無反射端との間に、
100Ωマイクロストリツプラインによるバイアス
ライン５が接続され、このバイアスライン５の先
端が100pFの積層セラミツクコンデンサ６を介し
て接地導体４に連結された測定系によつて測定さ
れたものであり、積層セラミツクコンデンサ６と
の接続点Ａまでのバイアスライン５の線路長がλ
ｇ／４となるように設計した場合である。この場
合、設計周波数は11.6GHzとした場合である。 今、この結果に基づいて第４図の定在波比が最
大となる周波数において、先端短絡面までのバイ
アスライン系の線路長がλｇ／２に等しくなつて
いるという仮定をおいて、点Ａまでの線路長l1と
バイアスライン系の線路長Leffとの比較を行つた
ところ次表の様になつた。
【表】
この結果からLeffはl1よりも５〜６mm長くなつ
ていることがわかつた。これを確認するために、
50Ωマイクロストリツプラインの先端に積層セラ
ミツクコンデンサを接続し、積層セラミツクコン
デンサの他端を短絡平面に接続して積層セラミツ
クコンデンサの実効線路長leffを求めたところ、
次表の様になつた。
ていることがわかつた。これを確認するために、
50Ωマイクロストリツプラインの先端に積層セラ
ミツクコンデンサを接続し、積層セラミツクコン
デンサの他端を短絡平面に接続して積層セラミツ
クコンデンサの実効線路長leffを求めたところ、
次表の様になつた。
【表】
上述の２つの結果を比較すると、同一周波数に
おいてLeff―l1とleffとはよく一致していること
がわかる。つまり以上のことからバイアスライン
系の設計には積層セラミツクコンデンサ部分の実
効線路長を考慮する必要があると言える。 第５図は本発明におけるバイアスライン、即ち
このバイアスラインの線路長ｌとこのバイアスラ
インの端部に接続される高周波バイパス用の積層
コンデンサの実効線路長leffとの和を（３／４）
λｇに設定したバイアス回路を主マイクロストリ
ツプラインに接続した場合の同様のVSWRの測定
結果である。従来の回路では、第４図より明らか
なように設計周波数11.6GHzで、VSWRが、2.0で
あるに比し、本発明回路のそれは第５図より明ら
かなようにVSWR1.16となり、従来に比し、大幅
に改善されていることがわかる。 又、実効線路長が（３λｇ／４）±（λｇ／８）
の範囲、即ち、約9.7GHzから約13.6GHzの間でも
定在波比は従来以下であり、ｌ＋leff＝｛（2n＋
１）λｇ／４｝±（λｇ／８）の範囲ではバイアス
ラインが発振器のマイクロストリツプライン系の
高周波回路に影響を与えないことがわかつた。こ
の測定は、主マイクロストリツプラインの他端が
無反射終端とされているものについて行なわれた
ものであるので、主マイクロストリツプラインに
接続されているバイアス回路による乱れがない場
合には入力端からみたVSWRは１に近い値とな
り、バイアス回路による乱れがある場合には、こ
れに対応して入力端からみたVSWRが大きくな
る。したがつて、VSWRが設計周波数で「１」に
近い値を示している本発明回路は、バイアス回路
の主マイクロストリツプラインへの悪影響が殆ん
どないことがわかる。 上述したように本発明によれば、バイアス回路
の主回路に及ぼす影響を回避できるので確実に設
計通りの回路を構成でき、これの調節のための手
段の付設を省略できるので製造が容易となる利益
がある。
おいてLeff―l1とleffとはよく一致していること
がわかる。つまり以上のことからバイアスライン
系の設計には積層セラミツクコンデンサ部分の実
効線路長を考慮する必要があると言える。 第５図は本発明におけるバイアスライン、即ち
このバイアスラインの線路長ｌとこのバイアスラ
インの端部に接続される高周波バイパス用の積層
コンデンサの実効線路長leffとの和を（３／４）
λｇに設定したバイアス回路を主マイクロストリ
ツプラインに接続した場合の同様のVSWRの測定
結果である。従来の回路では、第４図より明らか
なように設計周波数11.6GHzで、VSWRが、2.0で
あるに比し、本発明回路のそれは第５図より明ら
かなようにVSWR1.16となり、従来に比し、大幅
に改善されていることがわかる。 又、実効線路長が（３λｇ／４）±（λｇ／８）
の範囲、即ち、約9.7GHzから約13.6GHzの間でも
定在波比は従来以下であり、ｌ＋leff＝｛（2n＋
１）λｇ／４｝±（λｇ／８）の範囲ではバイアス
ラインが発振器のマイクロストリツプライン系の
高周波回路に影響を与えないことがわかつた。こ
の測定は、主マイクロストリツプラインの他端が
無反射終端とされているものについて行なわれた
ものであるので、主マイクロストリツプラインに
接続されているバイアス回路による乱れがない場
合には入力端からみたVSWRは１に近い値とな
り、バイアス回路による乱れがある場合には、こ
れに対応して入力端からみたVSWRが大きくな
る。したがつて、VSWRが設計周波数で「１」に
近い値を示している本発明回路は、バイアス回路
の主マイクロストリツプラインへの悪影響が殆ん
どないことがわかる。 上述したように本発明によれば、バイアス回路
の主回路に及ぼす影響を回避できるので確実に設
計通りの回路を構成でき、これの調節のための手
段の付設を省略できるので製造が容易となる利益
がある。
第１図は従来のマイクロ波集積回路の平面図、
第２図はその―線上の断面図、第３図は本発
明によるマイクロ波集積回路の一例の平面図、第
４図及び第５図は夫々従来及び本発明の各回路の
周波数―電圧定在波比の測定曲線図、第６図はそ
の測定系の説明図である。
第２図はその―線上の断面図、第３図は本発
明によるマイクロ波集積回路の一例の平面図、第
４図及び第５図は夫々従来及び本発明の各回路の
周波数―電圧定在波比の測定曲線図、第６図はそ
の測定系の説明図である。
Claims (1)
- １ 回路素子にバイアスを与えるためのバイア
ス・ラインと、該バイアス・ラインに接続される
高周波バイパス用積層コンデンサを有するマイク
ロ波集積回路において、その伝播波長をλｇとす
るとき、上記積層コンデンサの実効線路長leffを
考慮して上記バイアス・ラインの線路長ｌと上記
積層コンデンサの実効線路長leffの和がほぼ（2n
＋１）λｇ／４（但しｎは整数）となるように上
記バイアス・ラインの線路長ｌを選定したことを
特徴とするマイクロ波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10095977A JPS5434659A (en) | 1977-08-23 | 1977-08-23 | Microwave integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10095977A JPS5434659A (en) | 1977-08-23 | 1977-08-23 | Microwave integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5434659A JPS5434659A (en) | 1979-03-14 |
| JPS6149841B2 true JPS6149841B2 (ja) | 1986-10-31 |
Family
ID=14287883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10095977A Granted JPS5434659A (en) | 1977-08-23 | 1977-08-23 | Microwave integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5434659A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129352U (ja) * | 1988-02-17 | 1989-09-04 | ||
| JPH0514398U (ja) * | 1991-08-09 | 1993-02-23 | 株式会社フジタ | 足場板固定装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58225417A (ja) * | 1982-06-24 | 1983-12-27 | Nec Corp | 情報処理装置 |
| JP4551541B2 (ja) * | 2000-08-10 | 2010-09-29 | 新日本無線株式会社 | ガンダイオード発振器 |
| JP2007150419A (ja) * | 2005-11-24 | 2007-06-14 | Mitsubishi Electric Corp | 電力増幅器 |
-
1977
- 1977-08-23 JP JP10095977A patent/JPS5434659A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129352U (ja) * | 1988-02-17 | 1989-09-04 | ||
| JPH0514398U (ja) * | 1991-08-09 | 1993-02-23 | 株式会社フジタ | 足場板固定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5434659A (en) | 1979-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102456B2 (en) | Transmission line | |
| US6794950B2 (en) | Waveguide to microstrip transition | |
| Williams | Metal-insulator-semiconductor transmission lines | |
| US4331940A (en) | Solid-state MIC oscillator | |
| KR20110075795A (ko) | 마이크로스트립 선로와 서스펜디드 스트립선로간 전이구조 및 그 응용 모듈 | |
| KR920009670B1 (ko) | 스트립선로 회로 | |
| JPH10200311A (ja) | 裏面接地導体付きコプレーナウエーブガイド線路 | |
| CA1041187A (en) | Slot transmission line coupling technique using a capacitor | |
| JP2000101311A (ja) | 信号線対ウエ―ブガイド用トランスフォ―マ | |
| JP7091862B2 (ja) | 可変減衰器 | |
| JPS6149841B2 (ja) | ||
| GB2170358A (en) | Microwave power divider | |
| JP2008085796A (ja) | 高周波回路基板 | |
| US4472690A (en) | Universal transistor characteristic matching apparatus | |
| CN111181517A (zh) | 一种厘米波微带去耦电路 | |
| US4500847A (en) | Transistor amplifier variable matching transformer apparatus | |
| US4492939A (en) | Planar, quadrature microwave coupler | |
| US4034321A (en) | Method and apparatus for microstrip termination | |
| US5206608A (en) | Drain bias circuit for high power microwave field effect transistors (fets) having internal matching | |
| JPH0624223B2 (ja) | マイクロ波集積回路装置 | |
| Rastogi et al. | Coplanar waveguide characterization with thick metal coating | |
| JPS6145601A (ja) | マイクロ波集積回路の形成方法 | |
| Al Shamaileh et al. | Impedance-ground modulated coplanar waveguide matching transformers with applications to miniaturized wilkinson power dividers | |
| JPS5811746B2 (ja) | 超高周波トランジスタ増幅器 | |
| US5103196A (en) | Microstrip line having a changed effective line length |