JPS6148019A - 電子計算機 - Google Patents
電子計算機Info
- Publication number
- JPS6148019A JPS6148019A JP59169326A JP16932684A JPS6148019A JP S6148019 A JPS6148019 A JP S6148019A JP 59169326 A JP59169326 A JP 59169326A JP 16932684 A JP16932684 A JP 16932684A JP S6148019 A JPS6148019 A JP S6148019A
- Authority
- JP
- Japan
- Prior art keywords
- condition
- voltage
- hold
- state
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、リテンション機能を有するＩＣデバイスを組
込んだ電子計算機のパワーオン状態に於ける、ＩＣデバ
イスの供給電圧を７．早計算機の動作時と非動作時（ス
タンド・パイ）に合せて切替える機能て係り、特に節電
に好適な電子計算機に関する。
込んだ電子計算機のパワーオン状態に於ける、ＩＣデバ
イスの供給電圧を７．早計算機の動作時と非動作時（ス
タンド・パイ）に合せて切替える機能て係り、特に節電
に好適な電子計算機に関する。
従来、リテンション機能（ＣＭＯ８のＳＴＡＴＩＣＫｌ
ｌＡＭ等に於いて通常の使用電圧より低い電圧で内部に
書込まれたデータを保持する機能）を有するＩＣデバイ
ス、特にスタティック比ＡＭ等を組込んだ電子計算機に
於いて、そのリテンション機能を利用するのは電子計算
機の電のをオフにした時のデータ保持のためのバッテリ
ーバックアップ時のみであって、リテンション機能を電
子計算機のパワーオン状態での非動作時、前記ＩＣデバ
イスの併給電圧を通常の電圧からリテンション電圧和切
替えて節電を目的に使用している電子計算はみあたらな
い。
ｌＡＭ等に於いて通常の使用電圧より低い電圧で内部に
書込まれたデータを保持する機能）を有するＩＣデバイ
ス、特にスタティック比ＡＭ等を組込んだ電子計算機に
於いて、そのリテンション機能を利用するのは電子計算
機の電のをオフにした時のデータ保持のためのバッテリ
ーバックアップ時のみであって、リテンション機能を電
子計算機のパワーオン状態での非動作時、前記ＩＣデバ
イスの併給電圧を通常の電圧からリテンション電圧和切
替えて節電を目的に使用している電子計算はみあたらな
い。
〔発明の目的］
本発明の目的は、従来リテンション機能を有するＩＣデ
バイス（たとえばスタテイクｌ（Ａ Ｍ等）を組込んだ
電子計算機たとえばＰＯＳ等の重子金銭登録機に於いて
そのリテンション機能は電゛子計算機の電源オフ時、デ
ータ保持のためのバッテリーバックアップのみであった
。それを電子計算機のパワーオン状態での非動作時もリ
テンション機能を利用し消費電力を抑え、従来と比べよ
り消費電力の少ない電子計算機を提供することにある。
バイス（たとえばスタテイクｌ（Ａ Ｍ等）を組込んだ
電子計算機たとえばＰＯＳ等の重子金銭登録機に於いて
そのリテンション機能は電゛子計算機の電源オフ時、デ
ータ保持のためのバッテリーバックアップのみであった
。それを電子計算機のパワーオン状態での非動作時もリ
テンション機能を利用し消費電力を抑え、従来と比べよ
り消費電力の少ない電子計算機を提供することにある。
本発明は、リテンション機能を有するＩＣデバイスを組
込だ電子計算機に於いて、パワーオン状態での非動作状
傳を認知し、ＨＯＬＤ要求ラッチをセットしＣＰＵｆＸ
：ＨＯＬＤ状態にする手段とＣＰＵが１−１０ Ｌ Ｄ
状態となると直ちに前記ＩＣデバイスの供給電圧をスイ
ッチ回路により通常電圧からリテンション電圧に切替え
る手段と、非動作状態から動作状態への遷移要求時これ
を認知し、ＨＯＬ Ｄ要求ラッチをリセットしＣＰＵの
ＨＯＬＤ状態を解除すると共にＩＣデバイスの供給電圧
をスイッチ回路によりリテンション電圧から通常電圧へ
復帰させる手段とによりパワーオン状態でのＩＣデバイ
スの供給電圧を電子計算機の動作モードに合せて切替え
ることにより電子計算機の消費電力を抑えたことにある
。
込だ電子計算機に於いて、パワーオン状態での非動作状
傳を認知し、ＨＯＬＤ要求ラッチをセットしＣＰＵｆＸ
：ＨＯＬＤ状態にする手段とＣＰＵが１−１０ Ｌ Ｄ
状態となると直ちに前記ＩＣデバイスの供給電圧をスイ
ッチ回路により通常電圧からリテンション電圧に切替え
る手段と、非動作状態から動作状態への遷移要求時これ
を認知し、ＨＯＬ Ｄ要求ラッチをリセットしＣＰＵの
ＨＯＬＤ状態を解除すると共にＩＣデバイスの供給電圧
をスイッチ回路によりリテンション電圧から通常電圧へ
復帰させる手段とによりパワーオン状態でのＩＣデバイ
スの供給電圧を電子計算機の動作モードに合せて切替え
ることにより電子計算機の消費電力を抑えたことにある
。
以下、図面を用いて本発明の詳細な説明する。
第１図は、電子計軍機のハードウェアのＦｊ？を底口で
あり、制御部１は、キーボード入力装置２３゜構内回線
２６．伝票、ジャーナル、レンートを印字するプリンタ
２５を制御して金銭登録を行なう制御部であり、内部に
はリテンション機能を有するＩＣデバイスとしての時計
ＬＳｉ４及びハードトータル等を格納しておくスタティ
クＲＡＭ５を内蔵しそれらは電源オフ時、データが破壊
されないよう充電池１２によりバクテリーバックアップ
される。ＣＰＵ２は、マイクロコンピュータ等の計算機
である。
あり、制御部１は、キーボード入力装置２３゜構内回線
２６．伝票、ジャーナル、レンートを印字するプリンタ
２５を制御して金銭登録を行なう制御部であり、内部に
はリテンション機能を有するＩＣデバイスとしての時計
ＬＳｉ４及びハードトータル等を格納しておくスタティ
クＲＡＭ５を内蔵しそれらは電源オフ時、データが破壊
されないよう充電池１２によりバクテリーバックアップ
される。ＣＰＵ２は、マイクロコンピュータ等の計算機
である。
第２図は、電子計算のパワーオン状態での非動作状態の
認知とＣＰＵ２のＨＯＬＤ処理フローチャート図である
。
認知とＣＰＵ２のＨＯＬＤ処理フローチャート図である
。
第６図は、電子計算機のパワーオン状態でのオペレータ
によるキーボード２５上のＩＣＣデシイスの供給電圧切
替え要求指定キー２４の押下によるＣ Ｐ Ｕ ２の非
動作状態の認知とＣＰＵ２のＩ／Ｑ出力命令によるＨＯ
ＬＤラッチ２１のセットとそれによるＣＰＵ２のＨＯＬ
Ｄと、リテンション機能を有したＩＣＣデシイス時計Ｌ
Ｓｉ４とスタテイクＲＡＭ５の供給電圧の切替え及び、
キーボード入力装置２３あるいは、構内回線２６かもの
動作要求時のＨＯＬＤ要求ラッチ２１のリセットとＣＰ
Ｕ２の）（ＯＬＤ解除と前記ＩＣデバイスの供給電圧の
復帰タイミングを示したタイミングチャート図である。
によるキーボード２５上のＩＣＣデシイスの供給電圧切
替え要求指定キー２４の押下によるＣ Ｐ Ｕ ２の非
動作状態の認知とＣＰＵ２のＩ／Ｑ出力命令によるＨＯ
ＬＤラッチ２１のセットとそれによるＣＰＵ２のＨＯＬ
Ｄと、リテンション機能を有したＩＣＣデシイス時計Ｌ
Ｓｉ４とスタテイクＲＡＭ５の供給電圧の切替え及び、
キーボード入力装置２３あるいは、構内回線２６かもの
動作要求時のＨＯＬＤ要求ラッチ２１のリセットとＣＰ
Ｕ２の）（ＯＬＤ解除と前記ＩＣデバイスの供給電圧の
復帰タイミングを示したタイミングチャート図である。
次にぢ・１図を用いて、時計用ＬＳｉ４とスタティック
ＲＡＭ５のパワーオン時、）くツーオフ時、パワーオン
状態での非動作時及び非動作状態から動作状態への遷移
時に於ける給電動作を説明する。
ＲＡＭ５のパワーオン時、）くツーオフ時、パワーオン
状態での非動作時及び非動作状態から動作状態への遷移
時に於ける給電動作を説明する。
最初にパワーオフ時には、時計用ＬＳｉ４とスタティッ
ク凡ＡＭ５はデータを保持するだめの電圧３ｖがバッテ
リーバッファノブ回路６内の充電池１２により抵抗Ｒ１
１８を介して給電される。
ク凡ＡＭ５はデータを保持するだめの電圧３ｖがバッテ
リーバッファノブ回路６内の充電池１２により抵抗Ｒ１
１８を介して給電される。
次にパワーオン時はＣＰＵ２の１−ＪＯＬ Ｄ制御部８
内のＣＰＵ２の）Ｉ ＯＬ Ｄ要求ラッチ２１がゲート
２２に入力される几ＥＳＥＴ信号によりリセットされト
ランジスタへ１９はオフしているため、＋ｓＶの電圧が
立上ると抵抗Ｒ８１５と抵抗馬１６により分圧されたト
ランジスタの２１４のペース電圧が、充電池１２の電圧
より高い値となったときＱ＆１４はオンし、それにより
トランジスタＱ、１３がオンして＋５ｖが時計用り、Ｓ
ｉ４とスタティックＲＡＭ５に給電される。又この時充
電池１２は抵抗風を介して充Ｃされる。。
内のＣＰＵ２の）Ｉ ＯＬ Ｄ要求ラッチ２１がゲート
２２に入力される几ＥＳＥＴ信号によりリセットされト
ランジスタへ１９はオフしているため、＋ｓＶの電圧が
立上ると抵抗Ｒ８１５と抵抗馬１６により分圧されたト
ランジスタの２１４のペース電圧が、充電池１２の電圧
より高い値となったときＱ＆１４はオンし、それにより
トランジスタＱ、１３がオンして＋５ｖが時計用り、Ｓ
ｉ４とスタティックＲＡＭ５に給電される。又この時充
電池１２は抵抗風を介して充Ｃされる。。
次にパワーオン状態での電子計算機の制御興部１内のＣ
ＰＵ２の１ｌＷ）作状態がオペレータにより非動作状態
と判断されオペレータにて、キーボード人力装置２３上
の時計用Ｌｓｉ４とスタティックＲ，Ａ Ｍ ５の供給
電圧切替え要求指定キー２４が押されると、キーボード
制御部９よりキーボード入力割込み信号ＫＢＤＩＮＴ−
ＰがＣＰＵ２に対して発せられるとＣＰＵ２はシステム
）（，０Ｍ３内のキーボード入力処理プログラムを実行
し、前記電圧切替え指定キー２４が押されたことにより
ＣＰＵ２の非動作状態を認知し、ＣＰ Ｕ ２ ハＲＯ
Ｍ ５ 内Ｋ アルＩ ／ ０ 出７１ ＆ 令ヲ実行
し、システム・バスを介してＤＡＴＡ−Ｐ（ｉ号とＤＡ
ＴＡｓＥＴ−Ｎｉ号［よｒ）ＨＯＬＤ要求ラッチ２１を
セットし、ＣＰＵ２に対して）ＪＯＬＤ要求信号）１０
ＬＤＲＥＱ、−ＩＰを発し−（ＣＰ Ｕ ２ ヲＨＯＬ
Ｄ状Ｗ［スル。ＣＰＵ２がＨＯＬＤ状聾に入るとＣ）’
Ｕ２より前記１（Ｏｆ。
ＰＵ２の１ｌＷ）作状態がオペレータにより非動作状態
と判断されオペレータにて、キーボード人力装置２３上
の時計用Ｌｓｉ４とスタティックＲ，Ａ Ｍ ５の供給
電圧切替え要求指定キー２４が押されると、キーボード
制御部９よりキーボード入力割込み信号ＫＢＤＩＮＴ−
ＰがＣＰＵ２に対して発せられるとＣＰＵ２はシステム
）（，０Ｍ３内のキーボード入力処理プログラムを実行
し、前記電圧切替え指定キー２４が押されたことにより
ＣＰＵ２の非動作状態を認知し、ＣＰ Ｕ ２ ハＲＯ
Ｍ ５ 内Ｋ アルＩ ／ ０ 出７１ ＆ 令ヲ実行
し、システム・バスを介してＤＡＴＡ−Ｐ（ｉ号とＤＡ
ＴＡｓＥＴ−Ｎｉ号［よｒ）ＨＯＬＤ要求ラッチ２１を
セットし、ＣＰＵ２に対して）ＪＯＬＤ要求信号）１０
ＬＤＲＥＱ、−ＩＰを発し−（ＣＰ Ｕ ２ ヲＨＯＬ
Ｄ状Ｗ［スル。ＣＰＵ２がＨＯＬＤ状聾に入るとＣ）’
Ｕ２より前記１（Ｏｆ。
Ｄ ＲＥ Ｑ、 Ｋ対する応答信号としてＨＯＬＤＡＣ
Ｋ−Ｐが発せられと、トランジスタＣ）ｓ１９の駆動制
御用のアンドゲート２０の出力がＬＯＷレベルからＨＩ
ＧＨレベルとなりトランジスタＱ３１９をオン状態から
オン状態にしてトランジスタＱ、２１４のペース電圧を
グランドレベルに下てトランジスタＱ、１４をオンの状
態からオフの状態にする。トランジスタも１４がオフの
状態になると前記説明した如く時計用ＬＳ ｉ ４とス
タティックＲＡＭ５の供給電圧はパワーオフ時と同じ（
充電池１２よりデータ保持のための電圧３■が給電され
る状態とｔ【る。
Ｋ−Ｐが発せられと、トランジスタＣ）ｓ１９の駆動制
御用のアンドゲート２０の出力がＬＯＷレベルからＨＩ
ＧＨレベルとなりトランジスタＱ３１９をオン状態から
オン状態にしてトランジスタＱ、２１４のペース電圧を
グランドレベルに下てトランジスタＱ、１４をオンの状
態からオフの状態にする。トランジスタも１４がオフの
状態になると前記説明した如く時計用ＬＳ ｉ ４とス
タティックＲＡＭ５の供給電圧はパワーオフ時と同じ（
充電池１２よりデータ保持のための電圧３■が給電され
る状態とｔ【る。
次に計算機を動作させるためにオペレータによりキーボ
ード入力装置２３よりキー人力された時前記と同様ＫＢ
ＤＩＮＴ−Ｐが、あるいは構内回線２６よりデータが受
信され時、構内回線制御部１０よりＬｉＮ１ＮＴ−Ｐが
ＣＪｌ’［Ｊ２に対して発せられオアゲート２２を介し
てＣＰＵ２のＨＯＬＤ要求ラッチ２１がリセットされＣ
ＰＵ２のＨＯＬＤが解除されＣＰＵ２が非動作時から動
作時への遷移要求を認知すると共にＣＰＵ２からのＨＯ
Ｉ、ＤＡＣＫ−）’がな（なりアンドゲート２０の出力
がＨＩＧＨレベルからＬＯＷレベルとなりトランジスタ
Ｑ、１９はオンからオフとなり時計用ＬＳｉ４とスタテ
ィックＲＡＭ５への給電電圧はパワーオン時の動作状態
と同じく＋５■が給電される。
ード入力装置２３よりキー人力された時前記と同様ＫＢ
ＤＩＮＴ−Ｐが、あるいは構内回線２６よりデータが受
信され時、構内回線制御部１０よりＬｉＮ１ＮＴ−Ｐが
ＣＪｌ’［Ｊ２に対して発せられオアゲート２２を介し
てＣＰＵ２のＨＯＬＤ要求ラッチ２１がリセットされＣ
ＰＵ２のＨＯＬＤが解除されＣＰＵ２が非動作時から動
作時への遷移要求を認知すると共にＣＰＵ２からのＨＯ
Ｉ、ＤＡＣＫ−）’がな（なりアンドゲート２０の出力
がＨＩＧＨレベルからＬＯＷレベルとなりトランジスタ
Ｑ、１９はオンからオフとなり時計用ＬＳｉ４とスタテ
ィックＲＡＭ５への給電電圧はパワーオン時の動作状態
と同じく＋５■が給電される。
以上の如（、本発明はパワーオン状態での非動作時に於
いても、リテンション機能を有する、Ｉ Ｃデバイスの
給電電圧を通常電圧からデータ保持のみ可能な電圧に切
替えることが可能となり、電子計算機が非動作状態の間
少しでも消費電力を抑テることのできる節電型の計算機
を提供することができる。
いても、リテンション機能を有する、Ｉ Ｃデバイスの
給電電圧を通常電圧からデータ保持のみ可能な電圧に切
替えることが可能となり、電子計算機が非動作状態の間
少しでも消費電力を抑テることのできる節電型の計算機
を提供することができる。
又、本発明はパワーオン時の開設処理あるいは回復処理
が複雑なため一度電源を入れると途中筒単にパワーオン
−オフできない等のＰＯＳターミナルの節電に特に効果
がある。
が複雑なため一度電源を入れると途中筒単にパワーオン
−オフできない等のＰＯＳターミナルの節電に特に効果
がある。
本発明によれば、リテンション機能を有するＩＣデバイ
スを組込んだ電子計算機に於いて、パワーオン状態での
非動作時、ＩＣデバイスの供給電圧を下げて消費電力を
節約することができるので経済性の効果がある。
スを組込んだ電子計算機に於いて、パワーオン状態での
非動作時、ＩＣデバイスの供給電圧を下げて消費電力を
節約することができるので経済性の効果がある。
第１図は本発明の一実施例の電子計算機のン・−ドウェ
アの構成図、第２Ｍは同じく電子計算機のパワーオン状
態での非動作時の認知とＣＰＵのＨＯＬＤ処理フロチャ
ート、第３図は同じ（ＩＣデバイスの供給電圧の切替え
タイミングチャートである。 ５・・・スタテイクＲＡＭ、６・・・バッテリーバック
アップ回路、ａ 、ＣＰ ＵのＨＯＬＤ制御部、９・・
・キーボード制御部、１０・・構内回線制御部、２３・
・・キーボード入力装置、２４・・・供給電圧切替え要
求指定キー、２５・・・３ステーシヨンプリンタ、２６
・・・構内回線。
アの構成図、第２Ｍは同じく電子計算機のパワーオン状
態での非動作時の認知とＣＰＵのＨＯＬＤ処理フロチャ
ート、第３図は同じ（ＩＣデバイスの供給電圧の切替え
タイミングチャートである。 ５・・・スタテイクＲＡＭ、６・・・バッテリーバック
アップ回路、ａ 、ＣＰ ＵのＨＯＬＤ制御部、９・・
・キーボード制御部、１０・・構内回線制御部、２３・
・・キーボード入力装置、２４・・・供給電圧切替え要
求指定キー、２５・・・３ステーシヨンプリンタ、２６
・・・構内回線。
Claims (1)
- １、リテンション機能を有するＩＣデバイスを組込んだ
電子計算機に於いて、パワーオン状態での非動作状態を
認知し、ＨＯＬＤ要求ラッチをセットしてＣＰＵをＨＯ
ＬＤ状態にする手段と、ＣＰＵがＨＯＬＤ状態となると
直ちに前記ＩＣデバイスの供給電圧をスイッチ回路によ
り通常電圧からリテンション電圧に切替える手段と、非
動作状態から動作状態への遷移要求時これを認知し、Ｈ
ＯＬＤ要求ラッチをリセットしてＣＰＵのＨＯＬＤ状態
を解除すると共にＩＣデバイスの供給電圧をスイッチ回
路によりリテンション電圧から通常電圧へ復帰させる手
段とによりパワーオン状態でのＩＣデバイスの供給電圧
を電子計算の動作状態に合せて切替えることにより消費
電力を抑えることを特徴とした電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169326A JPS6148019A (ja) | 1984-08-15 | 1984-08-15 | 電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169326A JPS6148019A (ja) | 1984-08-15 | 1984-08-15 | 電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148019A true JPS6148019A (ja) | 1986-03-08 |
Family
ID=15884470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169326A Pending JPS6148019A (ja) | 1984-08-15 | 1984-08-15 | 電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148019A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7376848B2 (en) | 1997-06-27 | 2008-05-20 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
-
1984
- 1984-08-15 JP JP59169326A patent/JPS6148019A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7376848B2 (en) | 1997-06-27 | 2008-05-20 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
| US7900067B2 (en) | 1997-06-27 | 2011-03-01 | Broadcom Corporation | Battery powered device with dynamic and performance management |
| US8504852B2 (en) | 1997-06-27 | 2013-08-06 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100603926B1 (ko) | 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법 | |
| CA2187501C (en) | Process and apparatus for generating power management events in a computer system | |
| JP5165652B2 (ja) | スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置 | |
| US5875345A (en) | Information processing system having dual power saving modes | |
| EP0381021A2 (en) | Power saving system | |
| EP0635788B1 (en) | Method and apparatus for saving and restoring the state of a CPU | |
| US6065124A (en) | Computer system having power saving and management function and method of controlling the same | |
| US6453423B1 (en) | Computer remote power on | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| US6272630B1 (en) | Method and device for reserving wake-up functions of computer system after power loss | |
| CN112130921B (zh) | 快速恢复工作状态的方法及电子装置 | |
| JPS6148019A (ja) | 電子計算機 | |
| JPH08297622A (ja) | 情報携帯端末の通信システム及び使用される端末 | |
| US20040139360A1 (en) | Off mode for device | |
| KR100315771B1 (ko) | 컴퓨터시스템의전원제어장치및그방법 | |
| JP2004127188A (ja) | 情報処理システム | |
| JPH04245518A (ja) | 情報処理装置 | |
| JPH04160422A (ja) | 低消費電力型情報処理装置 | |
| JP3163023B2 (ja) | 電子機器 | |
| JPS6055421A (ja) | デ−タ処理装置 | |
| JPH0496856A (ja) | 情報処理装置 | |
| JP3065683U (ja) | コンピュ―タ電源に使用される給電回復用パワ―オン・オフ制御回路 | |
| JPH0816275A (ja) | 省電力型計算機 | |
| JPH03105408A (ja) | 電子機器 | |
| KR940001105B1 (ko) | 키보드의 전력절감 장치 및 방법 |