JPS6147982A - Drive circuit substrate for display unit and manufacture thereof - Google Patents

Drive circuit substrate for display unit and manufacture thereof

Info

Publication number
JPS6147982A
JPS6147982A JP59169930A JP16993084A JPS6147982A JP S6147982 A JPS6147982 A JP S6147982A JP 59169930 A JP59169930 A JP 59169930A JP 16993084 A JP16993084 A JP 16993084A JP S6147982 A JPS6147982 A JP S6147982A
Authority
JP
Japan
Prior art keywords
pattern
film
metal wiring
insulating film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59169930A
Other languages
Japanese (ja)
Inventor
修 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59169930A priority Critical patent/JPS6147982A/en
Publication of JPS6147982A publication Critical patent/JPS6147982A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は薄膜トランジスタプレイと多層配線構造を含む
液晶表示装置等の駆動回路基板の構造およびその製造方
法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a structure of a drive circuit board for a liquid crystal display device, etc., including a thin film transistor layer and a multilayer wiring structure, and a method for manufacturing the same.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

エレクトロルミネッセンス、発光ダイオード。 Electroluminescence, light emitting diode.

プラズマ、螢光表示管、液晶等の表示デバイスは、表示
部の薄型化が可能で6り計測機器、事務機器やコンピュ
ータ等の端末表示装置あるいは特殊な表示装置への用途
として要求が高まっている。これらの中で薄膜トランジ
スタのスイッチング素子マトリックスアレイを用いたエ
レクトロルミネッセンスや液晶表示装置は、低消費電力
化や低コスト化が可能であるため°(;表示デバイスと
して注目され、近年各所で開発されているー(例えばI
EEETransactions on Electr
on Devices、 Vol ED−20゜No、
IL November 1971.PP995−10
01参照)。
Display devices such as plasma, fluorescent display tubes, and liquid crystal display devices can have thinner display parts, and are in increasing demand for use in terminal display devices such as measuring instruments, office equipment, and computers, or special display devices. . Among these, electroluminescence and liquid crystal display devices that use switching element matrix arrays of thin film transistors are attracting attention as display devices and have been developed in various places in recent years because they can reduce power consumption and cost. (For example, I
EEETransactions on Electr
on Devices, Vol ED-20°No,
IL November 1971. PP995-10
01).

第9図は一般的な薄膜トランジスタアレイを用いたディ
スプレイパネルの等両回路である。40(40+ 、4
02 、・・・40゜)は横力向に並ぶ薄膜トランジス
タ41のゲート電極を共通にドライブするアドレスライ
ン、42 (428,42□、・・・42ユ)は縦方向
に並ぶ薄膜トランジスタ41のソース電極;二面像信号
を与えるデータラインである。薄膜トランジスタ41は
アドレスライン40とデータライン42の各交点に対応
した画素毎に用いられ、各ドレイン電極は表示素子43
 ト共にキャパシタ44にも接続されている。表示素子
43は例えば液晶やエレクトロルミネッセンス素子であ
る。具体的に液晶ディスプレイパネルを例にとると、ア
ドレスライン40.データライン弦。
FIG. 9 is a circuit diagram of a display panel using a general thin film transistor array. 40 (40+, 4
02, . . . 40°) are address lines that commonly drive the gate electrodes of the thin film transistors 41 arranged in the lateral force direction, and 42 (428, 42□, . . . 42 u) are the source electrodes of the thin film transistors 41 arranged in the vertical direction. ; is a data line that provides a dihedral image signal. A thin film transistor 41 is used for each pixel corresponding to each intersection of an address line 40 and a data line 42, and each drain electrode is connected to a display element 43.
Both are also connected to a capacitor 44. The display element 43 is, for example, a liquid crystal or an electroluminescent element. Taking a liquid crystal display panel as an example, address lines 40. data line string.

トランジスタ41およびキャパシタ必を集積形成した駆
動回路基板とこれに対向する透明電極を全面:二形成し
た基板との間に液晶層を挾持することにより構成される
。ここで使われている薄膜トランジスタは最近その0N
−OFF特性等が改善され補助容量となるキャパシタ躬
がなくても実質的には表示素子43となる液晶自体のも
つ容量だけで書込んだ画像情報の保持タイムを充分長く
とれるようになった。このようなディスプレイパネルは
アドレスライン毎にデータを書込む線順次方式で駆動す
れば、表示素子43をデユーティ比はぼ100チで駆動
することができるために見易い画像が得られる。
It is constructed by sandwiching a liquid crystal layer between a drive circuit board on which a transistor 41 and a capacitor are integrated, and a substrate opposing the drive circuit board on which two transparent electrodes are formed on the entire surface. The thin film transistor used here has recently become 0N.
- The OFF characteristics have been improved, and even without a capacitor serving as an auxiliary capacitance, it has become possible to maintain the written image information for a sufficiently long time using only the capacitance of the liquid crystal itself, which serves as the display element 43. If such a display panel is driven in a line-sequential manner in which data is written for each address line, the display element 43 can be driven at a duty ratio of about 100 inches, so that an easy-to-see image can be obtained.

る。Ru.

ところで、スイッチングトランジスタの材料としては結
晶、多結晶、アモルファス状態のSi。
By the way, Si in a crystalline, polycrystalline, or amorphous state can be used as a material for a switching transistor.

CdSe、 Te、 CdS等が用いられる。このなか
でも多結晶半導体やアモルファス半導体の薄膜技術は、
低温プロセスが可能なために、ガラス基板等の比較的低
温で取扱うことの必要な基板上にもスイッチングトラン
ジスタのアクティブマトリックス素子を形成することが
でき、低価格で大面積の表示装置を実用段階にした。
CdSe, Te, CdS, etc. are used. Among these, thin film technology for polycrystalline semiconductors and amorphous semiconductors is
Because low-temperature processes are possible, active matrix elements of switching transistors can be formed even on substrates that need to be handled at relatively low temperatures, such as glass substrates, making low-cost, large-area display devices practical. did.

しかしながら、これらのスイッチングトランジスタを含
むアクティブマトリックス素子を高密度に集積し、且つ
大面積の液晶表示装置を得るには高度なマスク合せ技術
が必要となる。すなわち、大面積になると使用する材料
あるいはマスクの収縮があり、必要となるトランジスタ
の特性を均一に2作ることが困難となるものであった。
However, in order to integrate active matrix elements including these switching transistors at high density and to obtain a large-area liquid crystal display device, sophisticated mask alignment technology is required. That is, when the area becomes large, the material or mask used tends to shrink, making it difficult to make the required transistor characteristics uniform.

〔発明の目的〕[Purpose of the invention]

本発明は上述した従来の問題点を考慮し、大規模のトラ
ンジスタマトリックスアレイの微細パターン部(:於け
る正確なマスク合せを省略し、かっトランジスタの素子
特性を均一にすることのできる表示装置用駆動回路基板
及びその製造方法を提供することにある。
In view of the above-mentioned conventional problems, the present invention has been developed to eliminate the need for accurate mask alignment in the fine pattern part of a large-scale transistor matrix array, and to provide a display device that can uniformize the device characteristics of transistors. An object of the present invention is to provide a drive circuit board and a method for manufacturing the same.

〔発明の概要〕[Summary of the invention]

すなわち本発明は、まず透明絶縁性基板上に形成したゲ
ート電極となる複数本の第1の金属配線パターンと、こ
の第1の金属−配線パターン上にはこの第1の金属配線
パターンと同じ幅を持つ第1の絶縁膜パターンが形成さ
れており、この第1の絶縁膜パターン上には第1の余尺
配線パターンおよび第1の絶縁膜パターンと同じ幅を持
ち所定の長さの薄膜半導体パターンが複数個形成されて
いる。
That is, the present invention first includes a plurality of first metal wiring patterns forming gate electrodes formed on a transparent insulating substrate, and a plurality of first metal wiring patterns having the same width as the first metal wiring patterns on the first metal wiring patterns. A first insulating film pattern is formed on the first insulating film pattern, and a thin film semiconductor having the same width as the first extra-length wiring pattern and the first insulating film pattern and a predetermined length is formed on the first insulating film pattern. Multiple patterns are formed.

この薄膜半導体パターンの各々からはその端部表面や側
面で接触する透明導電膜パターンが形成されている。こ
の透明導電j漢パターンは前記第1の金属配線パターン
と直交し、前記薄膜半郡体パターンの長さと同じ幅を持
っており、短ざく状のパターンが薄膜半導体パターンを
中心(;左右に分離されて形成されソースおよびドレイ
ン電極をなしている。この透明導電膜・くターンとH,
膜中導体パターンおよび第1の絶縁膜パターン上を覆う
第2の絶縁膜パターンが第1の絶縁膜と同じ幅を持って
形成されている。そうしてこの透明導電膜パターンおよ
び薄膜半導体パターンの形成されていない前記第2の絶
縁膜上に前記第1の金属配線パターンと直交しデータラ
インとなる複数本の第2の金属配線パターンが形成され
ていて、この第2の主属配線パターンの各々はその所定
箇所で透明導電膜パターンのソース電極の各々に延役さ
れていて電気的な接続をなしている。
A transparent conductive film pattern is formed from each of the thin film semiconductor patterns and is in contact with the end surfaces and side surfaces thereof. This transparent conductive pattern is perpendicular to the first metal wiring pattern and has the same width as the length of the thin film semi-conductor pattern, and the short strip pattern is centered on the thin film semiconductor pattern (separated left and right). are formed to form source and drain electrodes.This transparent conductive film, pattern and H,
A second insulating film pattern covering the in-film conductor pattern and the first insulating film pattern is formed to have the same width as the first insulating film. Then, on the second insulating film on which the transparent conductive film pattern and the thin film semiconductor pattern are not formed, a plurality of second metal wiring patterns are formed, which are perpendicular to the first metal wiring pattern and become data lines. Each of the second main wiring patterns extends to each of the source electrodes of the transparent conductive film pattern at a predetermined location, thereby making an electrical connection.

一方、この第2の金属配線パターンとは電気的に隔離さ
れた第3の金属パターンが透明導電膜パターンの一部と
薄膜半導体パターン上に位置した第2の絶縁膜パターン
上(;形成されている。
On the other hand, a third metal pattern electrically isolated from the second metal wiring pattern is formed on a second insulating film pattern located on a part of the transparent conductive film pattern and the thin film semiconductor pattern. There is.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、ゲート電極パターンとゲート絶縁膜パ
ターンとアクティブ層となる薄膜半導体パターンの加工
を同一マスクで、また、ソースおよびドレイン電極の薄
膜半導体膜パターンへの重なり部分の形成や外光によっ
てスイッチングトランジスタのもれ電流をなくすための
光シールトノくターン形成用の第2の絶縁膜パターン形
成におけるマスク台・ビは基板背面よりのセルファライ
ン露光を採用しているために、このためのマスクカミ不
要となるなどスイッチングトランジスタマトリックスプ
レイを形成する工程におけるマスクの総数を従来の製造
方法に比べ太幅に削減することができる。
According to the present invention, the gate electrode pattern, the gate insulating film pattern, and the thin film semiconductor pattern that will become the active layer are processed using the same mask, and the overlapping portions of the source and drain electrodes are formed on the thin film semiconductor film pattern and external light is used. The mask stand and beam used to form the second insulating film pattern for forming optical shield nozzles to eliminate leakage current from switching transistors uses self-line exposure from the back of the substrate, so there is no need for a mask stand. The total number of masks in the process of forming a switching transistor matrix layer can be greatly reduced compared to conventional manufacturing methods.

きる。Wear.

また、これらのゲート電極用第1の蛇属配線](ターン
としての雀属膜、ゲート絶縁説、薄膜半導体展の形成は
連成的(−積推することができるためにw来のi造工程
で起っていた各膜形成工程の処理工程で発生していた欠
陥、特にゲート絶縁膜のピンホールをなくすことができ
る。、更に、ソース。
In addition, the formation of the first metal wiring for the gate electrode] (the metal film as a turn, the gate insulation theory, and the thin film semiconductor layer) is coupled It is possible to eliminate defects that occur during the process of forming each film, especially pinholes in the gate insulating film.Furthermore, it is possible to eliminate defects that occur in the processing steps of each film formation process, especially pinholes in the gate insulating film.

ドレイン電極となる透明導電B!A/ククーンおよびデ
ータライン電極となる第2の証属配線ノくターンの位置
はゲート電極に直交するだけでよく基板材料に工程中で
多少の収縮や膨張が西っても微細なマスク合せが不要と
なるため(1727合せの作業能率を高めることができ
る。一方、ゲート電極配線とデータ電極の交差する部分
の絶縁膜は2層溝造となっている為(ユゲート電極とソ
ースおよびドレイン電極との寄生容量を小さくすること
ができるのでデータ書込みにおける画1よデータ信号の
損失を少なくなるばかりでなく書込み速度も向上させる
ことができる。
Transparent conductive B becomes the drain electrode! The position of the second wiring nozzle, which will become the A/couple and data line electrodes, needs only to be perpendicular to the gate electrode, and even if the substrate material shrinks or expands during the process, fine mask alignment can be achieved. On the other hand, since the insulating film at the intersection of the gate electrode wiring and the data electrode has a two-layer groove structure (the Ugate electrode and the source and drain electrodes Since the parasitic capacitance can be reduced, it is possible not only to reduce the loss of the data signal in data writing but also to improve the writing speed.

〔発明の実施例〕[Embodiments of the invention]

以下本発明の実施例を第1図(a)、(ω、(c)、第
2図(a) 、 (b) 、 (c) 、 ’?A 8
図(a)、 (b)、 (c)、 $ 4図(a) 、
 (b) 。
Examples of the present invention are shown below in Figure 1 (a), (ω, (c), Figure 2 (a), (b), (c), '?A 8
Figures (a), (b), (c), $4Figure (a),
(b).

第5図(a)、 (b)、 (c)、 $ 6図(a)
 、 (b)を用いて説明する。
Figure 5 (a), (b), (c), $ Figure 6 (a)
, (b).

まず第2図に示すように厚さ約2閣のガラス基板からな
る透明絶縁基板(21)上(−約zooo、Nのアルミ
ニウム膜(2つを真空蒸着法やスパッタリング法により
付着し、次いで約2000にの低温敏化膜のS 1o2
(ハ)をCVD法で、漬推し、更に約2000iのa−
8iiQ4)と約800にのna−8i膜(ハ)を連続
して気相成長させる。
First, as shown in Figure 2, on a transparent insulating substrate (21) made of a glass substrate with a thickness of about 2 mm (-2 mm), an aluminum film of N (2 layers) is deposited by vacuum evaporation or sputtering, and then about S 1o2 of low temperature sensitive membrane at 2000
(c) was soaked and pressed using the CVD method, and then approximately 2000i a-
8iiQ4) and about 800% na-8i film (c) are successively grown in a vapor phase.

そうしてこれらの膜を積推した基板全面にポジタイプの
ホトレジス) 126)を塗布して所定のパターンを形
成し、n”a−8i BfAIJe 、  a−8i 
PjAQ4J 、、 5iOzlli%123 。
Then, a positive type photoresist (126) was applied to the entire surface of the substrate on which these films were deposited to form a predetermined pattern, and n''a-8i BfAIJe, a-8i
PjAQ4J,, 5iOzlli%123.

アルミニウムJia(2々を次々とエツチングによりパ
ターンニングし、ホトレジスト(ハ)を残したままアル
ミニウムの陽極酸化法でアルミニウムg、@のパ9−ン
側面に露出した部分を酸化させ側面絶縁膜(財)を形成
する。この陽極酸化の際に絶縁基板(21)の周辺に設
けた陽極酸化用の共通電極(22d)の一部に陽極酸化
用電極取出し端子(22e)を作るためにアルミニウム
MC2’4のエツチングの前に同種のホトレジストを形
成しておく。更に陽極酸化終了後、内部のパターンを隠
し基板周辺だけに光を必てる兜いマスクを用いて露光し
このホトレジスト(至)を再加工する。そうして再びn
十a−8i膜(ハ)18−slm(財)。
Aluminum Jia (2) was patterned by etching one after another, and the exposed parts on the side surfaces of the aluminum G and @ patterns were oxidized using the aluminum anodic oxidation method while leaving the photoresist (C), to form a side insulating film (fabric). ). During this anodic oxidation, an aluminum MC2' is formed in order to make an anodizing electrode extraction terminal (22e) on a part of the common electrode (22d) for anodizing provided around the insulating substrate (21). Before etching step 4, a photoresist of the same type is formed.Furthermore, after the anodization is completed, this photoresist is reprocessed by exposing it to light using a thick mask that hides the internal pattern and allows light to shine only around the substrate. Then n again
10a-8i membrane (c) 18-slm (foundation).

S i Ox 膜(ハ)をエツチングしゲート電極とな
るアルミニウム膜(社)の端子部(22b)および陽極
酸化用電極取出しライン(22c) 、共通ライン(2
2d)を露出させる。このめとホトレジスト□□□を除
去して第2図(a)とその断面図第2図(b)および(
C)に示す構造を得る。
The SiOx film (c) is etched to form a terminal part (22b) of an aluminum film (manufactured by Co., Ltd.) that will become a gate electrode, an electrode extraction line for anodic oxidation (22c), and a common line (2).
2d) Expose. After removing this eye and the photoresist □□□, Figure 2 (a) and its cross-sectional view Figure 2 (b) and (
The structure shown in C) is obtained.

次に例えばITO(インジクム、チン、オキサイド)か
らなる透明導電膜(ハ)を真空蒸着法やスパッタリング
法で厚さ約5000ス付着する。この後、基板表面全体
にポジタイプのホ)l/ジス)+21を塗布し、例えば
@Yを200ttmr長さXを290μm、となりのパ
ターンとのすき間2を約10μmとし、下地パターンと
なるアルミニウムPJi!、(22a)、  StO,
llG4123)。
Next, a transparent conductive film (c) made of, for example, ITO (indicum, tin, oxide) is deposited to a thickness of about 5,000 sq. by vacuum evaporation or sputtering. After that, apply a positive type E)l/Jisu)+21 to the entire surface of the substrate, for example, set @Y to 200ttmr, set the length , (22a), StO,
llG4123).

a−’Si膜(財)等と直交するように配置し、かつ長
さXの下地パターンに対する左右の比率SSTを約2二
8程度に合せたホ)l/シストパターンQlを形成する
。そうしてホトレジストの現像ζ二よって除去された部
位の透明導電膜(ハ)、 n”a−8i膜(ハ)、  
a−8f膜■を連続してエツチングして第8図(a)、
(b)。
a-' A cyst pattern Ql is formed, which is arranged perpendicularly to the Si film, etc., and whose left-right ratio SST to the underlying pattern of length X is about 228. The transparent conductive film (c) in the area removed by photoresist development ζ2, the n"a-8i film (c),
The a-8f film ■ is continuously etched to produce the results shown in Fig. 8(a).
(b).

(c)の構造を得る。Obtain the structure (c).

次にホトレジスト@を除去し、新たなネガタイプのホト
レジスト(至)を基板全面1:塗布し絶縁基板(21)
の背面より光を尚てて露光を行いホトレジスト■かn”
a−8i膜(至)上に側面双方から約1μmはど重なる
ように形成する。そうしてこの現像でホトレジスト(至
)の除去された部分の透明導電膜(至)とf!+a−8
im(ハ)のエツチングを行って透明導電膜のソース側
電極(23a) 、  ドレイン側電極(28b)を形
成し第4図(、)、(b)の構造を得る。
Next, remove the photoresist @, apply a new negative type photoresist (1) to the entire surface of the substrate, and apply it to the insulating substrate (21).
Exposure is performed by shining light from the back of the photoresist.
It is formed on the a-8i film so that it overlaps by about 1 μm from both sides. Then, by this development, the transparent conductive film (to) in the part where the photoresist (to) was removed and f! +a-8
Im (c) is etched to form a source side electrode (23a) and a drain side electrode (28b) of the transparent conductive film to obtain the structure shown in FIGS. 4(a) and 4(b).

次にネガタイプホ)L/シスト(至)を除去し、例えば
S i02等の低温鐵化膜からなる絶縁膜t31)をC
VD法により約2000λ積推する。次いで髄板全面に
ポジタイプのホトレジストを塗布し背面より光を当てて
露光し下地パターンのアルミニウムMA (22a)。
Next, remove the negative type (Ho) L/cyst (to) and replace the insulating film t31) made of a low temperature iron film such as Si02 with carbon.
Approximately 2000λ product is estimated using the VD method. Next, a positive type photoresist is applied to the entire surface of the pulp plate and exposed to light from the back to form an aluminum MA (22a) with a base pattern.

(22b)、 (22c)、 (22d)、 (22e
)と同じパターンとなるホトレジストパターンを形成し
、このホトレジスト(:より絶縁MC31)をエツチン
グする。このあと、前工程で用いた荒いマスクを再び用
いて基板周辺のゲート電極用端子部(22b)上(陽極
酸化用電極(22c)、 (22d)、 (22e)を
含む)のポジタイプホトレジストを再加工して5iOt
)J51.f31Jのエツチングを行う。
(22b), (22c), (22d), (22e
) is formed, and this photoresist (insulating MC31) is etched. After this, the rough mask used in the previous step is used again to coat the positive type photoresist on the gate electrode terminal area (22b) around the substrate (including the anodizing electrodes (22c), (22d), and (22e)). Reprocessed to 5iOt
) J51. Perform etching of f31J.

そしてこのポジタイプホトレジストをすべて除去すれば
第5図(a> 、 (b) 、 (c)で示す構造が得
られる。
If all of this positive type photoresist is removed, the structures shown in FIGS. 5(a), (b), and (c) are obtained.

次にアルミニウム等の金属膜0りを基板全面に厚さ約1
μm付着しこのあとからポジタイプのホトレジストを塗
布してマスク合せし金属mr3zをエツチング加工する
。このとキ監属nuaは約80μmの幅をもつデータラ
イン(32a )とソース電極(32b)データライン
電極用端子部((2c)、チャンネル部上の光シールド
用パターン(82d)およびゲートフィン電極用端子(
82e )を同時に形成して第1図(a)。
Next, apply a metal film such as aluminum to a thickness of about 1 inch over the entire surface of the substrate.
After depositing .mu.m, a positive type photoresist is applied, a mask is aligned, and the metal mr3z is etched. This nua includes a data line (32a) with a width of about 80 μm, a source electrode (32b), a data line electrode terminal part (2c), a light shield pattern (82d) on the channel part, and a gate fin electrode. terminal for (
82e) is formed at the same time as shown in FIG. 1(a).

(b)、(c)の構造を得る。これ:二より薄膜トラン
ジスタのマノリックスアレイ部を構成する基板を完成す
ることができ、このあとこの基板と対向する側の基板:
二透明導電膜を形成し、2板の基板のすき間C二液晶を
注入すれば液晶表示装置が得られるが、この際、アルミ
ニウム等の金属膜国が液晶と反応して不良となることを
防ぐためにポリイミド有樹脂等の保護膜Qを第6図(a
)、(b)のように形成すればよい。
The structures of (b) and (c) are obtained. This: From the second step, the substrate that constitutes the manorix array part of the thin film transistor can be completed, and after this, the substrate on the side opposite to this substrate:
A liquid crystal display device can be obtained by forming two transparent conductive films and injecting two liquid crystals into the gap between the two substrates, but at this time, the metal film such as aluminum is prevented from reacting with the liquid crystal and becoming defective. A protective film Q made of polyimide resin, etc. is applied to protect the
), (b).

尚、以上の実施例で説明したなかでは、ゲート電極とな
る配線の金属膜:ニアルミニウムを用いたが陽極酸化の
容易なTa等の金属を用いてもよい。
In the above embodiments, Nialuminum was used as the metal film of the wiring serving as the gate electrode, but a metal such as Ta which is easily anodized may also be used.

更二は陽id化法にかぎらずアルミニウム等の金属を使
用するにおいては煮沸によるアルマイト加工の方法を取
入れてもよい。この際にはゲート電極側面の酸化を行う
ための陽極酸化用共通電極やその取出し端子は不要とな
る。またこの実施例で用いているゲート絶縁膜はSiO
□にかぎらず低温CVD法でつけるSi3N4Mやスパ
ッタリング法でっげるTa、205 、 S +02等
の絶縁膜を用いても同様::作ることができる。
Saraji is not limited to the anodization method, but when using a metal such as aluminum, an alumite processing method by boiling may be used. In this case, a common electrode for anodic oxidation and its extraction terminal for oxidizing the side surface of the gate electrode are unnecessary. Furthermore, the gate insulating film used in this example is SiO
In addition to □, the same can be made using insulating films such as Si3N4M deposited by low-temperature CVD method or Ta, 205, S+02 deposited by sputtering method.

更にはデータラインとして用いている金属膜もアルミニ
ウムに限らずCr、人u、 Co、 T I、 Mo等
わるいはこれらの金属を組合せて用いてもよい。
Furthermore, the metal film used as the data line is not limited to aluminum, but may also be Cr, Aluminum, Co, Ti, Mo, or a combination of these metals.

次に第7図、第8図(一本発明の変形例を示す。Next, FIGS. 7 and 8 (showing a modification of the present invention).

すなわち、第7図に示すようにあらかじめ透明導電膜(
28a)、 (28b)のパターンを形成したのち、第
2の電極パターン(32a)から延びるソース電極(8
2b)を形成して電気的l:接触させる。また、第8図
)二示すように透明導電膜パターン(2sa)、(2s
b)を形成しておけば第2の金5 パターン(32a)
は第7図の如く凸状のソース電極(azb)を設ける必
要はない。
That is, as shown in FIG. 7, a transparent conductive film (
After forming the patterns 28a) and (28b), a source electrode (8) extending from the second electrode pattern (32a) is formed.
2b) to form an electrical l: contact. In addition, as shown in Fig. 8), transparent conductive film patterns (2sa) and (2s
If b) is formed, the second gold 5 pattern (32a)
There is no need to provide a convex source electrode (azb) as shown in FIG.

要するに本発明はチャンネル領域となる薄膜半導体膜パ
ターンの両端に具備されるソース電極およびドレイン電
、極を形成する上において自己整合可能な構造と材料お
よびその製法とを組合せることによって大面積のマトリ
ックスアレイにおいてもマスク合せての微妙な位置ずれ
によって起る各トランジスタ特性のバラツキを全く発生
させない手法でるると共に、液晶ディスプレイ装置の製
造にかかわる一連の工程を犬握に省略することのできる
構造と製法でめる。
In short, the present invention provides a large-area matrix by combining a self-alignable structure, materials, and manufacturing method for forming source electrodes, drain electrodes, and electrodes provided at both ends of a thin-film semiconductor film pattern serving as a channel region. In addition to using a method that completely eliminates variations in the characteristics of each transistor caused by subtle positional misalignment of masks in the array, the structure and manufacturing method can eliminate a series of processes involved in manufacturing liquid crystal display devices. Demeru.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図乃至第8図は本発明の実施例を示す図、第9図は
従来例を示す図である。 21・・・絶縁性基板 22、22a、 22b、 22c、 22d、 22
e ・・・第1の金、am23・・・第1の絶縁層  
24・・・a−8i [25−n+a−8t M   
   26 、 29 、 30 ”・ホトレジスト2
7・・・側面絶縁膜 あ+  28a、28b・・・透明導電膜31・・・第
2の絶縁膜 32 、82a、 32b、 32c、 32d、 a
2e −’Jr 2の金属膜33・・・保護説 代理人 弁理士 則 近 意 佑 (ほか1名)第1図 杏′ 第2図 疼′ 第3図 各′ 第4図 4ρ 第5図 4θ 第6図
1 to 8 are diagrams showing embodiments of the present invention, and FIG. 9 is a diagram showing a conventional example. 21... Insulating substrates 22, 22a, 22b, 22c, 22d, 22
e...first gold, am23...first insulating layer
24...a-8i [25-n+a-8t M
26, 29, 30”・Photoresist 2
7... Side insulating film A + 28a, 28b... Transparent conductive film 31... Second insulating film 32, 82a, 32b, 32c, 32d, a
2e -'Jr 2's metal film 33...Protection theory agent Patent attorney Noriyuki Chika (and 1 other person) Fig. 1 An' Fig. 2 Pain' Fig. 3 Each' Fig. 4 4ρ Fig. 5 4θ Figure 6

Claims (2)

【特許請求の範囲】[Claims] (1)透明絶縁性基板上に形成した複数本のゲート電極
となる第1の金属配線パターンと、該第1の金属配線パ
ターン上に形成し該第1の金属配線パターンと同じ幅を
もちゲート絶縁膜となる第1の絶縁膜パターンと、該第
1の絶縁膜パターン上に形成し該第1の絶縁膜パターン
および前記第1の金属パターンと同じ幅で所定の長さを
もちトランジスタのチャンネル領域となる複数個の薄膜
半導体パターンと、該薄膜半導体パターンの各々の端部
表面およびその側面で接触し該薄膜半導体パターンの長
さと同じ幅をもち前記第1の金属配線パターンと直交し
て前記絶縁性基板上に形成した短ざく状でソース電極お
よびドレイン電極となる透明導電膜パターンと、該透明
導電膜パターンの一部と前記薄膜半導体パターン上およ
び前記絶縁膜パターン上に該第1の絶縁膜パターンと同
じ幅をもつて形成した第2の絶縁膜パターンと、前記透
明導電膜パターンおよび前記薄膜半導体パターンの形成
されていない前記第2の絶縁膜上および前記絶縁性基板
上に前記第1の金属配線とは直交しかつ所定箇所で前記
透明導電膜パターンのソース電極上の各々に接触するよ
うに形成した複数本のデータラインとなる第2の金属配
線パターンとを具備していることを特徴とする表示装置
用駆動回路基板。
(1) A first metal wiring pattern forming a plurality of gate electrodes formed on a transparent insulating substrate, and a gate formed on the first metal wiring pattern and having the same width as the first metal wiring pattern. a first insulating film pattern serving as an insulating film; and a transistor channel formed on the first insulating film pattern and having a predetermined length and the same width as the first insulating film pattern and the first metal pattern. The first metal wiring pattern is in contact with a plurality of thin film semiconductor patterns serving as a region at the end surfaces and side surfaces of each of the thin film semiconductor patterns, has a width equal to the length of the thin film semiconductor patterns, and is orthogonal to the first metal wiring pattern. a transparent conductive film pattern formed on an insulating substrate and serving as a source electrode and a drain electrode; and a first insulating film formed on a part of the transparent conductive film pattern, the thin film semiconductor pattern, and the insulating film pattern. A second insulating film pattern formed to have the same width as the film pattern, and the first insulating film on the second insulating film on which the transparent conductive film pattern and the thin film semiconductor pattern are not formed, and on the insulating substrate. and a second metal wiring pattern forming a plurality of data lines formed so as to be orthogonal to the metal wiring and in contact with each of the source electrodes of the transparent conductive film pattern at a predetermined location. A drive circuit board for display devices featuring features.
(2)透明絶縁性基板の一主面上に第1の金属配線膜と
第1の絶縁膜と薄膜半導体膜を連続して付着する工程と
、ホトエッチングにより所定の幅をもつ複数本の薄膜半
導体膜第1の絶縁膜および第1の金属配線膜の同一パタ
ーンを形成する工程と、該第1の金属配線膜の露出した
側面を絶縁物化する工程と、これらのパターンが形成さ
れた前記絶縁性基板の表面に透明導電膜を付着する工程
と、ホトエッチングにより該透明導電膜を前記複数本の
第1の金属配線パターンと直交する方向にパターン形成
し次いで露出した部分の前記薄膜半導体膜を除去する工
程と、透明絶縁性基板の背面よりホトレジストを露光し
て前記薄膜半導体膜上の一部分にも該ホトレジストが重
なるように形成し、このホトレジストの存在しない部分
の透明導電膜および薄膜半導体膜の表面一部を除去する
工程と、前記絶縁性基板全面に第2の絶縁膜を付着する
工程と、背面よりホトレジストを露光して該第2の絶縁
膜を前記第1の絶縁膜と同じパターンとなるように形成
する工程と、基板全面に第2の金属配線膜を付着する工
程と、ホトエッチングにより該第2の金属配線膜のパタ
ーンを前記第1の配線膜パターンと直交し、かつ一部が
ソース電極となる前記透明導電膜に接触するように形成
する工程とからなることを特徴とする表示装置用駆動回
路基板の製造方法。
(2) A step of successively depositing a first metal wiring film, a first insulating film, and a thin film semiconductor film on one main surface of a transparent insulating substrate, and forming a plurality of thin films with a predetermined width by photoetching. a step of forming the same pattern of a first insulating film and a first metal wiring film; a step of converting the exposed side surface of the first metal wiring film into an insulator; and a step of forming the same pattern of the first insulating film and the first metal wiring film; a step of attaching a transparent conductive film to the surface of a transparent substrate, forming a pattern of the transparent conductive film in a direction perpendicular to the plurality of first metal wiring patterns by photoetching, and then removing the exposed portion of the thin film semiconductor film. The photoresist is exposed from the back side of the transparent insulating substrate so that the photoresist overlaps a part of the thin film semiconductor film, and the transparent conductive film and the thin film semiconductor film in the part where the photoresist is not present are removed. a step of removing a part of the surface, a step of attaching a second insulating film to the entire surface of the insulating substrate, and a step of exposing the photoresist from the back side to form the second insulating film in the same pattern as the first insulating film. a step of depositing a second metal wiring film on the entire surface of the substrate; and a step of forming a pattern of the second metal wiring film perpendicularly to the first wiring film pattern and partially etching the pattern by photoetching. A method for manufacturing a display device drive circuit board, comprising the step of forming a source electrode in contact with the transparent conductive film.
JP59169930A 1984-08-16 1984-08-16 Drive circuit substrate for display unit and manufacture thereof Pending JPS6147982A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59169930A JPS6147982A (en) 1984-08-16 1984-08-16 Drive circuit substrate for display unit and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59169930A JPS6147982A (en) 1984-08-16 1984-08-16 Drive circuit substrate for display unit and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS6147982A true JPS6147982A (en) 1986-03-08

Family

ID=15895565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59169930A Pending JPS6147982A (en) 1984-08-16 1984-08-16 Drive circuit substrate for display unit and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS6147982A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02216129A (en) * 1989-02-17 1990-08-29 Matsushita Electric Ind Co Ltd Liquid crystal image display device and production thereof
JPH02272430A (en) * 1989-04-13 1990-11-07 Matsushita Electric Ind Co Ltd Matrix substrate and production thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02216129A (en) * 1989-02-17 1990-08-29 Matsushita Electric Ind Co Ltd Liquid crystal image display device and production thereof
JPH02272430A (en) * 1989-04-13 1990-11-07 Matsushita Electric Ind Co Ltd Matrix substrate and production thereof

Similar Documents

Publication Publication Date Title
US4332075A (en) Method of producing thin film transistor array
US4960719A (en) Method for producing amorphous silicon thin film transistor array substrate
US7834361B2 (en) Pixel structure and method for manufacturing the same
JPH04163528A (en) Active matrix display
JP2004341550A (en) Liquid crystal display device and method of manufacturing liquid crystal display device
KR19990087971A (en) Liquid crystal display device and fabrication process thereof
KR100348995B1 (en) The method for fabricating liquid crystal display using four masks and the liquid crystal display thereof
US7977250B2 (en) Stripper solution and method of manufacturing liquid crystal display using the same
US20020038893A1 (en) Thin film transistor flat display
JPH0580650B2 (en)
WO2023221782A1 (en) Display panel, manufacturing method for display panel, and display device
US6440783B2 (en) Method for fabricating a thin film transistor display
JP2005123438A (en) Thin film transistor, manufacturing method thereof, thin film transistor array, display device and sensor equipment
JPS6147982A (en) Drive circuit substrate for display unit and manufacture thereof
JPS61185783A (en) Manufacture of thin film transistor
US7589030B2 (en) Liquid crystal display device and fabricating method thereof
JP3076483B2 (en) Method for manufacturing metal wiring board and method for manufacturing thin film diode array
JP3536518B2 (en) Polycrystalline semiconductor TFT, manufacturing method thereof, and TFT substrate
KR100583313B1 (en) Liquid crystal display and fabricating method thereof
KR100268105B1 (en) Thin-film transistor substrate and manufacturing method thereof
KR100646172B1 (en) Liquid crystal display and fabricating method thereof
KR100205867B1 (en) Active matrix substrate and its fabrication method
JPS61203484A (en) Drive circuit substrate for display unit and manufacture thereof
JPH0527261A (en) Production of active matrix substrate
JPH0797191B2 (en) Active matrix cell and manufacturing method thereof