JPS6147568A - 電動機または電動機により駆動される移動体の速度検出方法 - Google Patents
電動機または電動機により駆動される移動体の速度検出方法Info
- Publication number
- JPS6147568A JPS6147568A JP59168858A JP16885884A JPS6147568A JP S6147568 A JPS6147568 A JP S6147568A JP 59168858 A JP59168858 A JP 59168858A JP 16885884 A JP16885884 A JP 16885884A JP S6147568 A JPS6147568 A JP S6147568A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- value
- electric motor
- subset
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
- G01P3/42—Devices characterised by the use of electric or magnetic means
- G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
- G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
- G01P3/481—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
- G01P3/489—Digital circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔技術分野〕
本発明は、パルスジェネレータ夕の検出パルス間毎に計
数されたクロンクジエネレータのクロックパルスの数値
データを演算装置に入力して、前記クロックパルスの計
数値と目的の速度との関係を多対１的関数関係で定義し
て、テーブル参照形式で前記速度を決定する、電動機ま
たは電動機により駆動される移動体の速度検出方法に関
する。 〔技術分野〕 従来、１ＦＴ、動機の速度検出装置としてタコジェネレ
ータが用いられてきた。ところが、検出装置の小形化、
コストダウンを図るために、タコジェネレータを取外し
、従来、位置検出器として用いられてきたパルスジェネ
レータに速度検出器をも兼ねさせたいという要望が強ま
っている。また、タコジェネレータの出力電圧のリップ
ルは速度制御系に悪影響を与えることが知られている。 この点からもタコジェネレータを用いずパルスジェネレ
ータから速度を検出することが望まれている。 このため従来から種々の方法が提案されている。その１
つとして、パルスジェネレータが発生するパルスの周期
を計測し、これをもとにして速度を演算する方法がある
。第９図はこの方法により速度を検出する装置の一例を
示すブロック図で、電動機１０１．パルスジェネレータ
１０２２回転方向判別回路１０３．クロック発生器１０
４．カウンタ１０５．レジスタ１０Ｂ、マイクロコンピ
ュータ１０７からなる。 この装置による速度の検出について第１０図のタイムチ
ャートを参照しながら説明する。電動機１０１が所定量
回転するとパルスジェネレータ１０２は１パルス発生す
る。いま、時刻ｔ１においてパルスジェネレータ １０
２が１パルス（ＰＳ、 ）を発生したものとすると、カ
ウンタ１０５の値はレジスタ１０８に転送されるととも
にカウンタ１０５はリセットされ、カウンタ１０５はク
ロック発生器１０４が発生するクロックパルスの計数を
始める。パルスジェネレータ１０２が時刻Ｌ２において
次の１パルス（ＰＳ２ ）を発生するとカウンタ１０５
で計数した計数値Ｎがレジスタ１０６に転送されて、再
−びカウンタ１０５はリセットされ、カウンタ１０５は
クロックパルスの計数を始める。そして、マイクロコン
ピュータ１０７は時刻ｔ２の時点でレジスタ１０Ｂの内
容である計数イ〆（Ｎを＋＋＋２取り、次式 ただし、Δ×：パルスジェネレータ１０２のｌパルス当
りの回転角 ΔＴ：クロツタ発生器１０４が発生するクロックパルス
の周期 により速度Ｖを演算する。 ここで、ΔＸ、ΔＴはいずれも定数であるからΔＸ／Δ
Ｔも定数である。そこでΔＸ／ΔＴ＝にとおくと、式（
１）は Ｖ ＝ −−−−（２） となり、速度Ｖとカウンター０５の計数値Ｎの関係は、
第１１図に示すように双曲線となる。 したがって、パルスジェネレータ１０２がパルスを発生
するたびに速度Ｖの検出を行なうためには、マイクロコ
ンピュータ−０７は、毎回に／Ｈの演算（除算）を行な
わなければならない、マイクロコンピュータ１０７とし
て安価な４ビツトあるいは８ビツトのマイクロコンピュ
ータを使用とすると、これらのマイクロコンピュータに
は除算命令がないために除算用のサブルーチンを作らな
ければならない。ところが、除算用のサブルーチンによ
る除算は他の命令に比べ実行時間が非常に長くならざる
を得す、高速かつ高精度な除算を行なうことができない
ので、結局、安価な４ビツトあるいは８ビツトのマイク
ロコンピュータを使用することができない。したがって
、高速かつ高精度な除算を行なうためには、除算命令を
有する１６ビツトあるいは３２ビツトのマイクロコンピ
ュータを使用するか、あるいは高速かつ高精度の数値演
算プロセッサをマイクロコンピュータとともに使用しな
ければならない。しかしながら、これらを用いると当然
、コストが高くなり、コストの而から製品としての実用
化が著しく困難になる。 そこで、除算命令を持たない安価な４ビツトあるいは８
ビツトのマイクロコンピュータを使用し、しかも高速か
つ高精度に速度の演算が行なえる速度演算方法の開発が
強く望まれてきた。その１つとして、ＲＯＭなどの記憶
装置にデータを書込んでおき、このデータをアクセスす
ることにより除算を行なう方法が従来、知られている。 この方法は、除算を毎回行なうのではなく、除算結果を
予め計算して、ＲＯＭなどの記憶装置にテーブルとして
書込んでおき、除数をアドレスとして記憶装置の内容、
すなわち求めるべき除算結果を読出すものである０例え
ば、式（２）においてＫ ＝ ９０とし、計数値Ｎが１
から１０まで１ずつ変化するものとすると、式（２）か
ら速度Ｖを予め計算しておき、計数値Ｎをアドレスとし
て記憶装置に書込んでおく。すなわち、第１２図に示す
ように、記憶装置の１番地、２番地、 −−−，１０番
地にそれぞれ９０゜４５、−−−．９のデータを書込ん
でテーブルを作成する。ここで、計９ イ＋ｆｉ Ｎ＝
３のとき、記憶装置のアドレスバスを３にセットすると
、テーブルの３番地の値である”３０”がデータバスに
式（２）による除算結果Ｖとして出力される。 ところで、式（２）は前述したように双曲線関数であり
、また前記速度検出装置では演算手段としてマイクロコ
ンピュータを使用する関係上、速度■、計数値Ｎはとも
に連続した整数値をとる。すなわち、速度■（従属変数
）と計数値Ｎ（独立変数）の間には多対１の対応がつき
、速度演算に用いられる関数（式（２））は多対ｌ的関
数となる。また、従属変数Ｖの分解能はｌである。第１
１図かられかるように、この演算方法では要求されてい
る従属変ａｖの分解能を与えるため従属変数Ｖの個数に
比べ独立変数Ｎの個数が非常に大きくなるという欠点を
有している。このことを７ｆｔ、 １１図を参照して具
体的に説明する。第１１図において、従属変数Ｖの最小
値ｌから最大値Ｖｙｒａｘまでのすべての値に対応する
ためには独立変数Ｎがどのくらいの個数必要になるかを
求める。従属変数Ｖが１゜２ 、−−−、Ｖｍａｘ−１
、Ｖｍａｘという値をとるために独立変数ＮがＮｍａｘ
、Ｎｍａｘ−１、−−−、Ｎｍ１ｎ＋ｌ 。 Ｎｍ１ｎという値をとるとする０次に、従属変数Ｖが１
だけ変化したときの独立変数Ｎの変化量をΔＮとし、こ
れを求める。式（２）よすＮ＝二 −
−−（３）式（３）から独立変数Ｎの変化量ΔＮは、で
表される。 従属変数Ｖは１がらＶｍａにまでの値をとるので、変化
量ΔＮの最小値ΔＮ旧ｎは１式（４〕においてＶ＝Ｖｍ
ａｘとして となる。 ここで、変化量ΔＮは当然、整数値でなければならない
ため ΔＮｍ１ｎ ＝ −１−−−（８） である。 式（５）と式（６）より定数にの値は に＝Ｖｍａｘ （Ｖｍａｘ−１）
−−−（７）である。 式（７）を式（３）に代入すると ■ となる。 ｖ＝ｉのときＮ ＝ Ｎｍａｘ、Ｖ ＝ Ｖｍａｘのと
きＮ＝Ｎ ｍｉｎであるので式（８）より、Ｎｍａｚ、
Ｎｍ１ｎはそれぞれ Ｎｍａｘ ＝ Ｖｍａｘ （Ｖｌ！１ａｘ−１）
−−−（９）Ｎｍｉｎ ＝ Ｖｍａｘ−１−
−−（１０）となる。 したがって、変数Ｎの個数Ｎ丁は Ｎｔ＝ Ｎｍａｘ −Ｎｍ１ｎ ＝ （Ｖｍａｘ−１）
Ｚ−−−（１１）となる。 ここで、テーブルに書込まれるデータが８ヒ゛ント、す
なわち変数Ｖが１から２５５までの整数値をとるとき、
変数Ｎの個数ＮＴは式（１）を計算することにより８４
にバイトも必要だということがわかる。８ビツトのマイ
クロコンピュータのアドレス空間は殆んどのものが８４
にバイトであるから、出力が８ビツトの演算程度でも、
８ビツトのマイクロコンピュータの性能限界までアドレ
ス空間使うことになり他の処理を行なう余裕がなくなっ
てしまう。また、４ビツトのマイクロコンピュータの場
合アドレス空間は２に〜８にバイトと程度であるので、
８ビツトの演算も行なうことができないことになる。と
ころで、現在、工作機械等の分野では１ ： １００
００程度の広範囲な速度制御が要求されており、この場
合演算結果としては１４〜１８ピッ；・必要であるが、
例えば１４ビツトとしても変数Ｎの個数Ｎｔは２６８Ｍ
ワードも必要となるので、単純にテーブルをアクセスす
るだけである前述した従来の方法では、４ビツトあるい
は８ビツトのマイクロコンピュータは言うまでもなく高
性能の１６ビツトあるいは３２ビツトのマイクロコンピ
ュータを用いても１４〜１６ビツトの高速で高精度な演
算を行なうことができないという重大な欠点がある。 〔発明の目的〕 本発明の目的は、電動機または電動機により駆動される
移動体の速度を高速かつ高精度に演算できる、電動機ま
たは電動機により駆動される移動体の速度検出方法を提
供することにある。 〔発明の原理〕 本発明の原理を双曲線型の多対１的関数だけでなく、一
般的な単調増加あるいは単調減少の多対１的関数の演算
方法について説明する。ここで。 独立変数Ｘと従属変数Ｙがともに連続した整数である多
対１的関数を Ｙ＝ｆ（Ｘ）＝ （ｇ （Ｘ）） −−−（１２
）とする、これは単調減少関数ｙ＝ｇ（Ｘ）により計算
されるｙの値を切り捨て、切り上げ、四捨五入等により
整数化した関数である。したがって、独立変数Ｘは１個
でなく複数個の整数値が従属変数Ｙのある値（整数）を
とることになり、独立変数Ｘと従属変数Ｙが多対１的関
係となる。第６図は独立変数Ｘと従属変数Ｙのこの多対
１的関数関係を図示したもので、独立変数Ｘの部分集合
ｍ。 −−−ｋ 、−−−、Ｏが従属数Ｙの値Ｙ （ｍ）
、−−−。 Ｙ （ｋ） 、 −−−Ｙ （０）にそれぞれ対応して
いる。ここで、各部分集合の要素を、値の小さいものか
ら大きいものへ順に並べる。小さい方からｎａ＋番目の
要素を１例えば部分集合ｍにおいて’Ｘ（ｎｍ、ｍ）と
するとＹ＝ｆ（Ｘ）は単調減少関数であるから、独立変
数Ｘの各要素Ｘ（１，ｍ）Ｘ （２、ｍ） 、 −−
−、Ｘ （ｎｍ、ｍ） 、 −−−、Ｘ （１。 ｋ） 、 Ｘ （２、ｋ） 、 −−−、Ｘ （ｎ
ｋ、ｋ） 、−−−。 Ｘ （１、Ｏ） 、Ｘ （２、Ｏ） 、−一−，Ｘ
（ｎｏ、 Ｏ）は次表のように部分集合ｍ 、 −−
−、ｋ 、 −−−、Ｏにまとめることかできる。 したがって、独立変数Ｘのある値が与えられたときその
値が部分集合ｍ 、 −−−、ｋ 、 −−−、Ｏのい
ずれに属するかがわかれば対応するＹの値が求まる。 そこで、ＲＯＭなどの記憶装置には各部分集合ｍ 、
−−−、ｋ 、−−−、Ｏを特徴づける値を９込んでテ
ーブルを作り、後でこの値を参照する。 ここで、独立変数又は連続した整数値をとるのでＸ （
ｉ 、 ｋ） ＝Ｘ （ｉ−Ｌ 、 ｋ） ＋ １（ｉ
＝ １ 、２、−−−．７１ｋ ） −−−
（１３）Ｘ （１、ｋ −１） ＝Ｘ （７Ｌｋ、ｋ）
＋ １である０式（１３）、 （１４）かられかるよ
うに、部分集合ｋを特徴づける値α（ｋ）としては部分
集合にの要素のうちで、例えば最小値Ｘ（Ｌ、ｋ）ある
いは最大値Ｘ（ｋ、ｋ）などを用いればよい、また、関
数Ｙ＝ｆ（Ｘ）は単調減少関数であり、連続した整数値
をとるので。 Ｙ （ｋ） ＝Ｙ （ｋ −１） ＋ ｔ −−−
（’ｔ５）Ｙ （ｋ） ＝Ｙ （０） ＋ｋ
−−−（１Ｂ）である。 したがって、第７図に示すように、従属変数Ｙの各イ１
αはＹ （ｍ） 、−−−、Ｙ （ｋ） 、−−−、Ｙ
（ｏ）をアドレスとして各部分集合ｍ 、 −−−、
ｋ 、 −−−、Ｏを特徴づける値α（ｍ）、−−−、
α（ｋ）、−−−α
数されたクロンクジエネレータのクロックパルスの数値
データを演算装置に入力して、前記クロックパルスの計
数値と目的の速度との関係を多対１的関数関係で定義し
て、テーブル参照形式で前記速度を決定する、電動機ま
たは電動機により駆動される移動体の速度検出方法に関
する。 〔技術分野〕 従来、１ＦＴ、動機の速度検出装置としてタコジェネレ
ータが用いられてきた。ところが、検出装置の小形化、
コストダウンを図るために、タコジェネレータを取外し
、従来、位置検出器として用いられてきたパルスジェネ
レータに速度検出器をも兼ねさせたいという要望が強ま
っている。また、タコジェネレータの出力電圧のリップ
ルは速度制御系に悪影響を与えることが知られている。 この点からもタコジェネレータを用いずパルスジェネレ
ータから速度を検出することが望まれている。 このため従来から種々の方法が提案されている。その１
つとして、パルスジェネレータが発生するパルスの周期
を計測し、これをもとにして速度を演算する方法がある
。第９図はこの方法により速度を検出する装置の一例を
示すブロック図で、電動機１０１．パルスジェネレータ
１０２２回転方向判別回路１０３．クロック発生器１０
４．カウンタ１０５．レジスタ１０Ｂ、マイクロコンピ
ュータ１０７からなる。 この装置による速度の検出について第１０図のタイムチ
ャートを参照しながら説明する。電動機１０１が所定量
回転するとパルスジェネレータ１０２は１パルス発生す
る。いま、時刻ｔ１においてパルスジェネレータ １０
２が１パルス（ＰＳ、 ）を発生したものとすると、カ
ウンタ１０５の値はレジスタ１０８に転送されるととも
にカウンタ１０５はリセットされ、カウンタ１０５はク
ロック発生器１０４が発生するクロックパルスの計数を
始める。パルスジェネレータ１０２が時刻Ｌ２において
次の１パルス（ＰＳ２ ）を発生するとカウンタ１０５
で計数した計数値Ｎがレジスタ１０６に転送されて、再
−びカウンタ１０５はリセットされ、カウンタ１０５は
クロックパルスの計数を始める。そして、マイクロコン
ピュータ１０７は時刻ｔ２の時点でレジスタ１０Ｂの内
容である計数イ〆（Ｎを＋＋＋２取り、次式 ただし、Δ×：パルスジェネレータ１０２のｌパルス当
りの回転角 ΔＴ：クロツタ発生器１０４が発生するクロックパルス
の周期 により速度Ｖを演算する。 ここで、ΔＸ、ΔＴはいずれも定数であるからΔＸ／Δ
Ｔも定数である。そこでΔＸ／ΔＴ＝にとおくと、式（
１）は Ｖ ＝ −−−−（２） となり、速度Ｖとカウンター０５の計数値Ｎの関係は、
第１１図に示すように双曲線となる。 したがって、パルスジェネレータ１０２がパルスを発生
するたびに速度Ｖの検出を行なうためには、マイクロコ
ンピュータ−０７は、毎回に／Ｈの演算（除算）を行な
わなければならない、マイクロコンピュータ１０７とし
て安価な４ビツトあるいは８ビツトのマイクロコンピュ
ータを使用とすると、これらのマイクロコンピュータに
は除算命令がないために除算用のサブルーチンを作らな
ければならない。ところが、除算用のサブルーチンによ
る除算は他の命令に比べ実行時間が非常に長くならざる
を得す、高速かつ高精度な除算を行なうことができない
ので、結局、安価な４ビツトあるいは８ビツトのマイク
ロコンピュータを使用することができない。したがって
、高速かつ高精度な除算を行なうためには、除算命令を
有する１６ビツトあるいは３２ビツトのマイクロコンピ
ュータを使用するか、あるいは高速かつ高精度の数値演
算プロセッサをマイクロコンピュータとともに使用しな
ければならない。しかしながら、これらを用いると当然
、コストが高くなり、コストの而から製品としての実用
化が著しく困難になる。 そこで、除算命令を持たない安価な４ビツトあるいは８
ビツトのマイクロコンピュータを使用し、しかも高速か
つ高精度に速度の演算が行なえる速度演算方法の開発が
強く望まれてきた。その１つとして、ＲＯＭなどの記憶
装置にデータを書込んでおき、このデータをアクセスす
ることにより除算を行なう方法が従来、知られている。 この方法は、除算を毎回行なうのではなく、除算結果を
予め計算して、ＲＯＭなどの記憶装置にテーブルとして
書込んでおき、除数をアドレスとして記憶装置の内容、
すなわち求めるべき除算結果を読出すものである０例え
ば、式（２）においてＫ ＝ ９０とし、計数値Ｎが１
から１０まで１ずつ変化するものとすると、式（２）か
ら速度Ｖを予め計算しておき、計数値Ｎをアドレスとし
て記憶装置に書込んでおく。すなわち、第１２図に示す
ように、記憶装置の１番地、２番地、 −−−，１０番
地にそれぞれ９０゜４５、−−−．９のデータを書込ん
でテーブルを作成する。ここで、計９ イ＋ｆｉ Ｎ＝
３のとき、記憶装置のアドレスバスを３にセットすると
、テーブルの３番地の値である”３０”がデータバスに
式（２）による除算結果Ｖとして出力される。 ところで、式（２）は前述したように双曲線関数であり
、また前記速度検出装置では演算手段としてマイクロコ
ンピュータを使用する関係上、速度■、計数値Ｎはとも
に連続した整数値をとる。すなわち、速度■（従属変数
）と計数値Ｎ（独立変数）の間には多対１の対応がつき
、速度演算に用いられる関数（式（２））は多対ｌ的関
数となる。また、従属変数Ｖの分解能はｌである。第１
１図かられかるように、この演算方法では要求されてい
る従属変ａｖの分解能を与えるため従属変数Ｖの個数に
比べ独立変数Ｎの個数が非常に大きくなるという欠点を
有している。このことを７ｆｔ、 １１図を参照して具
体的に説明する。第１１図において、従属変数Ｖの最小
値ｌから最大値Ｖｙｒａｘまでのすべての値に対応する
ためには独立変数Ｎがどのくらいの個数必要になるかを
求める。従属変数Ｖが１゜２ 、−−−、Ｖｍａｘ−１
、Ｖｍａｘという値をとるために独立変数ＮがＮｍａｘ
、Ｎｍａｘ−１、−−−、Ｎｍ１ｎ＋ｌ 。 Ｎｍ１ｎという値をとるとする０次に、従属変数Ｖが１
だけ変化したときの独立変数Ｎの変化量をΔＮとし、こ
れを求める。式（２）よすＮ＝二 −
−−（３）式（３）から独立変数Ｎの変化量ΔＮは、で
表される。 従属変数Ｖは１がらＶｍａにまでの値をとるので、変化
量ΔＮの最小値ΔＮ旧ｎは１式（４〕においてＶ＝Ｖｍ
ａｘとして となる。 ここで、変化量ΔＮは当然、整数値でなければならない
ため ΔＮｍ１ｎ ＝ −１−−−（８） である。 式（５）と式（６）より定数にの値は に＝Ｖｍａｘ （Ｖｍａｘ−１）
−−−（７）である。 式（７）を式（３）に代入すると ■ となる。 ｖ＝ｉのときＮ ＝ Ｎｍａｘ、Ｖ ＝ Ｖｍａｘのと
きＮ＝Ｎ ｍｉｎであるので式（８）より、Ｎｍａｚ、
Ｎｍ１ｎはそれぞれ Ｎｍａｘ ＝ Ｖｍａｘ （Ｖｌ！１ａｘ−１）
−−−（９）Ｎｍｉｎ ＝ Ｖｍａｘ−１−
−−（１０）となる。 したがって、変数Ｎの個数Ｎ丁は Ｎｔ＝ Ｎｍａｘ −Ｎｍ１ｎ ＝ （Ｖｍａｘ−１）
Ｚ−−−（１１）となる。 ここで、テーブルに書込まれるデータが８ヒ゛ント、す
なわち変数Ｖが１から２５５までの整数値をとるとき、
変数Ｎの個数ＮＴは式（１）を計算することにより８４
にバイトも必要だということがわかる。８ビツトのマイ
クロコンピュータのアドレス空間は殆んどのものが８４
にバイトであるから、出力が８ビツトの演算程度でも、
８ビツトのマイクロコンピュータの性能限界までアドレ
ス空間使うことになり他の処理を行なう余裕がなくなっ
てしまう。また、４ビツトのマイクロコンピュータの場
合アドレス空間は２に〜８にバイトと程度であるので、
８ビツトの演算も行なうことができないことになる。と
ころで、現在、工作機械等の分野では１ ： １００
００程度の広範囲な速度制御が要求されており、この場
合演算結果としては１４〜１８ピッ；・必要であるが、
例えば１４ビツトとしても変数Ｎの個数Ｎｔは２６８Ｍ
ワードも必要となるので、単純にテーブルをアクセスす
るだけである前述した従来の方法では、４ビツトあるい
は８ビツトのマイクロコンピュータは言うまでもなく高
性能の１６ビツトあるいは３２ビツトのマイクロコンピ
ュータを用いても１４〜１６ビツトの高速で高精度な演
算を行なうことができないという重大な欠点がある。 〔発明の目的〕 本発明の目的は、電動機または電動機により駆動される
移動体の速度を高速かつ高精度に演算できる、電動機ま
たは電動機により駆動される移動体の速度検出方法を提
供することにある。 〔発明の原理〕 本発明の原理を双曲線型の多対１的関数だけでなく、一
般的な単調増加あるいは単調減少の多対１的関数の演算
方法について説明する。ここで。 独立変数Ｘと従属変数Ｙがともに連続した整数である多
対１的関数を Ｙ＝ｆ（Ｘ）＝ （ｇ （Ｘ）） −−−（１２
）とする、これは単調減少関数ｙ＝ｇ（Ｘ）により計算
されるｙの値を切り捨て、切り上げ、四捨五入等により
整数化した関数である。したがって、独立変数Ｘは１個
でなく複数個の整数値が従属変数Ｙのある値（整数）を
とることになり、独立変数Ｘと従属変数Ｙが多対１的関
係となる。第６図は独立変数Ｘと従属変数Ｙのこの多対
１的関数関係を図示したもので、独立変数Ｘの部分集合
ｍ。 −−−ｋ 、−−−、Ｏが従属数Ｙの値Ｙ （ｍ）
、−−−。 Ｙ （ｋ） 、 −−−Ｙ （０）にそれぞれ対応して
いる。ここで、各部分集合の要素を、値の小さいものか
ら大きいものへ順に並べる。小さい方からｎａ＋番目の
要素を１例えば部分集合ｍにおいて’Ｘ（ｎｍ、ｍ）と
するとＹ＝ｆ（Ｘ）は単調減少関数であるから、独立変
数Ｘの各要素Ｘ（１，ｍ）Ｘ （２、ｍ） 、 −−
−、Ｘ （ｎｍ、ｍ） 、 −−−、Ｘ （１。 ｋ） 、 Ｘ （２、ｋ） 、 −−−、Ｘ （ｎ
ｋ、ｋ） 、−−−。 Ｘ （１、Ｏ） 、Ｘ （２、Ｏ） 、−一−，Ｘ
（ｎｏ、 Ｏ）は次表のように部分集合ｍ 、 −−
−、ｋ 、 −−−、Ｏにまとめることかできる。 したがって、独立変数Ｘのある値が与えられたときその
値が部分集合ｍ 、 −−−、ｋ 、 −−−、Ｏのい
ずれに属するかがわかれば対応するＹの値が求まる。 そこで、ＲＯＭなどの記憶装置には各部分集合ｍ 、
−−−、ｋ 、−−−、Ｏを特徴づける値を９込んでテ
ーブルを作り、後でこの値を参照する。 ここで、独立変数又は連続した整数値をとるのでＸ （
ｉ 、 ｋ） ＝Ｘ （ｉ−Ｌ 、 ｋ） ＋ １（ｉ
＝ １ 、２、−−−．７１ｋ ） −−−
（１３）Ｘ （１、ｋ −１） ＝Ｘ （７Ｌｋ、ｋ）
＋ １である０式（１３）、 （１４）かられかるよ
うに、部分集合ｋを特徴づける値α（ｋ）としては部分
集合にの要素のうちで、例えば最小値Ｘ（Ｌ、ｋ）ある
いは最大値Ｘ（ｋ、ｋ）などを用いればよい、また、関
数Ｙ＝ｆ（Ｘ）は単調減少関数であり、連続した整数値
をとるので。 Ｙ （ｋ） ＝Ｙ （ｋ −１） ＋ ｔ −−−
（’ｔ５）Ｙ （ｋ） ＝Ｙ （０） ＋ｋ
−−−（１Ｂ）である。 したがって、第７図に示すように、従属変数Ｙの各イ１
αはＹ （ｍ） 、−−−、Ｙ （ｋ） 、−−−、Ｙ
（ｏ）をアドレスとして各部分集合ｍ 、 −−−、
ｋ 、 −−−、Ｏを特徴づける値α（ｍ）、−−−、
α（ｋ）、−−−α
〔０〕を記憶装置１′、書込む。そ
して、独立変数Ｘの値が与えられたとき、これが部分集
合ｍ 、 −−−。 ｋ 、−−−，０のいずれに属するかを求めれば、その
ときのアドレスが求める従属変数Ｙの値になる。 本発明では、２進探索法により独立変数Ｘのある値がど
の部分集合に属するかを求める。以下。 これについて説明する。まず、従属変数Ｙは連続した整
数値をとるので一般化するためにアドレスとして相対ア
ドレスを用いる。すなわち、式（１６）のｋの相対アド
レスであり、第７図において、各部分集合ｍ 、 −−
−、ｋ 、 −−−、Ｏの番号ｍ 、 −−−、ｋ 。 −−−，０がテーブル内の相対アドレスとなる。なお、
テーブルは記憶装置内に存在するので、実際に記憶装置
をアクセスするときは物理アドレスＡｐ＋ ｍ 、 −
−−、Ａｐ＋ ｋ 、 −−−、Ａｐ（Ａｐは個／／
Ｌ７） ’：１７ピユータの記憶装置の構成に従って決
まる値）を用いるが、説明に一般性をもたせるためにテ
ーブルアドレスとしては以後、相対アドレスｍ 、 −
−−、ｋ 。 −−−，０を用いる。２進探索法を用いるためにＰを整
数とするとテーブルのアドレスの最大値は２Ｐ という
値をとることになる。次に従属変数Ｙの個数が与えられ
たとき、アドレスの最大値は２Ｐ を最小にする整数
Ｐを求める。Ｐは次式を満足しなければならない。 ｍ≦２ −−− （１７）式（１７
）の両辺の対数をとると、 Ｐ≧ｌ ｏｇ２ ｍ −−−（１８）と
なり、この式（１８）により整数Ｐの最小値が求まる。 第８図は、この整数Ｐの最小値を用いて独立変８！ｘの
与えられた値がどの部分集合に属するかを求める処理の
手順を示すフローチャートである。 まず、予め計算された値である２Ｐを初期値としてＢに
代入する（処理２０１） 、例えば、データが８ビット
のときはＰ＝８であるからＢ＝１２８であり、これを２
進数であられすと”１０００００００″となる。このＢ
の（＋ｊｉをテーブルのアドレスＡの初期値として（処
理２０２） 、記憶装置内に存在するテーブルから部分
集合Ａを代表する値α（Ａ）を読みとる（処理２０３）
、次に、Ｂの値を２で割る（処理２０４）が、よく知
られているように、マイクロコンピュータ内部では、２
で割るということは。 １ビツト右ヘシフトすることと同じであり、通常はシフ
ト命令が使われる。シフト命令はマイクロコンピュータ
にとって基本的な命令の１つであす、スベテノマイクロ
コンピュータがこの命令をもっており、また命令の実行
速度も非常に速いという特徴がある。したがって、Ｂの
値を２で割って、その値を新たにＢとするという計算は
４ビツトあるいは８ビツトのマイクロコンピュータを含
めてすべてのマイクロコンピュータで高速度に処理され
る。次に、処理２０３で読みとった値α（Ａ）を与えら
れた独立変数Ｘの値と比較することにより、与えられた
独立変数Ｘの値が部分集合Ａに属するかどうか判定する
（処理２０５） 、その結果、与えられた独立変数Ｘの
値が部分集合Ａに属する場合は、テーブルのアドレス値
Ａに従属変数Ｙの最小値ｙ （ｏ）を加えたものを求め
る従属変数Ｙ （Ｘ）の値として出力する（処理２０６
）。また１判定の結果、与えられた独立変敗Ｘの値はも
っと大きな部分集合に属する場合はＡ十Ｂをνまたにア
ドレスｆｆｊＡとして（処理２ｏ７）前述の処理を行な
い、もっと小さな部分集合に属する場合は（Ａ−Ｂ）を
新たにアドレス値Ａとして（％理２ｏ８）前述した処理
を繰り返す０以上の動作をたかだかＰ回繰り返すことに
より与えられた独立変数Ｘの値がどの部分集合に属する
のが求まり、そのときのアドレス値Ａに従属変１＆Ｙの
最小値Ｙ
して、独立変数Ｘの値が与えられたとき、これが部分集
合ｍ 、 −−−。 ｋ 、−−−，０のいずれに属するかを求めれば、その
ときのアドレスが求める従属変数Ｙの値になる。 本発明では、２進探索法により独立変数Ｘのある値がど
の部分集合に属するかを求める。以下。 これについて説明する。まず、従属変数Ｙは連続した整
数値をとるので一般化するためにアドレスとして相対ア
ドレスを用いる。すなわち、式（１６）のｋの相対アド
レスであり、第７図において、各部分集合ｍ 、 −−
−、ｋ 、 −−−、Ｏの番号ｍ 、 −−−、ｋ 。 −−−，０がテーブル内の相対アドレスとなる。なお、
テーブルは記憶装置内に存在するので、実際に記憶装置
をアクセスするときは物理アドレスＡｐ＋ ｍ 、 −
−−、Ａｐ＋ ｋ 、 −−−、Ａｐ（Ａｐは個／／
Ｌ７） ’：１７ピユータの記憶装置の構成に従って決
まる値）を用いるが、説明に一般性をもたせるためにテ
ーブルアドレスとしては以後、相対アドレスｍ 、 −
−−、ｋ 。 −−−，０を用いる。２進探索法を用いるためにＰを整
数とするとテーブルのアドレスの最大値は２Ｐ という
値をとることになる。次に従属変数Ｙの個数が与えられ
たとき、アドレスの最大値は２Ｐ を最小にする整数
Ｐを求める。Ｐは次式を満足しなければならない。 ｍ≦２ −−− （１７）式（１７
）の両辺の対数をとると、 Ｐ≧ｌ ｏｇ２ ｍ −−−（１８）と
なり、この式（１８）により整数Ｐの最小値が求まる。 第８図は、この整数Ｐの最小値を用いて独立変８！ｘの
与えられた値がどの部分集合に属するかを求める処理の
手順を示すフローチャートである。 まず、予め計算された値である２Ｐを初期値としてＢに
代入する（処理２０１） 、例えば、データが８ビット
のときはＰ＝８であるからＢ＝１２８であり、これを２
進数であられすと”１０００００００″となる。このＢ
の（＋ｊｉをテーブルのアドレスＡの初期値として（処
理２０２） 、記憶装置内に存在するテーブルから部分
集合Ａを代表する値α（Ａ）を読みとる（処理２０３）
、次に、Ｂの値を２で割る（処理２０４）が、よく知
られているように、マイクロコンピュータ内部では、２
で割るということは。 １ビツト右ヘシフトすることと同じであり、通常はシフ
ト命令が使われる。シフト命令はマイクロコンピュータ
にとって基本的な命令の１つであす、スベテノマイクロ
コンピュータがこの命令をもっており、また命令の実行
速度も非常に速いという特徴がある。したがって、Ｂの
値を２で割って、その値を新たにＢとするという計算は
４ビツトあるいは８ビツトのマイクロコンピュータを含
めてすべてのマイクロコンピュータで高速度に処理され
る。次に、処理２０３で読みとった値α（Ａ）を与えら
れた独立変数Ｘの値と比較することにより、与えられた
独立変数Ｘの値が部分集合Ａに属するかどうか判定する
（処理２０５） 、その結果、与えられた独立変数Ｘの
値が部分集合Ａに属する場合は、テーブルのアドレス値
Ａに従属変数Ｙの最小値ｙ （ｏ）を加えたものを求め
る従属変数Ｙ （Ｘ）の値として出力する（処理２０６
）。また１判定の結果、与えられた独立変敗Ｘの値はも
っと大きな部分集合に属する場合はＡ十Ｂをνまたにア
ドレスｆｆｊＡとして（処理２ｏ７）前述の処理を行な
い、もっと小さな部分集合に属する場合は（Ａ−Ｂ）を
新たにアドレス値Ａとして（％理２ｏ８）前述した処理
を繰り返す０以上の動作をたかだかＰ回繰り返すことに
より与えられた独立変数Ｘの値がどの部分集合に属する
のが求まり、そのときのアドレス値Ａに従属変１＆Ｙの
最小値Ｙ
〔０〕を加えることにより対応する従属変数Ｙ
（Ｘ）の値が求まる。 〔発明の構成〕 本発明の、電動機または電動機によって駆動される移動
体の速度検出方法は、前記電動機または電動機により駆
動される移動体の回転量または位置の移動量に応じたパ
ルス信号を発生するパルスジェネレータと。 既知の時間間隔でクロックパルスを出方する手段と、 前記クロックパルスの計数値を独立変数、ｔＪ記速度を
従属変数として両変数の関係を従属変数の値が１以上の
要素からなる独立変数の部分集合の値によって与えられ
る多対１的関数関係で定義し、従属変数の各個に対応す
る前記部分集合と特徴づける代表値をテーブル形式で記
憶する記憶手段と、 前記パルスジェネレータがパルス信号を発生するたびに
、前記電動機または電動機により駆動される移動体の速
度を演算する演算手段とを備え。 前記パルスジェネレータがパルス信号を発生するたびに
、前記演算手段に入力されるクロックパルスの計数値と
予め定められた手順に基づいて参照される前記記憶手段
のテーブルデータとを順次、比較することにより選択さ
れた前記部分集合に対応する従属変数の値を前記パルス
計数値に対応する速度値として出力することを特徴とす
る。 〔実施例〕 以下１図面を参照しながら本発明の詳細な説明する。 第１図は本発明の速度検出方法を適用した電動機の速度
検出装置のブロック図である０本実施例は第９図の従来
例の構成要件１０１〜１０８にマイクロコンピュータ１
０７°とＲＯＭ １０Ｂを付加したものである。この電
動９１０１の速度Ｖは第９図の従来例と同様に式（２）
により求められ、速度Ｖ、計数イ＋（ｉ Ｎはともに整
数値をとるので１式（２）は第２図の実線で示すような
双曲線型の多対ｌ的関数（図中、計数値Ｎと速度ｖ （
０） 、 ｖ （１） 、−−−。 Ｖ（ｍ）は整数値）となる、したがって、計数値Ｎを独
立変数Ｘ、速度Ｖを従属変数Ｙとし、さらに速度■はＯ
が最小値であるからＹ （０）＝０とし１式（７）など
を用いることにより定ｆｉＫとして適当な値を選んで式
（２）を演算すると、表１と同じ表が得られる。ここで
、従属変数ＹのデータがＹ
（Ｘ）の値が求まる。 〔発明の構成〕 本発明の、電動機または電動機によって駆動される移動
体の速度検出方法は、前記電動機または電動機により駆
動される移動体の回転量または位置の移動量に応じたパ
ルス信号を発生するパルスジェネレータと。 既知の時間間隔でクロックパルスを出方する手段と、 前記クロックパルスの計数値を独立変数、ｔＪ記速度を
従属変数として両変数の関係を従属変数の値が１以上の
要素からなる独立変数の部分集合の値によって与えられ
る多対１的関数関係で定義し、従属変数の各個に対応す
る前記部分集合と特徴づける代表値をテーブル形式で記
憶する記憶手段と、 前記パルスジェネレータがパルス信号を発生するたびに
、前記電動機または電動機により駆動される移動体の速
度を演算する演算手段とを備え。 前記パルスジェネレータがパルス信号を発生するたびに
、前記演算手段に入力されるクロックパルスの計数値と
予め定められた手順に基づいて参照される前記記憶手段
のテーブルデータとを順次、比較することにより選択さ
れた前記部分集合に対応する従属変数の値を前記パルス
計数値に対応する速度値として出力することを特徴とす
る。 〔実施例〕 以下１図面を参照しながら本発明の詳細な説明する。 第１図は本発明の速度検出方法を適用した電動機の速度
検出装置のブロック図である０本実施例は第９図の従来
例の構成要件１０１〜１０８にマイクロコンピュータ１
０７°とＲＯＭ １０Ｂを付加したものである。この電
動９１０１の速度Ｖは第９図の従来例と同様に式（２）
により求められ、速度Ｖ、計数イ＋（ｉ Ｎはともに整
数値をとるので１式（２）は第２図の実線で示すような
双曲線型の多対ｌ的関数（図中、計数値Ｎと速度ｖ （
０） 、 ｖ （１） 、−−−。 Ｖ（ｍ）は整数値）となる、したがって、計数値Ｎを独
立変数Ｘ、速度Ｖを従属変数Ｙとし、さらに速度■はＯ
が最小値であるからＹ （０）＝０とし１式（７）など
を用いることにより定ｆｉＫとして適当な値を選んで式
（２）を演算すると、表１と同じ表が得られる。ここで
、従属変数ＹのデータがＹ
〔０〕からＹ（ｍ）まで２Ｐ
個あるとする。そして、表１において部分集合ｋを′
！＃徴づける値α（ｋ）として木実雄側は部分集合にの
要素のうちで最大のものＸＣｎｋ、ｋ）を用いる。この
ような値α〔ｍ〕 、α（ｍ−１） 、−一−、α〔
ｋ〕 。 ａ Ｃｋ−１） 、−−−、ａ （１） 、 αＣｏ）
がＲＯＭ１０８にテーブルとして予め格納されている。 マイクロコンピュータ１０７’はパルスジェネレータ１
（１２がパルスを発生するたびにレジスタｌｏＧカラカ
ウンタ１０５の計数値Ｎを読取り、ＲＯＭ１０８のテー
ブルをアクセスしてテーブルの値を読出して第３図に示
す手順に従って電動０１０１の検出速度Ｖを求める。ま
ず初期値Ｂを設定し、これをテーブルのアドレスＡの初
期値とする（処理３ｏ１）。例えばデータが８ビツトの
ときはＢ ＝ １２８となり、これを２進数であられす
と”ｔｏｏｏｏｏｏｏ″となる。Ｂの値を１ビツト右ヘ
シフトし、これを新たにＢとする（処理３０２） 、テ
ーブルのアドレスＡからデータα（Ａ）を読込み、アド
レス（Ａ−１）からデータα（Ａ＝１）を読込む（処理
３０３） 、次に、計数値Ｎとデータα（Ａ）を比較し
く処理３０４） 、 Ｎ＞α〔Ａ〕のときは、データ
α（Ａ）は部分集合Ａの要素のうちで最大のものである
から、計数値Ｎはもっと小さい部分集合に属することが
わかり、（Δ十Ｂ）を新たにＡとして（処理３０５）前
述の処理を縁返す、Ｎ＝α（Ａ）であればＮは部分集合
Ａに屈することがわかり、本実施例では前述のようにｙ
（ｏ）＝ｏとしているのでテーブルの相対アドレスで
あるＡが直接、速度Ｖの演算値となる（処理３０８）
、 Ｎ＜α（Ａ）のときはＮは部分集合Ａに属するかま
たはもっと大きい部分集合に属することがわかる。それ
で、ざらにＮをα（Ａ−１）と比較する（処理３０７）
、その結果、Ｎ〉α（Ａ−１）であれば、Ｎは部分集
合Ａに属することがわかるので、Ａが速度■の演算値と
なる（処理３０８） 、 Ｎ＜α（Ａ＋１）であれば、
Ｎはもっと小さい値の部分集合に属することがわかるの
で、（Ａ−Ｂ）を新たにＡとして（処理３０６）の前述
の処理を繰返す、Ｎ＝α〔Ａ−１〕であればＮは部分集
合（Ａ＋１）に属することがわかるので（Ａ＋１）が速
度Ｖの演算値となる（処理３０９） 、以上の動作をた
かだかＰ回繰返すことにより速度Ｖの演算値が求まる。 以上説明したように、本実施例では割算命令をもたない
マイクロコンピュータであっても第３図かられかるよう
にシフト命令とメモリのアクセスおよびデータの比較を
行なう命令だけで、しかもデータのビット数がＰの場合
はたかだかＰ回の繰返しにより高速かつ高精度な速度演
算ができるという効果がある。 第４図は本発明の速度検出方法を適用した電動機の速度
検出装置の他の実施例を示すブロック図である０本実施
例は、第１図の構成要件１０１〜１０８、１０８に比較
回路１０ｆ３とアドレス発生回路１１０を付加したもの
で、第１図の実施例と同様に表１において部分集合ｋを
特徴づける値α（ｋ）としては部分集合にの要素のうち
で最大のものＸ（ｍｋ。 ｋ〕を用いる。比較回路１０９は一般的な論理回路によ
り構成されており、レジスタ１０６の計数値Ｎ（独立変
数Ｘ）とＲＯＭ １０８のテーブルのデータの（ｋ）と
比較し、αＣｋ）≧Ｎであればその出力Ｓが“１”とな
る、また、ｆｉＳ１図の実施例と同様に速度■の大きさ
の最小値・はＯであるから、ｙ （ｏ）＝ｏとする。し
たがって、テーブルの相対アドレスが直接、演算された
速度Ｖになる。アドレス発生回路１１０もゲート回路等
の一般的な論理回路により構成されており、二進探索法
の手順に従いテーブルをアクセスするためのアドレスＡ
を発生する手段で、電動機１０１の速度Ｖを求める。 次に、本実施例の動作を説明する。ここで、速度■（従
属変ＭＹ）のデータは８ビツトとする。 パルスジェネレータ１０２がパルスを発生するとカウン
タ１０５の計数値Ｎがレジスタ１０Ｂにラッチされ、こ
の値が比較回路１０９に入力される。次に第５図に示す
手順に従いアドレス発生回路１１０がアドレスＡを発生
する。先ずアドレスＡの初期値を２７に設定する（処理
４０１） 、すなわち２進数で書くと ”！０００００
００”というように、先ずデータの８ビツト目に注目し
これを”１ｎとし他のビ゛ットはすべて”Ｏ”にする、
アドレス発生回路１１０によってテーブルのアドレスバ
スにアドレスＡが与えられてテーブルのデータバスにα
（Ａ）が読出される（処理４０２） 、これが比較回路
１０８に人力されてα（Ａ）とカウント値Ｎの値を比較
しく処理４０３） 、 Ｎ≧α（Ａ）であれば、出力Ｓ
を′１″に、Ｎくα（Ａ）であれば０”にして。 出力Ｓがアドレス発生回路１１０に入力される。アドレ
ス発生回路１１０では出力Ｓの値が１”であれば、当該
ビットをそのまま（”１”）にして１つ下のビットを”
１”にしく処理４０８） 、また出力Ｓの値が“Ｏ”で
あれば当該ビットを”Ｏ”にシテ（処理４０４） 、
１つ下のビットを”１”ニスる（処理４０８）。すな
わち、アドレスＡは出力Ｓの値によって１１０００００
０”か”０１００００００”のどちらかに設定され、前
述の動作を繰返される。このような動作を８回繰返すと
アドレス発生回路１１０はそのときのアドレスの値Ａを
演算結果Ｙとして出力しく処理４０７） 、これによっ
て電動り、１０１の速度■が求まる。 −ｔｉｌｔに従属変数ＹのデータがＰビットであるとき
は、前述の動作をＰ回繰返すことにより演算結果Ｙが出
力され、これによって電動Ｌ２１０１の速度Ｖが求まる
。 このように、木実流側では、マイクロコンピュータを使
用せず論理回路からなる比較回路１０９およびアドレス
発生回路１１０を使用して電動機の速度Ｖを演算でき、
また、一般に論理回路だけ構成した場合の方がマイクロ
コンピュータを用いる場合よりも実行速度が極めて早い
ということが知られており、マイクロコンピュータを使
用した第１図の実施例より、さらに高速の演算が可能と
なる。 なお、本発明は、実施例に示した双曲線型の関数の演算
のみに適用されるものではなく、一般的に多対１的関数
の演算方式として用いられることは言うまでもないこと
である。また、本発明は電動機の速度検出装置にのみ適
用されるものではなく、他の装置の多対１的関数の演算
方式として当然用いることができる。 〔発明の効果〕 本発明は、特別な命令をもたないごく普通の４ビツトあ
るいは８ビツトマイクロコンピユータを使用し、あるい
はマイクロコンピュータを使用せず論理回路のみで、電
動機の速度演算のような多対１的関数を高速かつ高精度
に演算にできるとｕｌう優れた効果を有する。
個あるとする。そして、表１において部分集合ｋを′
！＃徴づける値α（ｋ）として木実雄側は部分集合にの
要素のうちで最大のものＸＣｎｋ、ｋ）を用いる。この
ような値α〔ｍ〕 、α（ｍ−１） 、−一−、α〔
ｋ〕 。 ａ Ｃｋ−１） 、−−−、ａ （１） 、 αＣｏ）
がＲＯＭ１０８にテーブルとして予め格納されている。 マイクロコンピュータ１０７’はパルスジェネレータ１
（１２がパルスを発生するたびにレジスタｌｏＧカラカ
ウンタ１０５の計数値Ｎを読取り、ＲＯＭ１０８のテー
ブルをアクセスしてテーブルの値を読出して第３図に示
す手順に従って電動０１０１の検出速度Ｖを求める。ま
ず初期値Ｂを設定し、これをテーブルのアドレスＡの初
期値とする（処理３ｏ１）。例えばデータが８ビツトの
ときはＢ ＝ １２８となり、これを２進数であられす
と”ｔｏｏｏｏｏｏｏ″となる。Ｂの値を１ビツト右ヘ
シフトし、これを新たにＢとする（処理３０２） 、テ
ーブルのアドレスＡからデータα（Ａ）を読込み、アド
レス（Ａ−１）からデータα（Ａ＝１）を読込む（処理
３０３） 、次に、計数値Ｎとデータα（Ａ）を比較し
く処理３０４） 、 Ｎ＞α〔Ａ〕のときは、データ
α（Ａ）は部分集合Ａの要素のうちで最大のものである
から、計数値Ｎはもっと小さい部分集合に属することが
わかり、（Δ十Ｂ）を新たにＡとして（処理３０５）前
述の処理を縁返す、Ｎ＝α（Ａ）であればＮは部分集合
Ａに屈することがわかり、本実施例では前述のようにｙ
（ｏ）＝ｏとしているのでテーブルの相対アドレスで
あるＡが直接、速度Ｖの演算値となる（処理３０８）
、 Ｎ＜α（Ａ）のときはＮは部分集合Ａに属するかま
たはもっと大きい部分集合に属することがわかる。それ
で、ざらにＮをα（Ａ−１）と比較する（処理３０７）
、その結果、Ｎ〉α（Ａ−１）であれば、Ｎは部分集
合Ａに属することがわかるので、Ａが速度■の演算値と
なる（処理３０８） 、 Ｎ＜α（Ａ＋１）であれば、
Ｎはもっと小さい値の部分集合に属することがわかるの
で、（Ａ−Ｂ）を新たにＡとして（処理３０６）の前述
の処理を繰返す、Ｎ＝α〔Ａ−１〕であればＮは部分集
合（Ａ＋１）に属することがわかるので（Ａ＋１）が速
度Ｖの演算値となる（処理３０９） 、以上の動作をた
かだかＰ回繰返すことにより速度Ｖの演算値が求まる。 以上説明したように、本実施例では割算命令をもたない
マイクロコンピュータであっても第３図かられかるよう
にシフト命令とメモリのアクセスおよびデータの比較を
行なう命令だけで、しかもデータのビット数がＰの場合
はたかだかＰ回の繰返しにより高速かつ高精度な速度演
算ができるという効果がある。 第４図は本発明の速度検出方法を適用した電動機の速度
検出装置の他の実施例を示すブロック図である０本実施
例は、第１図の構成要件１０１〜１０８、１０８に比較
回路１０ｆ３とアドレス発生回路１１０を付加したもの
で、第１図の実施例と同様に表１において部分集合ｋを
特徴づける値α（ｋ）としては部分集合にの要素のうち
で最大のものＸ（ｍｋ。 ｋ〕を用いる。比較回路１０９は一般的な論理回路によ
り構成されており、レジスタ１０６の計数値Ｎ（独立変
数Ｘ）とＲＯＭ １０８のテーブルのデータの（ｋ）と
比較し、αＣｋ）≧Ｎであればその出力Ｓが“１”とな
る、また、ｆｉＳ１図の実施例と同様に速度■の大きさ
の最小値・はＯであるから、ｙ （ｏ）＝ｏとする。し
たがって、テーブルの相対アドレスが直接、演算された
速度Ｖになる。アドレス発生回路１１０もゲート回路等
の一般的な論理回路により構成されており、二進探索法
の手順に従いテーブルをアクセスするためのアドレスＡ
を発生する手段で、電動機１０１の速度Ｖを求める。 次に、本実施例の動作を説明する。ここで、速度■（従
属変ＭＹ）のデータは８ビツトとする。 パルスジェネレータ１０２がパルスを発生するとカウン
タ１０５の計数値Ｎがレジスタ１０Ｂにラッチされ、こ
の値が比較回路１０９に入力される。次に第５図に示す
手順に従いアドレス発生回路１１０がアドレスＡを発生
する。先ずアドレスＡの初期値を２７に設定する（処理
４０１） 、すなわち２進数で書くと ”！０００００
００”というように、先ずデータの８ビツト目に注目し
これを”１ｎとし他のビ゛ットはすべて”Ｏ”にする、
アドレス発生回路１１０によってテーブルのアドレスバ
スにアドレスＡが与えられてテーブルのデータバスにα
（Ａ）が読出される（処理４０２） 、これが比較回路
１０８に人力されてα（Ａ）とカウント値Ｎの値を比較
しく処理４０３） 、 Ｎ≧α（Ａ）であれば、出力Ｓ
を′１″に、Ｎくα（Ａ）であれば０”にして。 出力Ｓがアドレス発生回路１１０に入力される。アドレ
ス発生回路１１０では出力Ｓの値が１”であれば、当該
ビットをそのまま（”１”）にして１つ下のビットを”
１”にしく処理４０８） 、また出力Ｓの値が“Ｏ”で
あれば当該ビットを”Ｏ”にシテ（処理４０４） 、
１つ下のビットを”１”ニスる（処理４０８）。すな
わち、アドレスＡは出力Ｓの値によって１１０００００
０”か”０１００００００”のどちらかに設定され、前
述の動作を繰返される。このような動作を８回繰返すと
アドレス発生回路１１０はそのときのアドレスの値Ａを
演算結果Ｙとして出力しく処理４０７） 、これによっ
て電動り、１０１の速度■が求まる。 −ｔｉｌｔに従属変数ＹのデータがＰビットであるとき
は、前述の動作をＰ回繰返すことにより演算結果Ｙが出
力され、これによって電動Ｌ２１０１の速度Ｖが求まる
。 このように、木実流側では、マイクロコンピュータを使
用せず論理回路からなる比較回路１０９およびアドレス
発生回路１１０を使用して電動機の速度Ｖを演算でき、
また、一般に論理回路だけ構成した場合の方がマイクロ
コンピュータを用いる場合よりも実行速度が極めて早い
ということが知られており、マイクロコンピュータを使
用した第１図の実施例より、さらに高速の演算が可能と
なる。 なお、本発明は、実施例に示した双曲線型の関数の演算
のみに適用されるものではなく、一般的に多対１的関数
の演算方式として用いられることは言うまでもないこと
である。また、本発明は電動機の速度検出装置にのみ適
用されるものではなく、他の装置の多対１的関数の演算
方式として当然用いることができる。 〔発明の効果〕 本発明は、特別な命令をもたないごく普通の４ビツトあ
るいは８ビツトマイクロコンピユータを使用し、あるい
はマイクロコンピュータを使用せず論理回路のみで、電
動機の速度演算のような多対１的関数を高速かつ高精度
に演算にできるとｕｌう優れた効果を有する。
第１図は本発明の速度検出方法を適用した電動機の速度
検出装置の一実施例を示すブロック図。 第２図は第１図の速度検出装置における計数値Ｎと速度
■の関係を示す図、第３図はｆｆ５１図の速度検出装置
における速度Ｖの演算処理を示すフローチャート、第４
図は本発明の速度検出方法を適用した電ｅ機の速度検出
装置の他の実施例を示すブロック図、第５図は第４の速
度検出装置における速度■の演算処理を示すフローチャ
ート、第６図は独立変数Ｘと従属変数Ｙの多対１的関係
を示す図、第７図は本発明の原理を示す、記憶装置のテ
ーブルの内容とアドレスの関係を示す図、第８図は独立
変数Ｘのある値がどの部分集合に属するかを２進探索法
により求める処理のフローチャート、第９図は電！ｅ４
２の速度検出装置の従来例を示すブロック図、第１Ｏ図
は第９図は速度検出装置におけるパルスジェネレータ１
０２の発生ノくルスとクロ７クパルスからカウンタ１０
５しこより計数）１ｆ１を求める動作を説明するタイム
チャート、第１１図は第９図の速度検出装置における計
数イ直Ｎと速度Ｖの関数関係を示す図、第１２図Ｃ±速
度Ｖを予め計算して記憶装置に格納しておきｔ計数（ｌ
ａＮをアト゛レスとして速度■を読出す、従来の速度検
出方法を示す図である。 １０１：電動機 １０２：パルスジェネレータ １０４：クロンク発生器 １０５： カウンタ １０６＝レジスタ １０７’ ：マイクロコンピュータ １０８：記憶装置 １０８：比較回路 １１Ｏニアドレス発生回路 Ｘ：独立変数 Ｑ −−一、 ｌ（、−−−、ｍ ：独立変数Ｘの部分
集合Ｙ：従属変数、 Ｙ （０） 、 −−−、Ｙ （ｋ）
、 −−−、ｙ （ｍ） 、 従
属変数の各個、 α（０）、−、α（ｋ） 、−、α〔ｍ〕；各部分集合
０．−−−、 ｋ、−一−，ｍを特徴づ（する代表値。 特許出願人 株式会社安川電機製作所 第３図 ■ 第４図 第５図 第６図 箒７図 第８図 第 １０図 第１１図 第１２図 子糸プｄネ市正甚２ （自発） 昭和５９年１１月３０日
検出装置の一実施例を示すブロック図。 第２図は第１図の速度検出装置における計数値Ｎと速度
■の関係を示す図、第３図はｆｆ５１図の速度検出装置
における速度Ｖの演算処理を示すフローチャート、第４
図は本発明の速度検出方法を適用した電ｅ機の速度検出
装置の他の実施例を示すブロック図、第５図は第４の速
度検出装置における速度■の演算処理を示すフローチャ
ート、第６図は独立変数Ｘと従属変数Ｙの多対１的関係
を示す図、第７図は本発明の原理を示す、記憶装置のテ
ーブルの内容とアドレスの関係を示す図、第８図は独立
変数Ｘのある値がどの部分集合に属するかを２進探索法
により求める処理のフローチャート、第９図は電！ｅ４
２の速度検出装置の従来例を示すブロック図、第１Ｏ図
は第９図は速度検出装置におけるパルスジェネレータ１
０２の発生ノくルスとクロ７クパルスからカウンタ１０
５しこより計数）１ｆ１を求める動作を説明するタイム
チャート、第１１図は第９図の速度検出装置における計
数イ直Ｎと速度Ｖの関数関係を示す図、第１２図Ｃ±速
度Ｖを予め計算して記憶装置に格納しておきｔ計数（ｌ
ａＮをアト゛レスとして速度■を読出す、従来の速度検
出方法を示す図である。 １０１：電動機 １０２：パルスジェネレータ １０４：クロンク発生器 １０５： カウンタ １０６＝レジスタ １０７’ ：マイクロコンピュータ １０８：記憶装置 １０８：比較回路 １１Ｏニアドレス発生回路 Ｘ：独立変数 Ｑ −−一、 ｌ（、−−−、ｍ ：独立変数Ｘの部分
集合Ｙ：従属変数、 Ｙ （０） 、 −−−、Ｙ （ｋ）
、 −−−、ｙ （ｍ） 、 従
属変数の各個、 α（０）、−、α（ｋ） 、−、α〔ｍ〕；各部分集合
０．−−−、 ｋ、−一−，ｍを特徴づ（する代表値。 特許出願人 株式会社安川電機製作所 第３図 ■ 第４図 第５図 第６図 箒７図 第８図 第 １０図 第１１図 第１２図 子糸プｄネ市正甚２ （自発） 昭和５９年１１月３０日
Claims (1)
- 【特許請求の範囲】 パルスジェネレータの検出パルス間毎に計数されたクロ
ックジェネレータのクロックパルスの数値データを演算
装置に入力して、前記クロックパルスの計数値と目的の
速度との関係を多対１的関数関係で定義して、テーブル
参照形式で前記速度を決定する、電動機または電動機に
より駆動される移動体の速度検出方法において、 前記電動機または電動機により駆動される移動体の回転
量または位置の移動量に応じたパルス信号を発生するパ
ルスジェネレータと、 既知の時間間隔でクロックパルスを出力する手段と、 前記クロックパルスの計数値を独立変数、前記速度を従
属変数として両変数の関係を従属変数の値が１以上の要
素からなる独立変数の部分集合の値によって与えられる
多対１的関数関係で定義し、従属変数の各値に対応する
前記部分集合を特徴づける代表値をテーブル形式で記憶
する記憶手段と、 前記パルスジェネレータがパルス信号を発生するたびに
、前記電動機または電動機により駆動される移動体の速
度を演算する演算手段とを備え、前記パルスジェネレー
タがパルス信号を発生するたびに、前記演算手段に入力
されるクロックパルスの計数値と予め定められた手順に
基づいて参照される前記記憶手段のテーブルデータとを
順次、比較することにより選択された前記部分集合に対
応する従属変数の値を前記パルス計数値に対応する速度
値として出力することを特徴とする、電動機または電動
機により駆動される移動体の速度検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59168858A JPS6147568A (ja) | 1984-08-14 | 1984-08-14 | 電動機または電動機により駆動される移動体の速度検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59168858A JPS6147568A (ja) | 1984-08-14 | 1984-08-14 | 電動機または電動機により駆動される移動体の速度検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6147568A true JPS6147568A (ja) | 1986-03-08 |
Family
ID=15875862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59168858A Pending JPS6147568A (ja) | 1984-08-14 | 1984-08-14 | 電動機または電動機により駆動される移動体の速度検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6147568A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365770A (en) * | 1976-11-24 | 1978-06-12 | Wabco Westinghouse Gmbh | Digital measuring method and device for speed |
-
1984
- 1984-08-14 JP JP59168858A patent/JPS6147568A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365770A (en) * | 1976-11-24 | 1978-06-12 | Wabco Westinghouse Gmbh | Digital measuring method and device for speed |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2678183B2 (ja) | デジタルプロセッサ制御装置および実行時記憶割当ての方法 | |
| US4432053A (en) | Address generating apparatus and method | |
| JPH0364890B2 (ja) | ||
| JPH03100725A (ja) | キャリーチェインの増分器／減分器回路 | |
| CN1006586B (zh) | 存贮器电路 | |
| SE424581B (sv) | Metod och anordning for adressering av ett minne | |
| JPH0786826B2 (ja) | 整数除算回路 | |
| JPS6147568A (ja) | 電動機または電動機により駆動される移動体の速度検出方法 | |
| CA1115425A (en) | Data processor with address extension | |
| CA2160499A1 (en) | Bridge between buses in a system having a plurality of buses with different memory addressing capacities and having an arrangement for reallocating memory segments within the system memory map | |
| JP2538645B2 (ja) | 曲線の折線近似装置 | |
| KR900000955B1 (ko) | 자기 디스크 제어장치 | |
| JP4520139B2 (ja) | キャッシュ制御装置のヒット／ミス判定方法及び装置 | |
| JPS6125275A (ja) | ベクトル命令処理装置 | |
| SU847319A1 (ru) | Устройство дл логарифмировани МАССиВОВ дВОичНыХ чиСЕл | |
| JPS63111408A (ja) | デイジタル式位置検出装置 | |
| SU995095A1 (ru) | Частотно-импульсный функциональный преобразователь | |
| SU1128221A1 (ru) | Цифровое устройство управлени | |
| SU842968A1 (ru) | Устройство дл контрол регистраСдВигА | |
| JPS6156821B2 (ja) | ||
| JP3125436B2 (ja) | ビットオフセット量計算装置 | |
| JP2865236B2 (ja) | 積算記録装置 | |
| JPS633330B2 (ja) | ||
| SU1205153A1 (ru) | Аппроксимирующий функциональный преобразователь | |
| JPS63113726A (ja) | 演算処理装置 |