JPS6146786B2 - - Google Patents

Info

Publication number
JPS6146786B2
JPS6146786B2 JP7372880A JP7372880A JPS6146786B2 JP S6146786 B2 JPS6146786 B2 JP S6146786B2 JP 7372880 A JP7372880 A JP 7372880A JP 7372880 A JP7372880 A JP 7372880A JP S6146786 B2 JPS6146786 B2 JP S6146786B2
Authority
JP
Japan
Prior art keywords
output
gate
input
input terminal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7372880A
Other languages
Japanese (ja)
Other versions
JPS57555A (en
Inventor
Kenichi Yamatani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Electric Manufacturing Ltd
Original Assignee
Toyo Electric Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Electric Manufacturing Ltd filed Critical Toyo Electric Manufacturing Ltd
Priority to JP7372880A priority Critical patent/JPS57555A/en
Publication of JPS57555A publication Critical patent/JPS57555A/en
Publication of JPS6146786B2 publication Critical patent/JPS6146786B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P13/00Indicating or recording presence, absence, or direction, of movement
    • G01P13/02Indicating direction only, e.g. by weather vane
    • G01P13/04Indicating positive or negative direction of a linear movement or clockwise or anti-clockwise direction of a rotational movement

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
  • Electric Propulsion And Braking For Vehicles (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は新交通システム車両の運転装置に係
り、特に側方案内輪によるかじ取機構部を具備す
る車両の保安を計る後退検知装置に関する。 新交通システム車両においては、例えば昇り勾
配で坂道発進する場合などに車両が後退すると、
側方案内輪によるかじ取機構部に損傷を生じるも
のがある。 本発明はかかる車両の後退時にその後退距離を
計測し、一定距離以上後退した際、後退検知信号
を出力する装置において、後退距離を計る計測装
置にアツプダウンカウンタを用いることにより、
かじ取機構部にかかる実際の負担をより正確に察
知し、車両の保安を計るに十分な後退検知機能を
有する装置を提供するものである。 以下本発明を図面に基づいて説明する。 第1図は本発明による後退検知装置の一実施例
を示す構成図である。第1図においてAは第1の
速度パルス、Bは第2の速度パルスで車両の前進
時は第2図の位相関係、車両の後退時は第3図の
位相関係となるものとする。1,8,9はそれぞ
れインバータ、2,3は入力波形の立上り時に出
力が短時間ハイレベルとなる微分回路、4,5,
7,11,12はアンドゲート、6,13はオア
ゲート、10はセツト入力端子S、リセツト入力
端子R、出力端子Q、反転出力端子を有する
RSフリツプフロツプ、14は切替端子の前進点
Fおよび後進点TBを切替る進行方向切替スイツ
チであり、例示の如くアンドゲート11,12の
開閉のほか運転方向切替回路(図示せず)を切替
るように作用して車両の進行方向を決めている。 15はクロツクパルス入力端子CK、アツプダ
ウン制御入力端子UD、ボロー出力端子BR、出力
端子Z1,…,Zoを有する2進アツプダウンカウ
ンタ回路である。ここで2進アツプダウンカウン
タ回路15はZがZ1を最下位桁として順次Z2〜Z
oで表わされる2進数を示し、クロツクパルス前
をTn、クロツクパルス後をTn+1として第1表に
示す真理値表に従い動作するものとする。さらに
ボロー出力端子BRは、アツプダウン制御入力端
子UDが「0」でダウンカウントが選択されてい
て、出力カウント値Zが「0」のとき「1」とな
るものとする。
The present invention relates to a driving device for a new transportation system vehicle, and more particularly to a backward detection device for ensuring the safety of a vehicle equipped with a steering mechanism section using side guide wheels. In new transportation system vehicles, when the vehicle backs up, for example when starting on an uphill slope,
Some damage may occur to the steering mechanism by the side guide wheels. The present invention provides a device that measures the distance of the vehicle when it is reversing and outputs a reversing detection signal when the vehicle has retreated beyond a certain distance, by using an up-down counter as the measuring device for measuring the reversing distance.
It is an object of the present invention to provide a device having a backward detection function sufficient to more accurately detect the actual load placed on a steering mechanism and to measure the safety of a vehicle. The present invention will be explained below based on the drawings. FIG. 1 is a block diagram showing an embodiment of a backward detection device according to the present invention. In FIG. 1, A is the first speed pulse, B is the second speed pulse, and when the vehicle is moving forward, the phase relationship is as shown in FIG. 2, and when the vehicle is moving backward, the phase relationship is as shown in FIG. 3. 1, 8 and 9 are inverters, 2 and 3 are differentiating circuits whose output is at a high level for a short time when the input waveform rises, 4, 5,
7, 11, 12 are AND gates, 6, 13 are OR gates, 10 is a set input terminal S, a reset input terminal R, an output terminal Q, and an inverted output terminal.
The RS flip-flop 14 is a forward direction changeover switch that changes forward point T F and reverse point T B of the switching terminal, and in addition to opening and closing AND gates 11 and 12 as illustrated, it also changes the driving direction changeover circuit (not shown). It acts to determine the direction of travel of the vehicle. 15 is a binary up-down counter circuit having a clock pulse input terminal CK, an up-down control input terminal UD, a borrow output terminal BR, and output terminals Z 1 , . . . , Zo . Here, the binary up-down counter circuit 15 sequentially changes Z from Z2 to Z with Z1 as the least significant digit.
It is assumed that the operation is performed according to the truth table shown in Table 1, where T n is before the clock pulse and T n +1 is after the clock pulse. Furthermore, it is assumed that the borrow output terminal BR becomes "1" when the up-down control input terminal UD is "0", down counting is selected, and the output count value Z is "0".

【表】 また、16は比較数値入力端子X1,…,Xo
Y1,…,Yoおよび出力端子OUTを有する2進比
較回路であり、2進数X(X1最下位桁として順
次X2〜Xoで表わされる)と2進数Y(Y1を最下
位桁として順次Y2〜Yoで表わされる)とを比較
し、2進数Xが2進数Yより小さいとき出力端子
OUTを「0」とし、2進数Xが2進数Yと同じ
か2進数Yより大きいとき出力端子OUTを
「1」とする。 17はスイツチS1〜Soを有して2進比較回路
16の比較数値入力端子Y1〜Yoの入力信号を設
定し、後退検知距離を決定する設定スイツチであ
る。 つぎに、このようにしてなる本発明の第1図実
施例の機能について第4図〜第5図を参照して詳
述する。 第4図は車両の前進時の第1図実施例における
各部の波形を示す図である。すなわち速度パルス
Aは微分回路2に加えられ、その微分回路2の出
力は第4図Cの如くなりアンドゲート4に加えら
れる。またアンドゲート4に加えられる速度パル
スBは微分回路2の出力Cがハイレベルのときロ
ーレベルであるから、アンドゲート4の出力Eは
常にローレベルとなる。 一方、速度パルスAはインバータ1に加えら
れ、そのインバータ1の出力は微分回路3に加え
られる。微分回路3の出力は第4図Dの如くな
り、アンドゲート5に加えられる。またアンドゲ
ート5に加えられる速度パルスBは微分回路3の
出力Dがハイレベルのときハイレベルであるか
ら、アンドゲート5の出力Fには微分回路3の出
力Dが表われる。 したがつてアンドゲート4の出力Eとアンドゲ
ート5の出力Fを入力するとオアゲート6の出力
には、微分回路3の出力Dが表われアンドゲート
7に加えられる。アンドゲート7の他の入力には
2進アツプダウンカウンタ回路15のボロー出力
端子BRよりの出力がインバータ9を通つて加え
られる。さらにアンドゲート7の出力はインバー
タ8を通つて2進アツプダウンカウンタ回路15
のクロツクパルス入力端子CKに加えられる。前
記アンドゲート4の出力EはSRフリツプフロツ
プ10のセツト入力端子Rに加えられる。また前
記アンドゲート5の出力FはSRフリツプフロツ
プ10のリセツト入力端子Rに加えられる。 しかるにアンドゲート4の出力Eは常にローレ
ベル、アンドゲート5の出力Fには第4図に示す
如くパルス列が出力されるため、SRフリツプフ
ロツプ10の出力端子Qの出力はローレベルとな
り、アンドゲート11に加えられ、SRフリツプ
フロツプ10の反転出力端子の出力はハイレベ
ルとなりアンドゲート12に加えられる。 ここで進行方向切替スイツチ14が前進に選択
されていれば、進行方向切替スイツチ14の切替
端子の前進点TFを通してアンドゲート11の入
力端子にハイレベル電圧Vccの切替信号が与えら
れ、アンドゲート12の出力は常にローレベルで
あり、アンドゲート11の出力がオアゲート13
の入力に加わる。したがつてオアゲート13の出
力にはRSフリツプフロツプ10の出力端子Qの
出力が表われ、2進アツプダウンカウンタ回路1
5のアツプダウン制御入力端子UDに与えられ
る。 前記SRフリツプフロツプ10の出力端子Qの
出力はローレベルであるから2進アツプダウンカ
ウンタ回路15はダウンカウント側に選択され、
インバータ8からクロツクパルス入力端子CKに
クロツクパルスが与えられる毎に第1表の真理表
によりカウントダウンしていく。 ここで2進アツプダウンカウンタ回路15のカ
ウント値Zが「0」となるとボロー出力端子BR
の出力が「1」となりインバータ9を通つてアン
ドゲート7に与えられる。したがつてアンドゲー
ト7の出力はローレベルとなり、以後クロツクパ
ルス入力端子CKにクロツクパルスは与えられな
い。 すなわち、進行方向切替スイツチ14が前進に
選択されて車両が前進すると、2進アツプダウン
カウンタ回路15はカウントダウンしてカウント
値Zが「0」になると以後カウンテ値Zを「0」
に保つ。 また、進行方向切替スイツチ14が後進に選択
されていれば、進行方向切替スイツチ14の切替
端子の後進点TBを通してアンドゲート12の入
力端子にハイレベル電圧Vccの切替信号が与えら
れ、アンドゲート11の出力は常にローレベルで
ありアンドゲート12の出力がオアゲート13の
入力に加わる。したがつてオアゲート13の出力
にはSRフリツプフロツプ10の反転出力端子
の出力が表われ、2進アツプダウンカウンタ回路
15のアツプダウン制御入力端子UDに与えられ
る。 前記SRフリツプフロツプ10の反転出力端子
の出力はハイレベルであるから2進アツプダウ
ン回路15はアツプカウント側に選択され、イン
バータ8からクロツクパルス入力端子CKにクロ
ツクパルスが与えられる毎に第1表の真理値表に
よりカウントアツプしていく。 ここで2進アツプダウンカウンタ回路15のカ
ウント値Zが設定スイツチ17で設定した値に達
すると2進比較回路16の出力端子OUTがハイ
レベルとなり後退検知信号を発生する。 第5図は車両の後進時の第1図実施例における
各部の波形を示す図である。この場合は前記SR
フリツプフロツプ10の出力Qはハイレベル、反
転出力はローレベルとなるため進行方向切替ス
イツチ14が後進側に選択されていればアツプダ
ウン制御入力端子UDにはローレベルが与えら
れ、2進アツプダウンカウンタ回路15はダウン
カウント側に選択され、進行方向切替スイツチ1
4が前進側に選択されていればアツプダウン制御
入力端子UDにはハイレベルが与えられ、2進ア
ツプダウンカウンタ回路15はアツプカウント側
に選択される。 すなわち、進行方向切替スイツチ14が後進に
選択されていて車両が後進すると、2進アツプダ
ウンカウンタ回路15はカウントダウンしてカウ
ント値Zが「0」になると以後カウント値Zを
「0」に保つ。 逆に進行方向切替スイツチ14が前進に選択さ
れていて車両が後進すると、2進アツプダウンカ
ウンタ回路15はカウントアツプしてカウント値
Zが設定スイツチ17で設定した値に達すると後
退検知信号を発生する。 以上のような機能を有する後退検知装置が、第
6図〜第9図に示す車両の動きに対してどのよう
に応答するか以下説明する。 第6図は走行中の車両がS点で一旦停止した後
単にS点より後退した場合であり、2進アツプダ
ウンカウンタ回路15はカウントアツプを続けS
点から設定パルス数後方のE点にて後退を検知す
る。第7図はS点より後退し一度前進した後再び
後退した場合であり、2進アツプダウンカウンタ
回路15はS−S1間はカウントアツプ、S1−S2
はカウントダウン、S2−E間はカウントアツプ
し、S点から設定パルス数後方のE点にて後退を
検知する。第8図はS点より前進しA点に達した
後に後退した場合であり、2進アツプダウンカウ
ンタ回路15はS−A間は「0」を保持し、A−
F間はカウントアツプし、A点から設定パルス数
後方のF点にて後退を検知する。第9図はS点よ
り後退し一度前進してS点より前方のA点に達し
た後に後退した場合であり、2進アツプダウンカ
ウンタ回路はS−S1間はカウントアツプ、S1−S2
間はカウントダウン、S2−A間は「0」を保持
し、A−F間はカウントアツプし、A点から設定
パルス数後方のF点にて後退を検知する。 以上説明したように本発明によれば、車両の後
退時に進行方向にとらわれることなく、車両の複
雑な動きに対しても十分に対応して適切な後退検
知信号を発生せしめて、最大限の車両の保安を計
り得る後退検知装置を提供できる。
[Table] Also, 16 is the comparative numerical value input terminal X 1 ,..., X o ,
This is a binary comparator circuit having Y 1 , ... , Y o and an output terminal OUT, and it compares binary number (expressed as digits sequentially as Y 2 to Y o ), and when the binary number X is smaller than the binary number Y, the output terminal
OUT is set to "0", and when the binary number X is the same as or larger than the binary number Y, the output terminal OUT is set to "1". Reference numeral 17 denotes a setting switch having switches S 1 -S o for setting the input signals of the comparative numerical value input terminals Y 1 -Y o of the binary comparison circuit 16 and determining the backward detection distance. Next, the functions of the embodiment of the present invention shown in FIG. 1 will be described in detail with reference to FIGS. 4 and 5. FIG. 4 is a diagram showing waveforms of various parts in the embodiment of FIG. 1 when the vehicle moves forward. That is, the velocity pulse A is applied to the differentiating circuit 2, and the output of the differentiating circuit 2 is applied to the AND gate 4 as shown in FIG. 4C. Further, since the speed pulse B applied to the AND gate 4 is at a low level when the output C of the differentiating circuit 2 is at a high level, the output E of the AND gate 4 is always at a low level. On the other hand, the speed pulse A is applied to an inverter 1, and the output of the inverter 1 is applied to a differentiating circuit 3. The output of the differentiating circuit 3 is as shown in FIG. 4D, and is applied to the AND gate 5. Further, since the speed pulse B applied to the AND gate 5 is at a high level when the output D of the differentiating circuit 3 is at a high level, the output D of the differentiating circuit 3 appears at the output F of the AND gate 5. Therefore, when the output E of the AND gate 4 and the output F of the AND gate 5 are input, the output D of the differentiating circuit 3 appears at the output of the OR gate 6 and is added to the AND gate 7. The output from the borrow output terminal BR of the binary up-down counter circuit 15 is applied to the other input of the AND gate 7 through the inverter 9. Furthermore, the output of the AND gate 7 is passed through an inverter 8 to a binary up-down counter circuit 15.
is applied to the clock pulse input terminal CK. The output E of the AND gate 4 is applied to the set input terminal R of the SR flip-flop 10. Further, the output F of the AND gate 5 is applied to the reset input terminal R of the SR flip-flop 10. However, the output E of the AND gate 4 is always at a low level, and the output F of the AND gate 5 is outputted with a pulse train as shown in FIG. The output from the inverting output terminal of the SR flip-flop 10 becomes high level and is applied to the AND gate 12. Here, if the forward direction changeover switch 14 is selected, a high-level voltage Vcc switching signal is applied to the input terminal of the AND gate 11 through the forward point T F of the changeover terminal of the forward direction changeover switch 14, and the AND gate 12 is always at a low level, and the output of AND gate 11 is the OR gate 13.
Participate in input. Therefore, the output of the output terminal Q of the RS flip-flop 10 appears at the output of the OR gate 13, and the output of the output terminal Q of the RS flip-flop 10 appears.
5 is applied to the up-down control input terminal UD. Since the output of the output terminal Q of the SR flip-flop 10 is at a low level, the binary up-down counter circuit 15 is selected to count down.
Every time a clock pulse is applied from the inverter 8 to the clock pulse input terminal CK, a countdown is performed according to the truth table shown in Table 1. Here, when the count value Z of the binary up-down counter circuit 15 becomes "0", the borrow output terminal BR
The output becomes "1" and is applied to the AND gate 7 through the inverter 9. Therefore, the output of the AND gate 7 becomes low level, and no clock pulse is applied to the clock pulse input terminal CK thereafter. That is, when the traveling direction selector switch 14 is selected to move forward and the vehicle moves forward, the binary up-down counter circuit 15 counts down, and when the count value Z reaches "0", the counter value Z is thereafter set to "0".
Keep it. Further, if the traveling direction changeover switch 14 is selected to move backward, a switching signal of high level voltage Vcc is applied to the input terminal of the AND gate 12 through the backward movement point T B of the switching terminal of the forwarding direction changeover switch 14, and the switching signal of high level voltage Vcc is applied to the input terminal of the AND gate 12. 11 is always at a low level, and the output of AND gate 12 is added to the input of OR gate 13. Therefore, the output of the inverted output terminal of the SR flip-flop 10 appears at the output of the OR gate 13, and is applied to the up-down control input terminal UD of the binary up-down counter circuit 15. Since the output of the inverting output terminal of the SR flip-flop 10 is at a high level, the binary up-down circuit 15 is selected to the up-count side, and every time a clock pulse is applied from the inverter 8 to the clock pulse input terminal CK, the truth value table shown in Table 1 is The count increases accordingly. When the count value Z of the binary up-down counter circuit 15 reaches the value set by the setting switch 17, the output terminal OUT of the binary comparison circuit 16 becomes high level and generates a backward detection signal. FIG. 5 is a diagram showing waveforms of various parts in the embodiment of FIG. 1 when the vehicle is moving backward. In this case, the above SR
Since the output Q of the flip-flop 10 is at a high level and the inverted output is at a low level, if the traveling direction changeover switch 14 is selected to the reverse side, a low level is given to the up-down control input terminal UD, and the binary up-down counter circuit 15 is selected to the down count side, and the advancing direction changeover switch 1
4 is selected on the forward side, a high level is applied to the up-down control input terminal UD, and the binary up-down counter circuit 15 is selected on the up-count side. That is, when the traveling direction changeover switch 14 is selected to go backward and the vehicle moves backward, the binary up-down counter circuit 15 counts down and when the count value Z reaches "0", the count value Z is kept at "0" thereafter. Conversely, when the traveling direction selector switch 14 is selected to go forward and the vehicle moves backward, the binary up-down counter circuit 15 counts up, and when the count value Z reaches the value set by the setting switch 17, a backward detection signal is generated. do. How the reversing detection device having the above-mentioned functions responds to the movement of the vehicle shown in FIGS. 6 to 9 will be described below. FIG. 6 shows a case where a running vehicle temporarily stops at point S and then simply moves backward from point S, and the binary up/down counter circuit 15 continues to count up at point S.
Retreat is detected at point E, which is a set number of pulses behind the point. Figure 7 shows a case where the binary up-down counter circuit 15 counts up between S- S1 , counts down between S1 - S2 , and counts down between S2 -E. The count is increased during the interval, and retreat is detected at point E, which is a set number of pulses behind point S. FIG. 8 shows a case in which the binary up-down counter circuit 15 holds "0" between S and A, and moves backward after reaching point A.
During F, the count is increased, and retreat is detected at point F, which is a set number of pulses behind point A. Figure 9 shows a case where the user retreats from point S, moves forward once, reaches point A in front of point S, and then retreats, and the binary up/down counter circuit counts up between S-S 1 and counts up between S1 and S1 . 2
It counts down between S 2 and A, and counts up between A and F. Retraction is detected at point F, which is a set number of pulses after point A. As explained above, according to the present invention, when the vehicle is reversing, it is possible to sufficiently respond to complex movements of the vehicle and generate an appropriate reversing detection signal, regardless of the direction of travel, so that the vehicle can be It is possible to provide a reversing detection device that can measure the safety of vehicles.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による後退検知装置の一実施例
を示す構成図、第2図、第3図は車両の前進時、
後進時それぞれの速度パルス位相関係を示す図、
第4図、第5図は車両の前進時、後進時それぞれ
の各部波形図、第6図〜第9図は車両の動きと後
退検知の関係を示す説明図である。 A,B……速度パルス、1,8,9……インバ
ータ、2,3……微分回路、4,5,7,11,
12……アンドゲート、6,13……オアゲー
ト、10……RSフリツプフロツプ、14……進
行方向切替スイツチ、15……2進アツプダウン
カウンタ回路、16……2進比較回路、17……
設定スイツチ。
FIG. 1 is a configuration diagram showing an embodiment of a backward detection device according to the present invention, and FIGS. 2 and 3 are diagrams showing when the vehicle moves forward,
Diagram showing the speed pulse phase relationship for each when going backwards,
4 and 5 are waveform diagrams of various parts when the vehicle is moving forward and backward, respectively, and FIGS. 6 to 9 are explanatory diagrams showing the relationship between vehicle movement and backward detection. A, B... Speed pulse, 1, 8, 9... Inverter, 2, 3... Differential circuit, 4, 5, 7, 11,
12...AND gate, 6,13...OR gate, 10...RS flip-flop, 14...Advancing direction changeover switch, 15...binary up-down counter circuit, 16...binary comparison circuit, 17...
Setting switch.

Claims (1)

【特許請求の範囲】[Claims] 1 側方案内輪によるかじ取機構部を具備してな
る車両の進行方向を二相速度パルスにより判別
し、かつ該二相速度パルスから車両の移動距離を
計測し後退検知信号を出力する運転装置におい
て、第1の速度パルスの微分信号と第2の速度パ
ルスのアンドをとる第1のアンドゲートと、前記
第1の速度パルスの反転信号の微分信号と第2の
速度パルスのアンドをとる第2のアンドゲート
と、その第1、第2のアンドゲートの出力を入力
とする第1のオアゲートと、該第1のオアゲート
の出力とアツプダウンカウンタのボロー出力の反
転信号とを入力する第3のアンドゲートと、前記
第1のアンドゲートの出力をセツト入力端子の入
力信号としかつ前記第2のアンドゲートの出力を
リセツト入力端子の入力信号とするフリツプフロ
ツプと、該フリツプフロツプの出力、反転出力と
進行方向切替スイツチの前進、後進出力信号を入
力とする第4、第5のアンドゲートと、該第4、
第5のアンドゲートの出力を入力とする第2のオ
アゲートと、該第2のオアゲートの出力をアツプ
ダウン制御入力端子の入力とすると共に前記第3
のアンドゲートの反転出力をクロツクパルス入力
端子の入力とする前記アツプダウンカウンタと、
該アツプダウンカウンタの出力を入力とする2進
比較回路とを具備し、該2進比較回路の出力を後
退検知信号とするようにしてなることを特徴とす
る後退検知装置。
1. In a driving device that is equipped with a steering mechanism section using side guide wheels and that determines the traveling direction of a vehicle based on a two-phase speed pulse, measures the distance traveled by the vehicle from the two-phase speed pulse, and outputs a backward detection signal. , a first AND gate that ANDs the differential signal of the first velocity pulse and the second velocity pulse, and a second AND gate that ANDs the differential signal of the inverted signal of the first velocity pulse and the second velocity pulse. a first OR gate that receives the outputs of the first and second AND gates, and a third OR gate that receives the output of the first OR gate and an inverted signal of the borrow output of the up-down counter. an AND gate, a flip-flop in which the output of the first AND gate is used as an input signal to the set input terminal and the output of the second AND gate is used as the input signal to the reset input terminal; the output of the flip-flop is an inverted output; fourth and fifth AND gates receiving the forward and backward output signals of the direction changeover switch;
a second OR gate whose input is the output of the fifth AND gate; and an output of the second OR gate which is input to the up-down control input terminal;
the up-down counter which receives the inverted output of the AND gate as input to the clock pulse input terminal;
A reversing detection device comprising: a binary comparison circuit which receives the output of the up-down counter as an input, and the output of the binary comparison circuit is used as a reversing detection signal.
JP7372880A 1980-06-03 1980-06-03 Retreat detector Granted JPS57555A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7372880A JPS57555A (en) 1980-06-03 1980-06-03 Retreat detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7372880A JPS57555A (en) 1980-06-03 1980-06-03 Retreat detector

Publications (2)

Publication Number Publication Date
JPS57555A JPS57555A (en) 1982-01-05
JPS6146786B2 true JPS6146786B2 (en) 1986-10-16

Family

ID=13526574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7372880A Granted JPS57555A (en) 1980-06-03 1980-06-03 Retreat detector

Country Status (1)

Country Link
JP (1) JPS57555A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514553Y2 (en) * 1987-07-22 1993-04-19

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514553Y2 (en) * 1987-07-22 1993-04-19

Also Published As

Publication number Publication date
JPS57555A (en) 1982-01-05

Similar Documents

Publication Publication Date Title
JP2574873B2 (en) Position or speed detector
GB1196372A (en) Improvements in or relating to Frequency and Phase Comparators
JPS6146786B2 (en)
CA1172762A (en) Evaluation circuit for a digital tachometer
JP2781327B2 (en) Speed detector for encoder type motor
US5351223A (en) Tracking induction system and method for optical disc drivers
SU1475875A1 (en) Device for sequential information reading and precise positioning
SU1198126A1 (en) Device for car position stops with speed reduction
SU1141037A1 (en) Device for reading-off vehicle number
SU1109780A1 (en) Device for measuring shaft turn angle
KR940003382Y1 (en) Position detection circuit of encoder pulse
SU1622889A1 (en) Device for assessing skill in driving vehicles
SU1222589A1 (en) Device for determining resistance to movement of cut on gravity hump
SU618719A1 (en) Position drive braking device
SU1195278A1 (en) Digital phase-meter
SU376758A1 (en) DEVICE FOR PROGRAM MANAGEMENT OF PHASE AND PHASE-PULSE SYSTEMS
SU855531A1 (en) Digital phase inverter
RU1540558C (en) Device for controlling reversal of magnetic tape
SU1003355A2 (en) Rate scaler with variable countdown ratio
SU1083215A1 (en) Displacement-to-number-of-pulses converter
SU1487185A1 (en) Displacement-to-code converter
JPS6032401B2 (en) Reverse detection circuit
SU861128A1 (en) Device for detecting locomotive slip and skid
SU1012244A2 (en) Device for determination of two number difference
SU1282254A1 (en) Device for comparing phases