JPS6140058A

JPS6140058A - 電荷量演算装置

Info

Publication number: JPS6140058A
Application number: JP16054884A
Authority: JP
Inventors: Hiroshige Goto; 浩成後藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-07-31
Filing date: 1984-07-31
Publication date: 1986-02-26
Anticipated expiration: 2009-11-30
Also published as: JPH0697670B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は信号媒体が電荷である半導体デバイスに設けら
れ、時系列的に供給される電荷に対して所定のアナログ
演算処理を行なう電荷量演算装置に関する。

〔発明の技術的背景〕　　□゛一般に、信号媒体として電荷を用いるＣ０Ｄ（電荷結合
素子）などの半導体デバイスにおいて、時系列的に供給
される電荷バケツ）Ｑｌ、Ｑｌ。

Ｑｓ　ＦＱ４　ｒ’：・（時間的にはＱ□が最初に供給
され、次にＱ、・・・の順序で供給される）について時
間的に隣シ合う電荷対の電荷量の差の総和に対応した出
力信号■。

ＶＯＱＣ（Ｑｌ　−Ｑｚ　）＋（Ｑｍ　−Ｑ４　）＋−
・・を発生させたい場合がある。たとえばＱｌ、Ｑｘの
対については、ｔｌぼ一定のバイアス電荷ＱＢＩにそれ
ぞれ変化分ｑ＊＊ｑ＊が加算されておシ（Ｑｌ−ＱＢ１
＋ｑｓ　＋Ｑ＊　−ＱＢ□＋ｑ、　）、Ｑｓ　＋　Ｑａ
の対については前記ＱＢ１とは必らずしも同一ではない
バイアス電圧ＱＢ２にそれぞれ変化分ｑｓ＊ｑａが加算
されておシ（Ｑｓ　＝ＱＢ２＋ｑｓ　１Ｑ４＝ＱＢ２”
（１４）、以下の電荷対についても上記と同様にバイア
ス電荷に変化分が加算されている場合、隣り合う電荷対
の電荷量の差の総和は隣シ合う電荷対の変化分、の差の
総和（ｑ□−Ｑｌ　）＋（ｑａ　　ｑａ　）＋・・・に等し
い。また、上記変化分の差の総和は、時系列的に供給さ
れる各電荷を供給順番によシ識別表示するものとすれば
、１，３．５・・・番目（奇数系列）の電荷の各電荷量
の累算和と２．４゜６・・・番目（偶数系列）の電荷の
各電荷量の累算和との差に等しい。

上記したような２つの系列それぞれにおける電荷量累算
和の差を求めるための従来の演算装置は第７図に示すよ
うに構成されていた。即ち、ＣＯＤレジスタ１から時系
列的に供給される信号電荷を電荷電圧変換部２で電圧徊
号に変換し、この電圧信号をＡ／Ｄ変換器３によシデジ
タルデータに変換したのち半導体メモリ４に一旦格納し
、このメモリ４の格納データをマイクロプロセッサ（Ｍ
ＰＵ）　５によシ演算処理するものである。

〔背景技術の問題点〕

しかし、第７図に示した従来例の装置構成は複雑であシ
、１チツプ上に集積回路化しようとすると、多大な面積
を必要とするだけでなく消費電力の増大や歩留シの低下
をもたらし、高価ガものとなってしまうという欠点がお
る。

〔発明の目的〕

本発明は上記の事情に鑑みてなされたもので、時系列的
に供給される電荷について２つの系列それぞれにおける
電荷量累算和の差を求めるアナログ演算処理が可能であ
シ、ｌチップ上に集積回路化し易い簡単な構成により実
現可能な電荷量演算装置を提供するものである。

〔発明の概要〕

即ち、本発明の電荷量演算装置は、電荷転送チャネルの
他端を中間部に接合して閉゛ルーグ部を形成し、このチ
ャネルの一端に信号電荷供給手段から時系列的に供給さ
れる電荷を入力させ、上記チャネルの閉ループ接合部上
にフローティングゲート電極、その他の部分上に一定方
向の電荷転送制御用の転送電極群を設け、前記閉ループ
部の中間部のチャネル内電荷を排出してイニシャライズ
し、前記フローティングゲート電極を所定のタイミング
でリセット電位またはフーーティ／グ状態に選択的に設
定し、このフローティングゲート電極の電位を検出する
ように構成してカることを特徴とするものでおる。

これによって、前記時系列的に供給される電荷のうち、
たとえは奇数系列の各電荷の累算和信号電荷と偶数系列
の各電荷の累算和信号電荷とを時系列的に前記フローテ
ィングダート電極下に蓄積し、この２系列の累算和信号
電荷の差に対応した電位を検出することが可能になる。

〔発明の実施例〕先ず、本発明における３つの基本動作について述べてお
く。

（１）　　Ｑｌ　、Ｑｔ　−Ｑｓ　、Ｑａ・・・の時系
列信号入力から、２つの系列（たとえば奇数系列、偶数
系列）の電荷量の累算和信号を時系列的に作る。即もＱ
ｌ　　＊　Ｑ２　　＋　Ｑｔ　＋Ｑｓ　　＋　Ｑ２　＋
　Ｑ４　　ｒ　Ｑｌ　＋　Ｑ３　＋ＱＢ　　＋Ｑ＊　＋
Ｑａ　＋Ｑｓ　＋・・・の如く、奇数系列電荷の累算和
信号ＱＯ（＝Ｑ、　、Ｑ□＋ＱＢ　ｒ・・・）と偶数系
列電荷の累算和信号Ｑｚ　（＝Ｑ＊　、ＱＯ＋Ｑ４　、
・・・）を時系列的に発生する。

（２）各系列の累積和信号の電荷量が大きくなシ過ぎて
扱い得る信号電荷量の最大値を越えることがないように
、上記累積和信号の大きさを監視（非破壊的に検出）し
、それが予め定められた大きさよシ大きい場合には各系
列の累積和信号からそれぞれ一定の電荷量ＱＴＨを取り
去る。

このようにある時点でＱＯ，ＱＩｌ信号からのＱＴＨを
取り去りても、最終的なＱＯ，Ｑ、信号の差に影響を及
ぼすことはない。

（３）　　最終的なＱＯ，Ｑつ信号の差に対応した電圧
信号を出力する。との場合、フローティンググー　）　
（ＦＧ）の動作原理を用いておシ、前記（１）、（２）
の動作に必要なＦＧにおける電荷の流入、流出を行なう
ために電荷転送装置の原理を用いている。即ち、第２図
（ａ）、（ｂ）において、２０は半導体基板、２１は上
記基板上のダート絶縁膜、２２は上記ダート絶縁膜上に
形成されたＦＧ電極、２３は上記ＦＧ電極とリセット電
源ｖＲ８との間に接続されたＭＯＳ　トランジスタから
なシ、そのダート電極にリセッ）　ｐ４ルスＲ８が印加
されることＫよジオンになるリセット用スイッチ、２４
は前記ＦＧ電極２２の電位を検出して電圧信号を出力す
るソース・フォロワ回路である。いま、第２図（−）に
示すように、基板２０内のＦＧ電極２２下（ＦＧ　）Ｉ
ｃ電荷ＱＸを流入させて蓄積した状態でリセット用スイ
ッチ２３によ、９ＦＧ電極２２をリセット電源電位にリ
セットしたときの電圧信号出力電位をｖあで表わすと、
こののち上記Ｆ’Ｇ電極２２をフローティング状態に設
定してＦＧ電極２２下の電荷Ｑｘを電荷ＱＹに置換（Ｑ
ｘを流出させたのぢＱＹを流入させる）したときの電圧
信号出力電位Ｖ、はＶｉ−Ｖ、十Ｋ（Ｑｘ−ＱＹ）となる。ここで、Ｋは比例定数でｈ　Ｄ　、Ｖ、は■ａ
を基準として（Ｑｘ−ＱＹ）に比例した値になる。

以下、図面を参照して本発明の一実施例を□詳細に説明
する。

第１図に示す電荷量演算装置は半導体基板１０上に集積
化されて形成されてお）、１は時系列的な信号電荷を供
給する手段（たとえばＣＯＤレジスタ）、３０は上記Ｃ
ＯＤレジスタ１から時系的に電荷が供給される信号電荷
移動用の電荷転送チャネルである。このチャネル３０は
、第３図に示すようにチャネル一端部の電荷入力部３１
と、この電荷入力部３１に入力し喪電荷が閉ループ状に
循環する閉ループ部３２と、この閉ループ部３２の中間
部Ａ、Ｂ間を結んで側路を形成する側路部３３と、上記
中間部Ａから電荷を□排出するための第１の排出部３４
と、前記側路部３３の中間部Ｃから電荷を排出するため
の第２の排出部３５とを有□する。上記各排出部３４゜
３５に隣接して第１のドレイン領域１１、第２のドレイ
ン領域１２が形成されている。２３はリセット／４′ル
スＲ８の印加の有無に応じてＦＧ電極（後述の１，３）
を外部電圧（直流のリセット電源電圧ＶＲｓ）またはフ
ローティング状態に選択設定するための電位設定手段（
たとえばリセット用スイッチ）、２４は上記ＦＧ電極１
３の電位を検出して電圧信号を出力する手段（たとえば
ソースフォロワ回路）である。

ところで、前記チャネル３０上にはデート絶縁膜（図示
せず）を介して各種の電極が設けられている。即ち、電
荷入力部３１上にはバリアゲート用の転送電極１４．が
設けられておシ、閉ループ部３２上には電荷入力部３１
との接合部分上にＦＧ電極１３が設けられると共に上記
接合部分以外の部分上に転送電極１４□〜１４８が設け
られている。ここで、転送電極１４．、ｚ４’、は各対
応して閉ループ部３２め中間部Ａ、Ｂ（側路部゛３３と
の接合部）上に設けられている。側路部３３上には転□
送電極１５１〜１５．が設けられてお夛、第１の排出部
３４上には第１のクリアゲート電極Ｊ６が設けられ、第
２の排出部３５上には転送電極１１１＋１７．および第
２のクリアダート電極１８が設けられている。そして、
前記転送電極１４１　＋１４４　＋１ｄｌｌ＋１４Ｂ　
＋１５Ｂ　＋１５４および第２のクリアダート電極１８
には適当な大きさの直流電位（後述する各ａ４ルスの振
幅の半分程度の大きさが望ましい）が印加されている。

転送電極（１４，，１４ヨ）および（Ｊ４．。

１４７　＋　１５６　）はそれぞれ共通結線されてクロ
ック・９ルスφが印加され、転送電極（１５１＋　１５
ｘ　）は共通接線されて第１のタイミング／４′ルスφ
、が印加されζ転送電極Ｃ１７１，１７，）は共通結線
されて第２のタイミング−９ルスφ３が印加され、第１
のクリアダート電極１６にはクリアパルスＣＬＲが印加
される。

なお、上記チャネル３ｏは適当な閾値制御が行なわれて
おシ、各電極に同一電圧が印加された場合でも各電極下
の電位井戸が所定の深さ関係となる・即ち、各電極に同
一電圧が印加された場合、転送電極１４１　ｔ　１４ｇ
　＋　１４４　＋　１４６　＋１４Ｂ　＋　１５１　＋
　ＩＪ　＋　１５６　＃　１７１および各クリアゲート
電極１６．＃８の下にはそれぞれ＃ｔ＃！同一の浅い電
位井戸が形成され、残シの転送電極Ｊ４．．１４．１７
４．　ｅ１５．．１５．　ｅ１７．およびＦＧ電極１３
の下にはそれぞれはぼ同一の深い電位井戸が形成される
。このような異なる電位井戸を形成することによって、
チャネル３ｏ内で電荷の逆流を防ぎつつ電荷を第３図中
点線で示すように一定方向に転送することが可能になっ
ている。また、第１図には表示を分シ易くするために、
各電極間の平面方向に間隙を設けて表示しているが、通
常は隣接電極の端部相互が二層構造とし、平面方向にオ
ーバーラツプ部が生じるように形成することが一般的で
ある。

次に、上記チャネル３０の側路部３３の一部と第２の排
出部３６とに沿うＡ　−Ａ’線断面構造を第４図（、）
を参照して説明する。１ｏはたとえばｐ型のシリコン基
板、３０は上記基板の表面の一部に形成された′ｎ型（
基板とは逆導電型）の不純物領域からなる電荷転送≠ヤ
ネル、２ノは基板表面上に形成されたケ゛−ト絶縁膜、
１４．。

１５１’ｇ１５ｚ　、１５Ｂ　＋１５４７１７１１２７
！　＋１８および１２は前述した転送電極、第２のクリ
アで一ト電極および第２のドレイン領域（ｎ＋型）であ
る０４１は上記チャネル３．０の表面の一部（前記転送
電極１５１Ｎ１５３１１７□および第２のクリアゲート
電極１８の下方）に形成されたｎ−型（前記ｎ型よシネ
鈍物濃度が薄い）不純物領域であって、前述したように
閾値制御のために設けられている。この場合、各電極に
同一電圧を印加したとすると、チャネル内電位は電極１
５□１１５Ｂ　＋１７１．１Ｂ下が残シの電極１４．。

ＩＪ’＋１５４　＋１７□下よルも低く（電位井戸が浅
い）なる。

次に、上記電荷量演算装置の動作を第５図及び第６図を
参照して説明する。以下、ｎチャネルデバイス（信号電
荷が電子）の場合を想定するが、ｐチャネルデバイスの
場合も同様である。

また、ＣＣＤレジスタ１の駆動相数は特に限定す４るも
のではないが、所要・臂ルス数を減らすという意味では
単相駆動が望ましいので、単相ＣＯＤレジスタを想定し
、これに前記り、ロック−ｆルスφを供給するものとし
て説明する。

第５図において、クロック・臂ルスφとリセットパルス
Ｒ８とは同一周期であって位相がずれてオシ、クロック
パルスφの後縁（ハイレベルからロウレベルへの変化時
）とリセット／４ルスＲ８との中間のタイミングをクロ
ック／４ルス発１［Ｋ　ｔ、　ｌ　ｔＩＩｌ　ｔ、・・
・とする。このタイミングｔ１ｙ＋　、＋１　、ｔ＠・
・・直前の各クロック／４ルスφをφ、。

φ８．φ、・・・と称すると、φ、とφ８との間（φ。

とφ、との間）およびφ２とφ、との間（φ。

とφ１゜との間）でクリアパルスＣＬＲが供給される。

したがって、ＣＣＤレジスタ１からクロックパルスφ、
、φ２．φ３・りがロウレベルＫ　＆　ル毎に供給され
る電荷をＱａ　＝　Ｑｓ　、Ｑｘ・・・で表わすと、各
タイミングにおけるＦＧ電極１３下の電荷、閉ループ部
中間部Ａ上の転送電極１４．下の電荷およびソースフォ
ロク回路２４の電圧信号出方電位ｖ０は第５図中に示す
ようにｉ化する。即ち、ｔ１時点では、クロックル４ル
スφ、にょｆｉ　ＣＣＤレジスタ１から電荷Ｑ０が転送
電極１４１下を経てＦＧ電極１３下に供給されておシ、
転送電極１４．下の電荷はクリアパルスＣＬＲによシ第
１のクリアｒ−１電極１６下を経て第１のドレイン領域
１１に排出されて零になっている。次に、ＦＧ電極１３
がリセットされてリセット電位になシ、このときのソー
スフォロワ回路２４の出力電位Ｖ。は基準電位になる。

次に、クロック／母ルスφ、によｆｉＦＧ電極１３下の
電荷Ｑ０が転送電極１４２　＋１４ｇ　＋１４４を経て
転送電極１４．下に転送されるが、この電荷Ｑ０はクリ
アパルスＣＬＲによシ第１のドレイン領域１１Ｖｃ排出
されて零になる。また、上記クロック／４ルスφ、によ
シ、ＦＧ電極１３下へ電荷Ｑ１が供給されると共に前記
転送電極１４．下の電荷（排出されて零である）が転送
電極１４＠ｌ　Ｊ４．　Ｔ　１４．下を経てＦＧ電極１
３下に転送される。したがって、ｔ２時点では、出力電
位ｖ０はＦＧ電極１３下の電荷Ｑ１の流入に見合う分だ
け低下しているが、次のリセット・量ルスＲ８でリセッ
トされる。次のクロ、りＩ４ルスφ、でＦＧ電極１３下
の電荷Ｑ□が転送電極１４□８１４．．１４．下を経て
転送電極１４．下に転送され、同時に転送電極１４．下
の電荷（排出されて零である）が転送電極１４６゜１４
１　＋　１４ｍ下を経てＦＧ電極１３下に転送されると
共にＦＧ電極１３下へＣＣＤレジスタ１から電荷Ｑ、が
供給される。したがって、出力電位ｖｏはＦＧ電極１３
下の電荷Ｑ、の流出に見合う分だけ高くなったのち電荷
Ｑ、の流入に見合う分だけ低くなｊｊ＋　、ｔ８時点で
は電荷量（Ｑｌ　−Ｑ＊　）に対応した電位であ夛、次
のリセット／マルスＲ８でリセットされる。

以後、上記クロック・ぐルスφ３人力に伴なう一連の動
作と同様な動作がクロックパルスφ３〜φ、までそれぞ
れ図示の如く行なわれ、結果としてｔの時点では奇数系
列電荷の累算和（Ｑｌ＋　Ｑ　Ｂ　＋　Ｑ　ｓ　）と偶
数系外電荷の累算和ＣＱｓ　＋Ｑａ　＋Ｑ、　）との差
に対応した出力電位が得られる。上記クロックパルスφ
１〜φ、入力に伴なう電荷量演算動作が時系列的に供給
される電荷列に対して繰シ返し行なわれるものでアシ、
図中φ、。

φ９．φ、。は次回の電荷量演算動作におけるクロック
パルスφ１　、φ３．φ、に相当するものである。

なお、上述したように電荷量演算動作にあっては、各回
の演算動作が終才する毎に不要となった電荷をクリアパ
ルスＣＬＲによシ第１のドレイン領域１１に排出してイ
ニシャライズを行なっているが、演算動作の途中で取り
扱い電荷量が電荷転送チーネル３０の取り扱い量を越え
る、おそれが生じることがある。この場合には、前記出
力電位Ｖ。を監視して一定値を越えたときに第１のタイ
ミングパルスφ、および第２のタイミングパルスφ、を
発生させて電荷転送チャネルの側路部３３および第２の
排出部３４を制御することによって、各系列電荷から一
定電荷量Ｑ’ｒＨを抜き取る必要があシ、そのときの動
作を第６図を参照して説明する。即ち、たとえば、クロ
ックパルスφ１〜φ、まで前述同様の動作が行なわれた
とき、クロ、り・９ルスφ５時点でのＦ”Ｇ電極１３下
の電荷は（Ｑｌ　＋Ｑｌ　）であり、これに対応する出
力電位Ｖ。が予め定められた一定値を越えたとすると、
上記クロックパルスφ、の扱で次のクロックパルスφ６
が発生する前に第１のタイミングパルスφ、お°よび第
２のタイミングφ、を順次発生させると共にその次のク
ロック−ｆルスφ７が発生する前に同様にφ、、φ、を
順次発回路２４の出力電位ｖ０を比較回路に導いて基準
電圧ｖＲと比較し、とのｖＲを越えたときの検出出力お
よびクロック／４ルスφをタイミングパルス発生回路に
導いて上記φλ、φ、を前記タイミングで発生させれば
よい。上記タイミングパルスφ□が転送電極１５，８１
５．に印加されると、転送電Ｑ、ｒａ　）が転送電極１
５１＃　１５．　＋　１５’、下を経ぞ転送電極１５４
下に転送され、φ、が転送電極１７１゜７７、に印加さ
れると上記転送電極１５．下の電荷ＱＴＨが転送電極１
７＝１７．下および゛第２゛のクリアゲート電極１８下
を経て第２のビレ４ン領域１２へ排出される。これによ
って、クロック−臂ルスφ、直後の２５時点での奇数系
列電荷の累算和から一定量の電荷ＱＴＨが抜き取られた
ことになシ、上記φ３後のｔＩ′時□点では、前記転送
電極１４．下の電荷は（Ｑｉ　”Ｑｓ’　−Ｑｔ’ｕ　
）になっており、ＦＧ電極１３下の電荷は（Ｑｗ　＋Ｑ
４　）のままで一定４゜である。そして、次のクロック
／やルスφ、によシ、ＦＧ電極１３下の電荷が転送電極
１４．下へ転送され、同時に転送電極１４．下の電荷が
ＦＧ電極１３下へ転送されると共にＦＧ電極１３下へＣ
ＯＤレジスタ１から電荷Ｑ、が供給されるので、ｔ６時
点ではＦＧ電極１３下の電荷は（’；ｈ　＋Ｑｓ−ＱＴ
□）＋Ｑ、となっておシ、転送電極１４．下の電荷は（
Ｑｔ＋Ｑ４）になっている。再び、タイミング／９ルス
φ□、φ８が発生して、前述したような一定量の電荷Ｑ
ＴＨが（Ｑ２　＋Ｑ４　）から抜き取られる。これによ
って、前記２５時点での偶数系列累算和から一定量の電
荷ＱＴ□が抜き取られたことになり、上記φ、後のｔ６
′時点では、前記転送電極１４．下の電荷は（Ｑｔ　＋
９４　’Ｑ□）となっておシ、ＦＧ電極１３下の電荷ｕ
　（Ｑ１＋Ｑｓ　−Ｑ７Ｂ”＆　）のままで一定である
。そして、次のクロックパルスφ、後のｔ７時点ではＦ
Ｇ電極１３下の電荷は（Ｑ、＋Ｑ４−ＱＴＨ＋Ｑｓ　）
となっておシ、転送電極１４．下のは第５図を参照して
前述したｔ７時点の出力電位に等しい。

なお、前記転送電極１４．下から一定の電荷量ＱＴＨを
抜き取るために、１回のタイミング・ぐルスで直接に第
２の排出部３５側へ抜き取るようにしてもよいが、上記
例では先ず第１のタイミングパルスφ□によ多チャネル
側路部３３側へ抜き取り、さらに第２のタイミング・マ
ルスφ３によりこのチャネル側路部３３から第２の排出
部３５側へ抜き取っている。そして、転送電極１４、下
に残った電荷・および転送電極１５４下に使った電荷と
を次のダロック・ぐルスによシ転送電極１４６下および
転送電極１５．下を経て転送電極１４．７１４．下から
Ｆ’Ｇ電極１３下へ転送しておシ、これによりて上記２
つの残りの電荷が加算されると結果的に転送電極１４６
．下の抜き取υ前の電荷から一定量の電荷Ｑ□を抜き取
ったも、のが得られる。第４図（ｂ）輪筒４図０）の抜
き取り系統の電荷転送構造に対応する基板内電位の変化
および電荷転送の様子を示している。ここで、ｖｌは転
送電極１４．下の電位、（ｖ２□、ｖ３□）および（ｖ
２Ｌ、■、Ｌ）はタイミングパルスφ□の印加時（ハイ
レベル）、非印加時（ロウレベル）に対応する転送電極
（ｚｓ、　、１５□）下の電位、■４は転送電極！５．
下の電位、ｖｓは転送電極１５４下の電位、（ｖ６Ｈ９
■７１Ｋ）オヨび（ｖ６Ｌ、■７、Ｌ）はタイミン、グ
／法スφ８の印加時（ハイレベル）、非印加時（口２レ
ベル）に対応する転送電極（Ｊ４１゜１７食）下の電位
、ｖ８は第２のクリアダート電極１８下の電位、■、は
第２のドレイン領域１２の電位である。そして、（ｉｏ
が転送電極１４．下の尊き取υ前の電荷量、ｑｌが転送
電極（１５１゜１５、）による抜き取り電荷量（これは
電極１５□。

１５意の電位差と電極１５！の容量との積に対応する）
、ｑ、が転送電極（１７□、７７、）による抜き取り電
荷量（これは電極１７．．１７□の電位差と電極１７．
の容量との積に対応する）であシ、こののち転送電極１
４５下に残った電荷量（ｑｏ−（ｉｔ　）と転送電極１
５４下に残った電荷量（ｑｔ　７ｑｔ　）とが合流され
て加算されることによって（ｑｏ−ｑｌ）＋（ｑｔ　−
ｑｓ　）＝ｑａ　　Ｑｔが残ったことになる。

このような２段抜き取りおよび残りの加算処理によれば
、転送電極１４．下の抹き取り前の電荷量ｑ０の大小に
よって抜き取り電荷量ｑ□が多少異なっても、この電荷
量ｑ８から正確に一定の電荷量ｑ、の抜き取υが可能に
なυ、ｑｚ（前記ＱＴＨに相当）は前記ｑ（１（前記実
施例のＱ、＋ＱｓあるいはＱ　虚、　＋　Ｑ　ａに相当
）の大きさには殆んど無関係に一定になる。

なお、上記実施例では、時系列的に供給される６個の電
荷（Ｑ、〜Ｑ、）について演算したが、この個数は限走
されるものではない。また、上記実施例では、２つの系
列として奇数系列、偶数系列の場合を示したが、これに
限らず他の任意の２系列、たとえば等差数数的な系列の
電荷の差（Ｑｌ　−ｃａｓ　）　、　（Ｑｌ　＋Ｑ４　
）−（Ｑｌ　＋Ｑ６　）　、　（Ｑ１十Ｑａ　＋Ｑ？　
）　　（Ｑｌ　＋Ｑｌｌ　＋Ｑ１１　）＋・・・に対応
する出力電位を得るように転送電極数、転送タイミング
とかＦＧ電極リセットタイミング等を変えることも可能
である。

〔発明の効果〕

上述したように本発明の電荷量演算装置によれば、時系
列的に供給される電荷について２つの系列それぞれにお
ける電荷量累算和の差を求めるアナログ演算処理を簡易
な構成によシ実現可能であシ、１チツプ上に集積回路化
することが容易であシ、歩留シが高くなるのでコストダ
ウンが可能であシ、シかも消費電力は少なくて済むなど
の諸々の利点がある。

【図面の簡単な説明】

第１図は本発明に係る電荷量演算装置の一実施例を示す
構成説明図、第２図０、（ｂ）は第１図の装置に採用し
た基本動作原理の１つを説明するために示す図、第３図
は第１図の電荷転送チャネルを取り出して示す平面・９
タ一ン図、第４図（、）は第１図のＡ　−Ａ’線に沿う
断面構造を概略的に示す図、第４図（ｂ）は同図（、）
の動作説明のために基板内電位変化および電荷転送の様
子を示す図、第５図および第６図は第１図の動作説明の
ために各タイミングにおける信号電圧および電荷の状態
を示す図、第７図は従来の電荷量演算装置を示す構成説
明図である。１・・・ＣＯＤレジスタ、１０．２０・・・半導体基板
、１１．１２・・・ドレイン領域、１３．２２・・・フ
ローティングダート電極、１４１〜１４゜、１５１〜１
５Ｂ　＋１７１１１７１・・・転送電極、１６．１８・
・・クリアゲート電極、２１・・・ゲート絶縁膜、２３
・・・リセット用スイッチ、２４・・・ソースフォロワ
回路、３０・・・電荷転送チャネル、３２・・・閉ルー
プ部Ｏ出願人代理人　　弁理士　鈴　江　武　彦第１図第２　門（ａ）　　　　　　　　（ｂ）

Claims

【特許請求の範囲】

（１）信号電荷供給手段から時系列的に供給される電荷
が一端から入力し、他端と中間部とが接合されて形成さ
れた閉ループ部を有する電荷転送チャネルと、この電荷
転送チャネルの上記接合された部分上にゲート絶縁膜を
介して設けられたフローティングゲート電極と、同じく
上記電荷転送チャネル内で一定方向に電荷を転送させる
ように制御するために上記電荷転送チャオル上にゲート
絶縁膜を介して設けられた転送電極群と、前記閉ループ
部の中間部のチャネル内の電荷を所定のタイミングでド
レイン領域に排出する電荷排出手段と、前記フローティ
ングゲート電極を所定のタイミングでリセット電位また
はフローティング状態に選択的に設定するリセット手段
と、上記フローティングゲート電極の電位を検出する電
位検出手段とを具備し、前記時系列的に供給される電荷
のうち所定の第１系列の各電荷の累算和信号電荷および
所定の第２の系列の各電荷の累算和信号電荷を時系列的
に前記フローティングゲート電極下のチャネル部に蓄積
し、前記フローティングゲート電極を所定のタイミング
でリセットして上記第１の系列と第２の系列との累算和
信号電荷の差に対応した電位を検出するようにしてなる
ことを特徴とし、半導体基板上に集積回路化されてなる
電荷量演算装置。
（２）前記閉ループ部の中間部のチャネル内における前
記各系列の累算和信号電荷からそれぞれ一定量の電荷を
所定のタイミングで時系列的に閉ループ部外へ抜き取る
電荷抜き取り手段と、前記電位検出手段から得られる前
記フローティングゲート電極の電位を監視し、所定値を
越えたときに所定のタイミングで上記電荷抜き取り手段
を駆動する手段とをさらに具備してなることを特徴とす
る特許請求の範囲第１項記載の電荷量演算装置。