JPS6139515A - コンタクトの形成方法 - Google Patents
コンタクトの形成方法Info
- Publication number
- JPS6139515A JPS6139515A JP59160401A JP16040184A JPS6139515A JP S6139515 A JPS6139515 A JP S6139515A JP 59160401 A JP59160401 A JP 59160401A JP 16040184 A JP16040184 A JP 16040184A JP S6139515 A JPS6139515 A JP S6139515A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- contact
- polycrystalline silicon
- silicon thin
- ito
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、低温プロセスにおけるＮ型多結晶シリコン薄
膜と１Ｔｏ膜とのコンタクトの形成方法に関する＠ 〔従来技術〕 近年−多結晶シリコンＮＪ膜は・薄膜トランジスタの材
料として用いられ、アクティブマトリクス基板などに応
用されている。あるいは、太陽ｔｔｔ池材料として用い
られるなど、多結晶シリコンの応用分野は拡がりでいる
。半導体材料としては、非晶質シリコン薄膜も考えられ
るが、デバイスの信頼性及び安定性などの観点がらは多
結晶シリコン薄膜のほうが優れているものと考えられて
おり、その応用範囲は、今後さらに拡大するものと予想
される。またコストを下げるためには、ガラス基板（フ
ーニング７０５９ガラスなど）上に多結晶シリコン薄膜
を形成する低温プロセス技術を確立することが重要であ
る。低温プロセス技術は、不純物の横拡散を小さくおさ
えてトランジスタの短チャンネル化の実現の為にも重要
な技術である。
膜と１Ｔｏ膜とのコンタクトの形成方法に関する＠ 〔従来技術〕 近年−多結晶シリコンＮＪ膜は・薄膜トランジスタの材
料として用いられ、アクティブマトリクス基板などに応
用されている。あるいは、太陽ｔｔｔ池材料として用い
られるなど、多結晶シリコンの応用分野は拡がりでいる
。半導体材料としては、非晶質シリコン薄膜も考えられ
るが、デバイスの信頼性及び安定性などの観点がらは多
結晶シリコン薄膜のほうが優れているものと考えられて
おり、その応用範囲は、今後さらに拡大するものと予想
される。またコストを下げるためには、ガラス基板（フ
ーニング７０５９ガラスなど）上に多結晶シリコン薄膜
を形成する低温プロセス技術を確立することが重要であ
る。低温プロセス技術は、不純物の横拡散を小さくおさ
えてトランジスタの短チャンネル化の実現の為にも重要
な技術である。
多結晶シリコン薄膜をアクティブマトリクス基板に用い
て液晶ディスプレイなどを作製する場合には、ＩＴＯと
のフンタクトを形成する必要が生じる。一般的なコンタ
クトの構造を第１図に示す。
て液晶ディスプレイなどを作製する場合には、ＩＴＯと
のフンタクトを形成する必要が生じる。一般的なコンタ
クトの構造を第１図に示す。
ガラス基板１上に多結晶シリコン薄膜２を形成するＯ任
意の不純物原子を、イオン打込み法によりドーピングし
て前記多結晶シリコン−薄膜をＮ型あるいはＰ型にする
。層間絶縁膜３にコンタクトホールをあけ、ＩＴＯ膜を
堆積させ、電極４を形成する。石英基板の使用が可能な
高温プロセスにおいては充−分高温（約１０００℃）で
熱処理されるためドーピングされた不純物原子は充分に
活性化されており、さらにイオン打込みによるダメージ
も緩和される。従りてＮ型、Ｐ型共に工Ｔｏ膜とのコン
タクト特性はまったく問題はない。ところが耐熱温度の
低いガラス基板を用、いる２低温プロセスでは、活性化
は不充分であり、さらにイオン打込みによるダメージも
緩和されずに残、る０低温プロセスの場合、Ｐ型多結晶
シリコン薄膜とＩＴＯ股のコンタクト抵抗は間１題にな
らない程に低いが、Ｎ型多結晶シリコン膜・とＩＴＯ膜
とのコンタクト抵抗は、コンタクト面積１００μばあた
り１０７Ωの桁となる。従って、Ｎチャネル薄膜トラン
ジスタを作製し、■ＴＯ膜でコンタクトｔｔｉｔｉを形
成すると、そのトランジスタ特性は第２図で示すように
なる０第２図において横軸はゲート電、圧ｖＧ。
意の不純物原子を、イオン打込み法によりドーピングし
て前記多結晶シリコン−薄膜をＮ型あるいはＰ型にする
。層間絶縁膜３にコンタクトホールをあけ、ＩＴＯ膜を
堆積させ、電極４を形成する。石英基板の使用が可能な
高温プロセスにおいては充−分高温（約１０００℃）で
熱処理されるためドーピングされた不純物原子は充分に
活性化されており、さらにイオン打込みによるダメージ
も緩和される。従りてＮ型、Ｐ型共に工Ｔｏ膜とのコン
タクト特性はまったく問題はない。ところが耐熱温度の
低いガラス基板を用、いる２低温プロセスでは、活性化
は不充分であり、さらにイオン打込みによるダメージも
緩和されずに残、る０低温プロセスの場合、Ｐ型多結晶
シリコン薄膜とＩＴＯ股のコンタクト抵抗は間１題にな
らない程に低いが、Ｎ型多結晶シリコン膜・とＩＴＯ膜
とのコンタクト抵抗は、コンタクト面積１００μばあた
り１０７Ωの桁となる。従って、Ｎチャネル薄膜トラン
ジスタを作製し、■ＴＯ膜でコンタクトｔｔｉｔｉを形
成すると、そのトランジスタ特性は第２図で示すように
なる０第２図において横軸はゲート電、圧ｖＧ。
縦軸はドレイン電流よりを示している０同図で示されて
いるようにコンタクト抵抗に制限されてドレイン電流は
ある、値以上には増大しなくなる。以上述べたように、
通常のフンタフ・ト形成、方法ではＮ型多結晶シリコン
薄膜と１ＴＯ膜とのコンタクトをとることは不可能とな
り、従って、低温プロセスにおいて、多結晶シリコン簿
膜を用いたＮチャネル茫膜トランジスタを実現すること
はできなし１０ 〔目 的〕 本発明は、低温プロセスにおいて作製されるＮ型多結晶
シリ・フン薄膜とＩＴＯ膜とのコンタクト抵抗を低減さ
せ、Ｎチャネル薄膜トランジスタをｉＴｏ配線で実現さ
せることが目的であう。
いるようにコンタクト抵抗に制限されてドレイン電流は
ある、値以上には増大しなくなる。以上述べたように、
通常のフンタフ・ト形成、方法ではＮ型多結晶シリコン
薄膜と１ＴＯ膜とのコンタクトをとることは不可能とな
り、従って、低温プロセスにおいて、多結晶シリコン簿
膜を用いたＮチャネル茫膜トランジスタを実現すること
はできなし１０ 〔目 的〕 本発明は、低温プロセスにおいて作製されるＮ型多結晶
シリ・フン薄膜とＩＴＯ膜とのコンタクト抵抗を低減さ
せ、Ｎチャネル薄膜トランジスタをｉＴｏ配線で実現さ
せることが目的であう。
コンタクトホール形成後％ Ｐ Ｈ３ガス雰囲気中にお
いてプラズマ処理をすることにより、Ｎ型多結晶シリコ
ン薄膜のコンタクト表面のリン濃度を増大させた後・工
Ｔｏ膜とコンタクトを形成するのが本発明の概要である
。
いてプラズマ処理をすることにより、Ｎ型多結晶シリコ
ン薄膜のコンタクト表面のリン濃度を増大させた後・工
Ｔｏ膜とコンタクトを形成するのが本発明の概要である
。
第３図は、本発明において提案するコンタクト形成方法
を示す図である。同図（α）に示すようにガラス基板５
上に、Ｎ型多結晶シリコン薄膜６を形成する。その上に
絶縁膜７を堆積させる。該絶縁膜７にホトリソグラフィ
法によりコンタクトホールを形成する。続いてＰＨ，ガ
ス雰囲気中に入れてプラズマ処理を施こすことにより、
前記コンタクトホール内に露出しているＮ型多結晶シリ
コン薄膜表面に、高濃度にリン原子を析出させる。この
ようにして前記Ｎ型多結晶シリコン薄膜６のコンタクト
表面に・リンの高濃度領域８を形成する。
を示す図である。同図（α）に示すようにガラス基板５
上に、Ｎ型多結晶シリコン薄膜６を形成する。その上に
絶縁膜７を堆積させる。該絶縁膜７にホトリソグラフィ
法によりコンタクトホールを形成する。続いてＰＨ，ガ
ス雰囲気中に入れてプラズマ処理を施こすことにより、
前記コンタクトホール内に露出しているＮ型多結晶シリ
コン薄膜表面に、高濃度にリン原子を析出させる。この
ようにして前記Ｎ型多結晶シリコン薄膜６のコンタクト
表面に・リンの高濃度領域８を形成する。
プラズマを発生させる装置としては、誘導結合型あるい
は容量結合型のプラズマＯＶＤ装置を応用すればよい。
は容量結合型のプラズマＯＶＤ装置を応用すればよい。
次に同図（６）に示すように工Ｔｏ薄膜を堆積させ工Ｔ
Ｏｉｌｊ極９を形成する。本発明をＮチャネル薄膜ト
ランジスタに応用した場合のトランジスタ特性を第４図
に示す。フンタクト抵抗は充分小さいのでトランジスタ
特性は正常である。
Ｏｉｌｊ極９を形成する。本発明をＮチャネル薄膜ト
ランジスタに応用した場合のトランジスタ特性を第４図
に示す。フンタクト抵抗は充分小さいのでトランジスタ
特性は正常である。
なお横軸はゲート電圧ＶＧ、縦軸はドレイン電流よりを
示す。
示す。
本発明により、Ｎ型多結晶シリコン薄膜とＩＴＯ膜との
フンタクト抵抗が低減され、従って、低温プロセスによ
るＮチャネル多結晶シリコン薄膜トランジスタをＩＴＯ
配線によって作製することが可能となる。プラズマ処理
は６００℃前後の低温で行なうことができるのでコーニ
ング７０５９ガラスのように耐熱温度の低い安価なガラ
ス基板を使用することができる。従って低コスト化に役
だつ。一方、低温プロ士長のため不純物の拡散を小さく
おさえることができるのでトランジスタの微細化にも役
だつ。さらに、Ｐチャネル及びＮチャネル多結晶シリコ
ン薄膜トランジスタを同一ガラス基板上に作製し、フン
タクトホール形成後、Ｎチャネル多結晶シリコン薄膜ト
ランジスタだけのコンタクトホールに、選択的にＰＨ，
ガスプラズマ処理を施こすようにすれば、Ｐチャネル及
びＮチャネルの多結晶シリコン薄膜トランジスタを同一
基板上に作製できる。つまり、多結晶シリコン薄膜トラ
ンジスタにより（３ＭＯ８集積回路（Ｃｏｍｐｌｅｍｅ
ｎｔａｒｙ Ｍｅｔａｌ ０ｘｉｄｅ Ｓｅｍ１−ｃｏ
ｎｄｕｃｔｏｒ ）を実現することが可能になる。従っ
て、本発明をアクティブマトリクス基板に応用した場合
には、ガラス基板上に・ＣＭＯ８集積回路によるドライ
バーを内蔵したアクティブマトリクス基板を実現するこ
とが可能となる。以上述べたように本発明を実施すれば
、低温プロセスによりＮチャネル多結晶シリコン薄膜ト
ランジスタを作製することが可能となり、低コスト化、
高信頼化、及びトランジスタの微細化に貢献する。さら
に、０ＭＯ３集積回路を作製できるので、ドライバー内
蔵のアクティブマトリクス基板を作製スることが可能に
なるなど、その効果は非常に大きい。
フンタクト抵抗が低減され、従って、低温プロセスによ
るＮチャネル多結晶シリコン薄膜トランジスタをＩＴＯ
配線によって作製することが可能となる。プラズマ処理
は６００℃前後の低温で行なうことができるのでコーニ
ング７０５９ガラスのように耐熱温度の低い安価なガラ
ス基板を使用することができる。従って低コスト化に役
だつ。一方、低温プロ士長のため不純物の拡散を小さく
おさえることができるのでトランジスタの微細化にも役
だつ。さらに、Ｐチャネル及びＮチャネル多結晶シリコ
ン薄膜トランジスタを同一ガラス基板上に作製し、フン
タクトホール形成後、Ｎチャネル多結晶シリコン薄膜ト
ランジスタだけのコンタクトホールに、選択的にＰＨ，
ガスプラズマ処理を施こすようにすれば、Ｐチャネル及
びＮチャネルの多結晶シリコン薄膜トランジスタを同一
基板上に作製できる。つまり、多結晶シリコン薄膜トラ
ンジスタにより（３ＭＯ８集積回路（Ｃｏｍｐｌｅｍｅ
ｎｔａｒｙ Ｍｅｔａｌ ０ｘｉｄｅ Ｓｅｍ１−ｃｏ
ｎｄｕｃｔｏｒ ）を実現することが可能になる。従っ
て、本発明をアクティブマトリクス基板に応用した場合
には、ガラス基板上に・ＣＭＯ８集積回路によるドライ
バーを内蔵したアクティブマトリクス基板を実現するこ
とが可能となる。以上述べたように本発明を実施すれば
、低温プロセスによりＮチャネル多結晶シリコン薄膜ト
ランジスタを作製することが可能となり、低コスト化、
高信頼化、及びトランジスタの微細化に貢献する。さら
に、０ＭＯ３集積回路を作製できるので、ドライバー内
蔵のアクティブマトリクス基板を作製スることが可能に
なるなど、その効果は非常に大きい。
造の断面図を示すものであり、第２図は、従来のコンタ
クト形成方法を用いて作製した低湿プロセスＮチャネル
多結晶シリコン薄膜トランジスタのトランジスタ特性を
示す図である。第３図（ａ） ＊ （ｂ）は、本発明で
提案するＮ型多結晶シリコン薄膜とＩＴＯ膜とのコンタ
クト形成方法を示す図であり、第４図は、本発明を用い
て作製した低温プロセスＮチャネル多結晶シリコン薄膜
トランジスタのトランジスタ特性を示す図である。 以 上
クト形成方法を用いて作製した低湿プロセスＮチャネル
多結晶シリコン薄膜トランジスタのトランジスタ特性を
示す図である。第３図（ａ） ＊ （ｂ）は、本発明で
提案するＮ型多結晶シリコン薄膜とＩＴＯ膜とのコンタ
クト形成方法を示す図であり、第４図は、本発明を用い
て作製した低温プロセスＮチャネル多結晶シリコン薄膜
トランジスタのトランジスタ特性を示す図である。 以 上
Claims (1)
- ガラス基板上に形成されたＮ型多結晶シリコン薄膜と
ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）薄膜とのコン
タクトを、絶縁膜を介して形成する工程において、ホト
リソグラフィ法により、絶縁膜にコンタクトホールを形
成する工程と、該コンタクトホール形成後、ＰＨ＿３（
フオスフィン）ガスのプラズマ分解処理を行なう工程と
、ＩＴＯ膜を形成し、ＩＴＯ電極をパターニングする工
程から成ることを特徴とするコンタクトの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59160401A JPS6139515A (ja) | 1984-07-30 | 1984-07-30 | コンタクトの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59160401A JPS6139515A (ja) | 1984-07-30 | 1984-07-30 | コンタクトの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6139515A true JPS6139515A (ja) | 1986-02-25 |
Family
ID=15714143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59160401A Pending JPS6139515A (ja) | 1984-07-30 | 1984-07-30 | コンタクトの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6139515A (ja) |
-
1984
- 1984-07-30 JP JP59160401A patent/JPS6139515A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| JPH0577303B2 (ja) | ||
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2618199B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH01218070A (ja) | Ｍｏｓトランジスタ | |
| JPS6047467A (ja) | 相補型薄膜トランジスタ | |
| JPH01272146A (ja) | 相補型半導体装置及びその製造方法 | |
| JP2621619B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JPS5834938B2 (ja) | 半導体装置の製造方法 | |
| JPS63193568A (ja) | 薄膜トランジスタ | |
| JP2837473B2 (ja) | シリコン薄膜トランジスタ | |
| CN102856260A (zh) | 一种cmos晶体管及其制造方法 | |
| JPS6346777A (ja) | 半導体素子およびその製造方法 | |
| JPS61214476A (ja) | 薄膜トランジスタ | |
| JP2960742B2 (ja) | 薄膜トランジスタ素子 | |
| JP3395259B2 (ja) | 半導体装置 | |
| JPH01196872A (ja) | 半導体装置の製造方法 | |
| JPS60242620A (ja) | コンタクトの形成方法 | |
| JPH0786609A (ja) | マルチゲート半導体素子 | |
| JPS63172469A (ja) | 薄膜トランジスタ | |
| JPH05160403A (ja) | 薄膜トランジスタ | |
| JPH0837307A (ja) | 半導体装置の製造方法および液晶ディスプレイ | |
| JPS5929459A (ja) | 半導体集積回路装置 |