JPS6138669B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は記録装置の改良に関し、特にフアクシ
ミリ装置の記録装置として有効なもので、送信装
置より送られて来る隣接する複数ライン分の画素
情報を複数ノズルで構成された記録ヘツドによつ
て複数ラインを一度に記録する装置の改良に関す
るものである。

従来のインクジエツト記録式のフアクシミリ装
置に於いては記録紙の巻き付けられた円筒ドラム
を回転させ、記録ヘツドの移動による主走査及び
副走査によつて１ラインごとの走査を順次行なう
円筒走査形式を採用している。また取り扱い操作
の簡易化等の理由により単一ノズルのインク噴射
記録方式による平面走査を機械式往復走査により
実現させるには記録ヘツドの主走査のピードを高
速化する必要が生じ、往復走査時に発生する振
動、騒音、空気乱流等による画質の悪化の問題が
発生する欠点があつた。

本発明は上記欠点を解決することを目的とし、
送信機より送られてくる隣接する複数ライン分の
画素情報を複数ノズルで構成され且つ、該複数の
ノズルが基準線に対して所定の角度Θを持たせて
配置された記録ヘツドによつて複数ラインを一度
に記録する記録装置を提供するものである。

更に本発明は、機械式往復走査の往路と帰路の
両方を記録動作に用いて記録速度の高速化を計る
ことにより、記録ヘツド等を搭載したキヤリツジ
の走査機構部の低速走行を可能とし、機構部に過
度の負担をかけることなく、インクジエツト記録
装置による高速平面走査を簡単かつ安価に実現し
得る記録装置を提供するものである。

以下図面と共に本発明の一実施例について説明
する。

第１図は本発明のインクジエツト記録装置の機
械式往復走査機構の概略構成図である。同図にお
いてキヤリツジ１は読み取り、記録ヘツド等を搭
載しておりパルスモータあるいはDCサーボモー
タ等の駆動源２の正転逆転により直線往復運動を
行なう。パルスモータ等の駆動源２からの動力は
プーリー３、アイドラプーリー４により懸架され
たワイヤー（またはベルト）５を介してキヤリツ
ジ１に伝達され、該キヤリツジ１はガイドレール
６上を走査幅に沿つて等速往復運動を行な
う。第２図は間歇噴射方式のインクジエツト記録
の印画動作原理図である。同図においてインクタ
ンク（図示せず）内のインクはインク供給路１１
を通つてインク室１２を満たしており、各分岐溝
１３を通つて複数ノズル群１４に導びかれてい
る。各ピエゾ素子１５は分岐溝１３上にそれぞれ
設けられており、画素信号に応じた電気信号を受
けて駆動され、その時に発生する圧力波等によつ
て各ノズル群１４からインク粒子１６が間歇的に
噴射される。噴射されたインク粒子１６はプラテ
ン１７上の記録紙１８に到達し隣接する複数個の
画素情報を記録する。一方キヤリツジ１上に搭載
され、複数ノズル群１４を有する記録ヘツド１９
は第１図に示した如く機械式往復走査により主走
査方向への移動を行ない、複数ラインの画素情報
が一度に記録される。また主走査の記録モード以
外の時に発生するパルスによつて副走査モータ
（図示せず）が駆動され、紙送りローラ２０等を
介してプラテン１７上の記録紙１８の紙送りが行
なわれる。

第３図は本発明に於ける送信原稿の読み取り動
作及び受信記録動作を３ラインごとに走査した場
合の走査形態を示す図である。同図において送信
原稿及び記録紙２１は縦方向に隣接した３ライン
ごとのブロツクＢ１，Ｂ２……BNに分割され、
機械式往復走査の１回目の往路の走査でブロツク
Ｂ１内の３ラインが一度に走査され、帰路の走査
でブロツクＢ２内の３ラインが走査され、この動
作を繰返してブロツクBNまで走査することによ
り、有効副走査幅を有効主走査幅に沿つて
平面的に走査される。

第４図は送信機に於ける原稿面の画素情報の読
み取り動作の説明図である。同図において読取り
ヘツド２２はランプ等による原稿面の反射光を読
み取る光電変換部とオプテイカルフアイバー群あ
るいはレンズ系により構成されており、この読取
りヘツド２２は機械式往復走査をするキヤリツジ
（第１図）に搭載されており、その往路に於いて
隣接する３ライン１―１，２，３の画情報の読み
取りを光電変換部Ｒ―１，２，３により同時に行
ない、またその帰路に於いても同様に前記ライン
に続く３ライン２―１，２，３の画情報の読み取
りを有効主走査幅に沿つて同時に行ない、こ
の走査を繰り返すことにより原稿面全面の読み取
りを行なう。また各光電変換部Ｒ―１，２，３に
より得られた画信号を信号増幅器を介して取り出
し、各ライン毎に発生した画素信号をシフトレジ
スタあるいはRAM等により構成されたラインバ
ツフアメモリに一時記憶させ適当なタイミングで
各ライン毎の画素信号を時系列信号に変換して伝
送している。

第５図は第２図に示した記録ヘツド１９に配置
された複数本のノズル１４の配列を示している。
同図において、複数本のノズル（実施例では３
本）Ｎ１〜３は基準線（垂直方向）より角度Θな
る傾きを持たせてプレート上に配置されて記録ヘ
ツド２３を構成しており、各ラインごとの画素信
号に対応した電気信号によつてピエゾ素子１５
（圧電変換素子）が駆動され、間歇的にインクを
噴射させて記録を達成する。

この場合、ノズル配列による隣接画素情報の不
揃いを補正するため、ノズル間隔Q₁，Q₂に応じ
た分だけタイミングをずらせて出力されるような
タイミング制御を各ラインごとの画素情報群に与
え、適当な時間的ズレを持たせて各ライン記録に
対応するピエゾ素子１５を駆動し、正規のドツト
配列を得る様にして複数ライン記録を行なう。上
記ノズルの配列は隣接画素情報に対応して縦一列
に並べるのが一般的であるが、ノズル配列のピツ
チに製作上の制約があるため、上記配列によりノ
ズル間の距離が大きくなり、複数本のノズル製作
が容易になる。

第６図は第５図に示した如く基準線（垂直）に
対して角度Θの傾きを持つて配列された複数本の
ノズル（実施例では３本）Ｎ１〜Ｎ３によつて画
素情報を記録する場合の記録装置の説明図であ
る。同図において記録ヘツド２３は３本のノズル
Ｎ―１，２，３を角度Θの傾きを持たせたプレー
ト上に構成した記録ヘツドの例を示しており、上
記送信機より送られて来た３ラインの時系列信号
をバツフアーメモリーに一時記憶し、後述するよ
うに該メモリーの書き込み・読み出し制御により
得られる各ラインごとの画素信号に応じた電気信
号により各ピエゾ素子（図示せず）が駆動され、
その際に発生する圧力波等により各ノズルＮ―
１，２，３からインク粒子が間歇的に噴射され
る。この時各ノズルの配列が基準線（垂直）より
角度Θだけ傾いているためノズルＮ―１，２，３
の間隔Q₁，Q₂に応じた分だけドツト配列に不揃
いが発生する。そのため、機械式往復走査の往路
（左から右）走査に於いてはインク粒子D₂₁〜Ｄ_2N
及びD₃₁〜Ｄ_3N迄の配列をライン１―１と揃える
必要が生じライン１―２及びライン１―３の画素
信号に応じた電気信号をノズルＮ―２及びＮ―３
のピエゾに印加し始めるタイミングをノズル間隔
Q₂及びQ₁に応じた時間だけそれぞれ遅延させる
ことによりインク粒子の配列を補正する必要があ
る。一方帰路走査（右から左）に於いては、イン
ク粒子Ｄ_4N〜D₄₁及びＤ_5N〜D₅₁迄の配列をライン
２―３と揃えるため、ライン２―１，３の画素情
報の記録を開始するタイミングを前記と同様にノ
ズル間隔Q₂及びQ₁に応じた時間だけ遅延するこ
とによりインク粒子の配列を補正する必要があ
る。一方副走査方向Ｙの紙送りは主走査方向Ｘの
減速、停止、加速を行なう記録動作モードでない
期間内に発生するパルス信号によつて３ライン分
のステツプ移動を行ない、次に続く記録動作に備
えられる。

第７図は上記タイミング補正を施した場合の記
録様態を示している。また上記機械式往復走査を
繰り返すことにより送信機より送られて来た情報
の記録が達成される。

第８図は上記タイミング補正を行なう手段を含
んだ画素信号処理回路の構成を示すブロツク図を
示し、復調回路２４、ラインバツフアー・メモリ
LM１〜６、書き込み読み出し制御回路２５、ピ
エゾ駆動信号発生回路２６、タイミング制御回路
３０Ａ，３０Ｂ，３０Ｃより構成されている。

先ず回線からの入力信号は復調回路２４の入力
端Inに加えられ、該復調回路２４により復調さ
れ、その画素信号２７は例えば半導体RAMより
成る各ラインバツフアーメモリーLM１〜６デー
タ入力端へ供給される。本発明の機械式往復走査
を受けて複数ラインを一度に記録するために、復
調回路２４より得られた位相同期信号２８により
適当な位相関係を得る書き込み・読み出し制御回
路２５からのアドレス選択信号（AD出力）及び
書き込み・読み出し制御信号（WR出力）を、例
えばラインバツフアーメモリLM１〜３のアドレ
ス端子AD及び書き込み・読み出し端子Ｗ／Ｒへ
それぞれ供給し、適当なタイミングクロツクによ
り復調回路２４で得られた３ライン分の時系列画
素信号２７をラインバツフアーメモリLM１〜３
へ、１ラインごとに順次に分割して一時記憶す
る。その後、前記各ラインバツフアー・メモリ
LM１〜３は書き込み・読み出し制御回路２５か
ら送り出される読み出し制御信号を受けて、各ラ
インごとの画素信号の読み出しが行なわれる。上
記メモリLM１〜LM３より読み出された３ライ
ン分の画素信号の内、往路走査に於いては、メモ
リLM２及びLM３の出力信号がタイミング制御
回路３０Ａ及び３０Ｂに供給され、該タイミング
制御回路路３０Ａ及び３０Ｂによつてドツト配列
の補正を必要とするライン１―２及び１―３の画
素信号は第９図ａに示す如くノズル間隔Q₂及び
Q₁＋Q₂に応じた時間T₂及びT₁＋T₂の遅延をかけ
られてピエゾ駆動信号発生回路２６に供給され
る。ピエゾ駆動信号発生回路２６では各ラインご
とに得られる画素信号をピエゾ駆動電気信号に変
換し、複数ノズルで構成された記録ヘツドの各ピ
エゾ素子を駆動する。かつ機械式往復走査の１回
目の往路走査を受けることにより隣接する３ライ
ンの記録が実行される。

一方前記ラインに続く隣接する３ライン２―
１，２，３分の時系列の画信号は前記３ライン１
―１，２，３の記録走査を実行している期間に、
他組のライン・バツフアー・メモリLM４〜６に
前記と同様な動作で１ライン分毎に順次分割して
一時記憶される。

次に２回目の記録走査をする帰路走査に於いて
は書き込み時とは逆の方向の画信号が得られるよ
うにラインバツフアー・メモリLM４〜６からの
読み出しはアドレス選択信号を適時制御すること
により画信号の読み出しを後から順に取り出され
て記録走査が実行される。

この場合の帰路走査に於いてもメモリLM４及
びLM６の出力信号がタイミング制御回路３０Ｂ
及び３０Ｃに供給され、ドツト配列の補正を必要
とするライン２―１及び２―２の画素信号はタイ
ミング制御回路３０Ｂ及び３０Ｃによつて第９図
ｂに示す如く、ノズル間隔Q₁及びQ₁＋Q₂に応じ
た時間T₁及びT₁＋T₂の遅延をかけられてピエゾ
駆動信号発生回路２６に供給される。

以下順次の記録走査は２組のラインバツフアー
メモリLM１〜３及びLM４〜６の書き込み、読
み出し動作を交互に繰り返すことにより実行され
る。尚送信機より送出されるフアクシミリ画素信
号が左から右へのライン走査信号と右から左への
ライン走査信号とに交互に変わる順次信号形式を
採つている場合には前記帰路走査時に於いてバツ
フアーメモリーから書き込み時と逆順に画信号を
読み出すという処理過程を書き込み時と同順に読
み出し制御する様変更すればよい。

次に上記した各ラインの記録及び蓄積動作期間
の関係を更に詳細に説明する。第７図に於いて、
左端より右端へ走査される往路の１回目の主走査
期間に、バツフアメモリLM１〜LM３に記憶さ
れた隣接する第１〜３ラインの画素信号の記録が
実行され、この主走査と並行して、次の隣接する
第４〜６ライン迄の時系列画素信号が各ラインバ
ツフアーメモリLM４〜LM６に順次蓄積され
る。

次に右端より左端へ走査される帰路の２回目の
主走査期間に、前記バツフアメモリLM４〜LM
６に蓄積された第４〜６ラインの画素信号の記録
が実行され、この動作と並行して次に隣接する第
７〜９ラインの３ライン分の画素信号が各ライン
バツフアーメモリーLM１〜LM３に蓄積され
る。この様にして順次隣接する複数ライン毎の記
録及び画素信号の蓄積が同様の手順で実行され
る。

尚、本発明実施例においては隣接する３ライン
分の画素情報を３本のノズルを有する記録ヘツド
によつて３ライン分を往路と帰路の両方で記録す
る場合について述べたが、本発明はこの実施例に
限定されるものではなく、例えば３ライン以下あ
るいは３ライン以上の隣接する複数ラインの記録
の場合等にも適用出来ることは明らかである。

また記録動作を往路だけの片方記録として適用
してもよいことは明らかである。

以上の如く本発明によれば、機械式往復走査機
構に過度の負担をかけることなく、しかも低速の
主走査機構によつて平面走査が可能となり、且つ
記録速度の高速化が簡単にしかも安価に実現でき
る。更に主走査スピードの高速化に伴なう振動、
騒音、空気乱流等による受信画質の悪化の問題も
解消される等の効果がある。

【図面の簡単な説明】

第１図は機械式往復走査機構を示す平面図、第
２図はインクジエツト記録の印画動作原理図、第
３図は走査波形図、第４図は原稿面の画素情報の
読取り動作説明図、第５図は本発明に係る複数ノ
ズルの配列図、第６図及び第７図は画素情報の記
録動作の説明図、第８図は信号処理回路のブロツ
ク図、第９図a₁〜a₃及びb₁〜ｂは第８図を説明す
るための読出し制御タイムチヤートである。 １…キヤリツジ、１４…複数ノズル群、１６…
インク粒子、１９…記録ヘツド、LM１〜LM６
…バツフアメモリ、Ｎ１〜Ｎ３…ノズル、３０
Ａ，３０Ｂ及び３０Ｃ…タイミング制御回路。

Claims (1)

1. 【特許請求の範囲】 １ 隣接した複数ラインの画素信号を記録する少
   なくとも２個のノズルを基準線（垂直方向）に対
   して所定の角度をもたせて配置した記録ヘツドを
   有すると共に、前記各ノズル毎に設けられたピエ
   ゾ素子を画素情報に基づいて駆動することにより
   夫々のノズルからインク噴射を行い、且つ前記記
   録ヘツドを記録ラインに沿つて走査して順次記録
   を行わせる記録装置において、 前記記録ヘツドのノズルと同数づつ備えた画素
   信号が導入される往路走査用ラインバツフアメモ
   リおよび復路走査用ラインバツフアメモリと、ア
   ドレス選択信号および書き込み・読み出し制御信
   号を前記全てのラインバツフアメモリのそれぞれ
   に供給する書き込み読み出し制御回路と、前記記
   録ヘツドの記録走査時に、前記ノズルに対応した
   往路走査用ラインバツフアメモリまたは復路走査
   用ラインバツフアメモリから記録ヘツド移動に応
   じて夫々導出される画素信号が供給されるピエゾ
   駆動信号発生回路と、ノズル配列による隣接画素
   の記録位置ズレを補正するためヘツド進行方向に
   対して後方となるノズルに対応するピエゾ素子の
   駆動タイミングをノズル間隔に応じた時間だけ遅
   らせるタイミング制御回路とを備え、各ライン毎
   の画素信号を所定の時間的ずれを持たせて各ライ
   ンの記録を行うように成したことを特徴とする記
   録装置。