JPS6137661B2 - - Google Patents
Info
- Publication number
- JPS6137661B2 JPS6137661B2 JP53086885A JP8688578A JPS6137661B2 JP S6137661 B2 JPS6137661 B2 JP S6137661B2 JP 53086885 A JP53086885 A JP 53086885A JP 8688578 A JP8688578 A JP 8688578A JP S6137661 B2 JPS6137661 B2 JP S6137661B2
- Authority
- JP
- Japan
- Prior art keywords
- control program
- written
- program
- floppy disk
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Description
【発明の詳細な説明】
本発明は電子計算機システムにおけるイニシヤ
ルプログラムロード方式に関する。
ルプログラムロード方式に関する。
電子計算機システムにおいては、システムを稼
動させるためのオペレーテイングシステム
（OS）プログラムが必要であり、更にこのオペレ
ーテイングシステム（OS）には大別して制御プ
ログラム（CP）と処理プログラムとがある。し
かして、電子計算機システムの記憶装置として
RAM（ランダムアクセスメモリ）が使用されて
いる。このRAMは揮発性のため電源が遮断され
ると、その記憶内容は破壊されてしまう。このた
めOSの制御プログラムはRAMの他、不揮発性メ
モリに記憶して電源遮断時においても記憶保持し
ておかなければならない。上記制御プログラムを
不揮発性メモリに記憶する場合、例えばフロツピ
ーデイスク等に予め書込まれている制御プログラ
ムを電源オン時に磁気ドラム等の不揮発性メモリ
に書込んでいる。そして、その後、この磁気ドラ
ムからRAMに制御プログラムを読出して記憶
し、このRAMに記憶した制御プログラムに従つ
て計算機の動作制御を行つている。しかして、上
記したような制御プログラムの初期設定を行う場
合、従来ではIPL（イニシヤルプログラムロー
ド）スイツチを設けておき、このIPLスイツチを
オンすることによつてその設定動作を行わせてい
る。
動させるためのオペレーテイングシステム
（OS）プログラムが必要であり、更にこのオペレ
ーテイングシステム（OS）には大別して制御プ
ログラム（CP）と処理プログラムとがある。し
かして、電子計算機システムの記憶装置として
RAM（ランダムアクセスメモリ）が使用されて
いる。このRAMは揮発性のため電源が遮断され
ると、その記憶内容は破壊されてしまう。このた
めOSの制御プログラムはRAMの他、不揮発性メ
モリに記憶して電源遮断時においても記憶保持し
ておかなければならない。上記制御プログラムを
不揮発性メモリに記憶する場合、例えばフロツピ
ーデイスク等に予め書込まれている制御プログラ
ムを電源オン時に磁気ドラム等の不揮発性メモリ
に書込んでいる。そして、その後、この磁気ドラ
ムからRAMに制御プログラムを読出して記憶
し、このRAMに記憶した制御プログラムに従つ
て計算機の動作制御を行つている。しかして、上
記したような制御プログラムの初期設定を行う場
合、従来ではIPL（イニシヤルプログラムロー
ド）スイツチを設けておき、このIPLスイツチを
オンすることによつてその設定動作を行わせてい
る。
しかしながら、上記IPLスイツチは、計算機内
部に実装されていることが多く、制御プログラム
の内容変更時にはその操作が面倒であつた。
部に実装されていることが多く、制御プログラム
の内容変更時にはその操作が面倒であつた。
本発明は上記の点に鑑みてなされたもので、制
御プログラムをロードすべき条件が全て満足した
場合には、スイツチの判定によらず、自動的にそ
の状態を検出して制御プログラムをロードするイ
ニシヤルプログラムロード方式を提供することを
目的とする。
御プログラムをロードすべき条件が全て満足した
場合には、スイツチの判定によらず、自動的にそ
の状態を検出して制御プログラムをロードするイ
ニシヤルプログラムロード方式を提供することを
目的とする。
以下図面を参照して本発明の一実施例を説明す
る。第１図において１はCPUで、このCPU１に
はアドレスバス２及びデータバス３を介して揮発
性の主メモリ４、各種マイクロプログラムを記憶
しているROM（リードオンリメモリ）、インター
フエイスを含む駆動回路６，７，８が接続され
る。そして、上記駆動回路６にはフロツピーデイ
スク９、駆動回路７には磁気ドラム１０、駆動回
路８にはプリンタ１１が接続される。上記CRU
１は電源投入時に電源部（図示せず）からリセツ
ト信号が与えられ、それによつて初期設定動作を
開始するもので、第２図に示すように構成され
る。
る。第１図において１はCPUで、このCPU１に
はアドレスバス２及びデータバス３を介して揮発
性の主メモリ４、各種マイクロプログラムを記憶
しているROM（リードオンリメモリ）、インター
フエイスを含む駆動回路６，７，８が接続され
る。そして、上記駆動回路６にはフロツピーデイ
スク９、駆動回路７には磁気ドラム１０、駆動回
路８にはプリンタ１１が接続される。上記CRU
１は電源投入時に電源部（図示せず）からリセツ
ト信号が与えられ、それによつて初期設定動作を
開始するもので、第２図に示すように構成され
る。
第２図において２１は制御回路で、電源投入時
に上記電源部から与えられるリセツト信号によつ
て初期設定動作を行う。２２は判断回路で、デー
タバス３を介して入力されるフロツピーデイスク
９からの信号を判断し、その判断結果を制御回路
２１へ入力する。この制御回路２１は上記判断回
路２２からの信号あるいはデータバス３を介して
入力される外部からの信号に従つて動作し、プロ
グラムカウンタ２３の内容設定、カウントアツプ
制御等を行うと共に、サブアドレスレジスタ２４
の制御を行う。上記プログラムカウンタ２３は、
前記主メモリ４及びROM５のアドレス指定を行
うためのもので、そのカウント内容はアドレスレ
ジスタ２５を介してアドレスバス２へ出力され
る。また、サブアドレスレジスタ２４は、プロツ
ピーデイスク９、磁気ドラム１０等のアドレス指
定を行うためのもので、上記アドレスレジスタ２
５を介してアドレスバス２へ出力される。
に上記電源部から与えられるリセツト信号によつ
て初期設定動作を行う。２２は判断回路で、デー
タバス３を介して入力されるフロツピーデイスク
９からの信号を判断し、その判断結果を制御回路
２１へ入力する。この制御回路２１は上記判断回
路２２からの信号あるいはデータバス３を介して
入力される外部からの信号に従つて動作し、プロ
グラムカウンタ２３の内容設定、カウントアツプ
制御等を行うと共に、サブアドレスレジスタ２４
の制御を行う。上記プログラムカウンタ２３は、
前記主メモリ４及びROM５のアドレス指定を行
うためのもので、そのカウント内容はアドレスレ
ジスタ２５を介してアドレスバス２へ出力され
る。また、サブアドレスレジスタ２４は、プロツ
ピーデイスク９、磁気ドラム１０等のアドレス指
定を行うためのもので、上記アドレスレジスタ２
５を介してアドレスバス２へ出力される。
しかして、本発明は上記の構成において、制御
プログラムの書込まれているデイスクシートに対
しては、それを判別するための特定コードを書込
み、その特定コードを判断回路２２により判別し
てCPU１へ送り、CPU１の制御のもとに制御プ
ログラムのロードを行なうようにしたもので、以
下その詳細な動作について第３図のフローチヤー
トにより説明する。まず、第３図のステツプＡに
示すように電源をオンすると、電源部からCPU
１にリセツト信号が送られ、これによりCPU１
は第３図のステツプＢに示すように初期設定動作
を行う。この初期設定ステツプでは、CPU１内
部の各レジスタ等をリセツトすると共にプログラ
ムカウンタ２３にROM５に対する初期アドレス
を設定する。このプログラムカウンタ５に設定さ
れた初期アドレスはアドレスレジスタ２５を介し
てアドレスバス２へ出力され、ROM５へ送られ
る。また、このROM５にはCPU１から動作指令
が送られる。これによりROM５から初期アドレ
スに対する記憶内容が読出されてCPU１へ送ら
れる。このROM５の初期アドレスには、予めフ
ロツピーデイスク９に対する読出しプログラムを
記憶させてあり、この読出しプログラムがCPU
１へ送られてプロツピーデイスク９に対するアク
セスが行われる。まず、第３図のステツプＣに示
すようにフロツピーデイスク（FDD）９がレデ
イ（READY）状態になつているか否かをCPU１
において判別する。フロツピーデイスク９にデイ
スクシートが装着されてフロツピーデイスク９が
レデイ状態となつていれば、ステツプＤに進み、
CPU１はROM５からサブアドレスレジスタ２４
にセツトされたアドレスデータに従つてフロツピ
ーデイスク９のアドレス指定を行い、その記憶内
容を示す特定コードをCPU１内の判断回路２２
に読出し、その特定コードが制御プログラムを示
すものであるか否かを判断する。この判断の結
果、特定コードが制御プログラムを示していれ
ば、ステツプＥに進み、フロツピーデイスク９に
記憶されている内容を読出して磁気ドラム１０に
書込む。そして、この磁気ドラム１０への書込み
を終了すると、ステツプＦに進み、上記ステツプ
Ｅで磁気ドラム１０に書込んだ制御プログラムを
読出し、主メモリ４に書込む。以上で制御プログ
ラムのイニシヤルロード処理を終了し、以下
CPU１は主メモリ４に書込まれた制御プログラ
ムに従つて制御動作を開始する。
プログラムの書込まれているデイスクシートに対
しては、それを判別するための特定コードを書込
み、その特定コードを判断回路２２により判別し
てCPU１へ送り、CPU１の制御のもとに制御プ
ログラムのロードを行なうようにしたもので、以
下その詳細な動作について第３図のフローチヤー
トにより説明する。まず、第３図のステツプＡに
示すように電源をオンすると、電源部からCPU
１にリセツト信号が送られ、これによりCPU１
は第３図のステツプＢに示すように初期設定動作
を行う。この初期設定ステツプでは、CPU１内
部の各レジスタ等をリセツトすると共にプログラ
ムカウンタ２３にROM５に対する初期アドレス
を設定する。このプログラムカウンタ５に設定さ
れた初期アドレスはアドレスレジスタ２５を介し
てアドレスバス２へ出力され、ROM５へ送られ
る。また、このROM５にはCPU１から動作指令
が送られる。これによりROM５から初期アドレ
スに対する記憶内容が読出されてCPU１へ送ら
れる。このROM５の初期アドレスには、予めフ
ロツピーデイスク９に対する読出しプログラムを
記憶させてあり、この読出しプログラムがCPU
１へ送られてプロツピーデイスク９に対するアク
セスが行われる。まず、第３図のステツプＣに示
すようにフロツピーデイスク（FDD）９がレデ
イ（READY）状態になつているか否かをCPU１
において判別する。フロツピーデイスク９にデイ
スクシートが装着されてフロツピーデイスク９が
レデイ状態となつていれば、ステツプＤに進み、
CPU１はROM５からサブアドレスレジスタ２４
にセツトされたアドレスデータに従つてフロツピ
ーデイスク９のアドレス指定を行い、その記憶内
容を示す特定コードをCPU１内の判断回路２２
に読出し、その特定コードが制御プログラムを示
すものであるか否かを判断する。この判断の結
果、特定コードが制御プログラムを示していれ
ば、ステツプＥに進み、フロツピーデイスク９に
記憶されている内容を読出して磁気ドラム１０に
書込む。そして、この磁気ドラム１０への書込み
を終了すると、ステツプＦに進み、上記ステツプ
Ｅで磁気ドラム１０に書込んだ制御プログラムを
読出し、主メモリ４に書込む。以上で制御プログ
ラムのイニシヤルロード処理を終了し、以下
CPU１は主メモリ４に書込まれた制御プログラ
ムに従つて制御動作を開始する。
そして、フロツピーデイスク９から制御プログ
ラムを磁気ドラム１０に書込んだ後は、制御プロ
グラムの内容変更を必要とする時まで、フロツピ
ーデイスク９から磁気ドラム１０への制御プログ
ラムの書込みは行わない。すなわち、フロツピー
デイスク９から磁気ドラム１０への制御プログラ
ムの書込みを終了すると、制御プログラムの書込
まれているデイスクシートは、フロツピーデイス
ク９から取外されて必要により他のデイスクシー
トが装着される。従つて、電源投入時ステツプＣ
において、フロツピーデイスク９にデイスクシー
トが装着されていないでフロツピーデイスク９か
らレデイ信号が出力されていない場合、あるいは
ステツプＤでフロツピーデイスク９に制御プログ
ラムが書込まれていないと判断された場合は、ス
テツプＥの処理をジヤンプしてステツプＦに進
み、すでに磁気ドラム１０に書込まれている制御
プログラムが主メモリ４に送られて書込まれる。
ラムを磁気ドラム１０に書込んだ後は、制御プロ
グラムの内容変更を必要とする時まで、フロツピ
ーデイスク９から磁気ドラム１０への制御プログ
ラムの書込みは行わない。すなわち、フロツピー
デイスク９から磁気ドラム１０への制御プログラ
ムの書込みを終了すると、制御プログラムの書込
まれているデイスクシートは、フロツピーデイス
ク９から取外されて必要により他のデイスクシー
トが装着される。従つて、電源投入時ステツプＣ
において、フロツピーデイスク９にデイスクシー
トが装着されていないでフロツピーデイスク９か
らレデイ信号が出力されていない場合、あるいは
ステツプＤでフロツピーデイスク９に制御プログ
ラムが書込まれていないと判断された場合は、ス
テツプＥの処理をジヤンプしてステツプＦに進
み、すでに磁気ドラム１０に書込まれている制御
プログラムが主メモリ４に送られて書込まれる。
このように本発明では、電源投入時に外部メモ
リをアクセスして制御プログラムが書込まれてい
ることを示す特定コードを検出した場合に、この
制御プログラムを自動的にロードすなわち外部メ
モリから制御プログラムを不揮発性メモリに一旦
書込んだ後、この不揮発性メモリから制御プログ
ラムを読出して主メモリに書込むようにしたの
で、この制御プログラムが、特別の操作なしに自
動的にロードでき、さらに誤つて別のプログラム
が自動的にロードされることを防ぐことができる
とともに、何等かの原因で一時的にでも電源遮断
等があり主メモリの記憶内容が破壊されても不揮
発性メモリ内の制御プログラムは破壊されず残つ
ているので、スムーズな復旧が可能となる。
リをアクセスして制御プログラムが書込まれてい
ることを示す特定コードを検出した場合に、この
制御プログラムを自動的にロードすなわち外部メ
モリから制御プログラムを不揮発性メモリに一旦
書込んだ後、この不揮発性メモリから制御プログ
ラムを読出して主メモリに書込むようにしたの
で、この制御プログラムが、特別の操作なしに自
動的にロードでき、さらに誤つて別のプログラム
が自動的にロードされることを防ぐことができる
とともに、何等かの原因で一時的にでも電源遮断
等があり主メモリの記憶内容が破壊されても不揮
発性メモリ内の制御プログラムは破壊されず残つ
ているので、スムーズな復旧が可能となる。
図面は本発明の一実施例を示すもので、第１図
は全体の構成を示すブロツク図、第２図は第１図
におけるCPUの詳細を示すブロツク図、第３図
は動作内容を示すフローチヤートである。 １…CPU、２…アドレスバス、３…データバ
ス、４…主メモリ、５…ROM、６〜８…駆動回
路、９…フロツピーデイスク、１０…磁気ドラ
ム、２２…判断回路。
は全体の構成を示すブロツク図、第２図は第１図
におけるCPUの詳細を示すブロツク図、第３図
は動作内容を示すフローチヤートである。 １…CPU、２…アドレスバス、３…データバ
ス、４…主メモリ、５…ROM、６〜８…駆動回
路、９…フロツピーデイスク、１０…磁気ドラ
ム、２２…判断回路。
Claims (1)
- １ 制御プログラムに従つて動作する電子計算機
において、予め制御プログラムが書込まれている
外部メモリに制御プログラムが書込まれているこ
とを示す特定コードを書込み、電子計算機の電源
投入時に上記メモリをアクセスして特定コードの
有無を判別し、特定コードを検出した場合に上記
メモリに記憶している制御プログラムを不揮発性
メモリに一旦書込んだ後、この不揮発性メモリに
記憶した制御プログラムを読出して主メモリに書
込むことを特徴とするイニシヤルプログラムロー
ド方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8688578A JPS5513489A (en) | 1978-07-17 | 1978-07-17 | Initial program load system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8688578A JPS5513489A (en) | 1978-07-17 | 1978-07-17 | Initial program load system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5513489A JPS5513489A (en) | 1980-01-30 |
| JPS6137661B2 true JPS6137661B2 (ja) | 1986-08-25 |
Family
ID=13899279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8688578A Granted JPS5513489A (en) | 1978-07-17 | 1978-07-17 | Initial program load system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5513489A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5826572B2 (ja) * | 1979-06-12 | 1983-06-03 | シャープ株式会社 | 外部記憶装置からのプログラム自動転送方式 |
-
1978
- 1978-07-17 JP JP8688578A patent/JPS5513489A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5513489A (en) | 1980-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5522076A (en) | Computer system having BIOS (basic input/output system)-ROM (Read Only Memory) writing function | |
| JP3292864B2 (ja) | データ処理装置 | |
| EP0536793A2 (en) | Personal computer using flash memory as BIOS-ROM | |
| US7657732B2 (en) | Apparatus and method for securely and conveniently rebooting a computer system | |
| JPH07120248B2 (ja) | パーソナル・コンピュータ・システム内でシステム・ユーティリティを保護するための装置 | |
| US6282644B1 (en) | Apparatus and method for storing BIOS data of computer system | |
| US6115813A (en) | Selectively enabling advanced configuration and power interface BIOS support | |
| WO2002075745A1 (en) | Storage device, storage device controlling method, and program | |
| TWI813869B (zh) | 資料儲存裝置及維持資料儲存裝置正常開機運作的方法 | |
| TWI765443B (zh) | 資料儲存裝置及維持資料儲存裝置正常開機的方法 | |
| JP2000163268A (ja) | コンピュータ | |
| TW201337551A (zh) | 取得觸發功能之指令的方法 | |
| US6738887B2 (en) | Method and system for concurrent updating of a microcontroller's program memory | |
| JP3194900B2 (ja) | ハードディスクドライブを有するコンピュータのメモリ管理方法 | |
| JPS6137661B2 (ja) | ||
| US20180046450A1 (en) | Method for updating system information of a computer device | |
| JP2746978B2 (ja) | 書き込み保護機構付き外部記憶装置 | |
| JPH05100862A (ja) | データ処理装置 | |
| JPH0570864B2 (ja) | ||
| JPS6345660A (ja) | Ｒａｍデイスクを用いたパソコンの起動方法 | |
| JP2002373089A (ja) | コンピュータ装置 | |
| KR100467514B1 (ko) | 바이오스이미지를라이트하는방법 | |
| JPH11338690A (ja) | フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法 | |
| JP2001195260A (ja) | ブートプログラム書き換えシステム | |
| JPH05100802A (ja) | データ処理装置 |