JPS6136958Y2 - - Google Patents

Info

Publication number
JPS6136958Y2
JPS6136958Y2 JP1978046809U JP4680978U JPS6136958Y2 JP S6136958 Y2 JPS6136958 Y2 JP S6136958Y2 JP 1978046809 U JP1978046809 U JP 1978046809U JP 4680978 U JP4680978 U JP 4680978U JP S6136958 Y2 JPS6136958 Y2 JP S6136958Y2
Authority
JP
Japan
Prior art keywords
time
signal
output
circuit
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1978046809U
Other languages
Japanese (ja)
Other versions
JPS54148178U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1978046809U priority Critical patent/JPS6136958Y2/ja
Publication of JPS54148178U publication Critical patent/JPS54148178U/ja
Application granted granted Critical
Publication of JPS6136958Y2 publication Critical patent/JPS6136958Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)

Description

【考案の詳細な説明】 本案はプリセツトによつて任意に時限時間を変
更できるタイマー機能を有するプリセツト式電子
時計に関する。
[Detailed Description of the Invention] The present invention relates to a preset electronic timepiece having a timer function that allows the time limit to be changed arbitrarily by presetting.

従来の電子時計に於いて、プリセツトによつて
スイツチをある時刻から一定時間オン又はオフす
るタイマー機能があり、タイマー機能を用いてラ
ジオ等のオン、オフを自動的に行なつているが、
最近ではさらにオン時刻及びオフ時刻を設定する
事によつて自由にオン又はオフ時間を予め設定で
きる機能を持つた電子時計が出現している。しか
しこの電子時計を実際に使用する場合、予めオン
時刻とオフ時刻の両方を必ず入力しておかない
と、従来の如く一定時間で自動的にオン又はオフ
状態が解除されないので、従来に比べて入力時の
操作が複雑であり、誤入力をすると長時間オン又
はオフ状態が継続される欠点がある。
Conventional electronic clocks have a timer function that turns the switch on or off for a certain period of time from a certain time using a preset, and the timer function is used to automatically turn on and off radios, etc.
Recently, electronic watches have appeared that have the function of freely setting the on or off time in advance by setting the on and off times. However, when actually using this electronic clock, unless you input both the on time and off time in advance, the on or off state will not be automatically canceled after a certain period of time like in the past, so it is different from the conventional one. The operation at the time of input is complicated, and if an incorrect input is made, the ON or OFF state continues for a long time.

本案は上記の電子時計の欠点を解消し、使いや
すいプリセツト式電子時計を提供するものであ
る。
The present invention solves the above-mentioned drawbacks of the electronic clock and provides an easy-to-use preset type electronic clock.

図は本案の一実施例を示す回路図である。図に
於いて1は基準信号発生器で、水晶振動子11を
用いて基準信号を発生し、タイミング回路12と
カウンター2に出力を供給している。タイミング
回路12はタイミング信号T1〜T3を発生するも
ので、カウンター2は基準信号発生器1の出力を
カウントして1分毎のパルス信号を出力する。こ
の1分毎のパルス信号(分信号)は時刻信号発生
器3と時刻カウンタ41,42,43に与えられ
る。時刻信号発生器3は分信号をカウント及び記
憶して時及び分の時刻信号を発生し、その出力は
一致回路5とゲートGを介して表示回路6に与え
られ、表示回路6にて時分の4桁表示が行なわれ
る。
The figure is a circuit diagram showing an embodiment of the present invention. In the figure, a reference signal generator 1 generates a reference signal using a crystal oscillator 11 and supplies an output to a timing circuit 12 and a counter 2. The timing circuit 12 generates timing signals T1 to T3 , and the counter 2 counts the output of the reference signal generator 1 and outputs a pulse signal every minute. This pulse signal (minute signal) every minute is given to the time signal generator 3 and time counters 41, 42, and 43. The time signal generator 3 counts and stores the minute signals to generate hour and minute time signals, and its output is given to the display circuit 6 via the matching circuit 5 and gate G. A four-digit display is performed.

7は入力部で例えば0〜9の数字キーと12時間
表示の場合の午前、午後指示キーを有しており、
切換スイツチ81,82を介して時限記憶器9
1,92,93にキー信号を与えられる。時限記
憶器91,92,93の各々は設定時刻データを
記憶する第1記憶器911,921,931を時
限時間データを記憶する第2記憶器912,92
2,932とからなり、各々別々にプリセツトで
きる。第1記憶器911,921,931の出力
は第1ゲート回路のアンドゲートA91,A9
2,A93を介して一致回路5へ導かれており、
時刻信号発生器3の内容と一致した場合に出力が
第2ゲート回路のアンドゲートA1,A2,A3
に与えられる。またアンドゲートA91,A9
2,A93の出力はゲートGを介して表示回路6
に与えられて内容表示もできる。
7 is an input section, which has, for example, numeric keys from 0 to 9 and AM and PM designation keys in case of 12-hour display.
Time limit memory 9 via changeover switches 81 and 82
Key signals are given to 1, 92, and 93. Each of the time memory devices 91, 92, and 93 includes a first memory device 911, 921, and 931 that stores set time data, and a second memory device 912, 92 that stores time limit data.
There are 2,932 settings, each of which can be preset separately. The outputs of the first memory devices 911, 921, 931 are the AND gates A91, A9 of the first gate circuit.
2, is led to the coincidence circuit 5 via A93,
When the content of the time signal generator 3 matches, the output is output from the AND gates A1, A2, A3 of the second gate circuit.
given to. Also, and gate A91, A9
2. The output of A93 is sent to the display circuit 6 via gate G.
It can also be given to display the contents.

アンドゲートA1,A2,A3の入力として上
記第2記憶器912,922,932の出力とタ
イミング信号T1〜T3とが与えられており、タイ
ミング信号T1〜T3によつて順次選択されて、一
致回路5の出力時に第2記憶器912,922,
932の内容を時限カウンター41,42,43
へ設定する。時限カウンタ41,42,43は設
定された内容をカウンタ2からの分信号に基づい
て減算するダウンカウンタで構成されており、フ
リツプフロツプF1,F2,F3はアンドゲート
A1,A2,A3の出力によつてセツトされ、時
限カウンタ41,42,43の“0”出力によつ
てリセツトされて、リレースイツチR1,R2,
R3をオン又はオフにする。
The outputs of the second memories 912, 922, 932 and timing signals T1 to T3 are given as inputs to the AND gates A1, A2, and A3 , and are sequentially selected by the timing signals T1 to T3 . Therefore, at the time of output from the coincidence circuit 5, the second memory 912, 922,
932 contents to time counters 41, 42, 43
Set to The time counters 41, 42, and 43 are configured as down counters that subtract the set contents based on the minute signal from the counter 2, and the flip-flops F1, F2, and F3 are configured based on the outputs of the AND gates A1, A2, and A3. is reset by the "0" output of the time counters 41, 42, 43, and the relay switches R1, R2,
Turn R3 on or off.

以上の回路に於いて電源は省略している。 In the above circuit, the power supply is omitted.

上記回路に於いて、基準信号発生器1の出力カ
ウンター2にて分信号に変換され、時刻信号発生
器3で時刻信号として出力されて、通常表示回路
6に於いて時刻表示が行なわれる。時刻修正の場
合はカウンター2の秒信号を図示しない接続線で
時刻信号発生器3に供給して時刻の早送りを修正
する。
In the above circuit, the output counter 2 of the reference signal generator 1 converts it into a minute signal, the time signal generator 3 outputs it as a time signal, and the normal display circuit 6 displays the time. In the case of time adjustment, the second signal from the counter 2 is supplied to the time signal generator 3 through a connection line (not shown) to correct the fast forwarding of the time.

時限動作を行なわせる場合、まず切換スイツチ
81,82を時限記憶器91,92,93のいず
れか選択する位置に指定し、入力部7からのキー
信号によつて時刻及び時限時間をプリセツトす
る。例えば時限記憶器91の第1記憶器911に
AM.7時0分を、第2記憶器912に30分をプリ
セツトする。他の時限記憶器92,93の場合も
同様に切換スイツチ81,82を切換えて入力部
7によつてプリセツトする。
When performing a timed operation, first, the changeover switches 81, 82 are designated to select one of the time memory devices 91, 92, 93, and the time and time limit are preset by a key signal from the input section 7. For example, in the first memory 911 of the time memory 91
AM.7:00 and 30 minutes are preset in the second memory 912. In the case of the other time limit memories 92 and 93, the changeover switches 81 and 82 are similarly changed over, and the input section 7 is used to preset them.

プリセツト後は切換スイツチ81,82をオフ
位置にするか又は入力部7の入力を停止させて入
力を禁止する。第1記憶器911,921,93
1の内容はアンドゲートA91,A92,A93
によつて順次切換えられて一致回路5へ与えら
れ、常に時刻信号発生器3の内容と比較される。
内容が一致すると一致回路5の出力が発生し、ア
ンドゲートA1,A2,A3に出力が与えられる
が、タイミング信号T1〜T3と同期しているの
で、該当するアンドゲートのみが開放される。例
えば上記第1記憶器91の内容が一致した場合、
つまりAM・7時0分の時、タイミング信号T1
ときだけ一致回路5の出力が発生し、アンドゲー
トA1のみが開放されて、第2記憶器912の内
容が時限カウンター41に導かれる。
After presetting, the selector switches 81 and 82 are turned to the OFF position, or input from the input section 7 is stopped to prohibit input. First storage device 911, 921, 93
The contents of 1 are AND gates A91, A92, A93
is sequentially switched and applied to the matching circuit 5, and is constantly compared with the contents of the time signal generator 3.
When the contents match, an output is generated from the matching circuit 5, and the output is given to the AND gates A1, A2, and A3, but since it is synchronized with the timing signals T1 to T3 , only the corresponding AND gate is opened. . For example, if the contents of the first memory 91 match,
That is, at 7:00 AM, the output of the coincidence circuit 5 is generated only when the timing signal T 1 is present, only the AND gate A 1 is opened, and the contents of the second memory 912 are led to the time counter 41 .

時限カウンター41には上記の例の30分がイン
プツトされ、同時にフリツプフロツプF1をセツ
トQしてリレースイツチR1がオンする。時限カ
ウンター41はカウンター2の分信号によつて1
分毎に減算され、30分後に“0”となつてフリツ
プフロツプR1をリセツトし、リレースイツチR
1をオフする。つまりAM・7時0分にオンし、
30分後のAM・7時30分にオフする。他の時限記
憶器92,93の内容によつても同様リレースイ
ツチR1,R2がオン、オフする。
The time of 30 minutes in the above example is input to the time counter 41, and at the same time, the flip-flop F1 is set Q and the relay switch R1 is turned on. The time counter 41 is set to 1 by the minute signal of the counter 2.
It is subtracted every minute, and becomes 0 after 30 minutes to reset flip-flop R1 and switch relay switch R.
Turn off 1. In other words, it turns on at 7:00 AM,
It closes 30 minutes later at 7:30 AM. Relay switches R1 and R2 are similarly turned on and off depending on the contents of other time limit memories 92 and 93.

上記時限記憶器1を他の時刻に動作させる場合
には切換スイツチ81を回動して第1記憶器91
1を選択し、新しい時刻をプリセツトする。例え
ばAM・7時0分をPM.8時30分に変更できるが、
時限時間はそのまま第2記憶器912に保存され
ており、30分のままである。時限時間を変更する
場合には上記切換スイツチ82を指定し、入力部
7によつて入力しなおす事によつて変更できる
が、実際の使用に於いては大半は同一時限時間で
良く、第2記憶器912の内容を変更する事は少
ない。例えば時限記憶器91をカセツトテープの
録音再生装置のオン、オフに使用する場合、カセ
ツトテープの片面動作時間が30分のものが主とし
て使用されるので、録音再生時間は常に30分で良
く、時限時間を変更しなくても良い。
When operating the time limit memory 1 at another time, rotate the changeover switch 81 to operate the first memory 91.
Select 1 to preset the new time. For example, you can change 7:00 AM to 8:30 PM.
The time limit is stored as is in the second storage device 912 and remains at 30 minutes. If you want to change the time limit, you can change it by specifying the changeover switch 82 and re-entering the input through the input section 7. However, in actual use, in most cases, the same time limit is sufficient, and the second The contents of the storage device 912 are rarely changed. For example, when the time limit memory 91 is used to turn on and off a cassette tape recording/playback device, the cassette tape that has a single-sided operation time of 30 minutes is mainly used, so the recording/playback time may always be 30 minutes, and the time limit There is no need to change the time.

上記例はオン時間の設定の場合であるがリレー
スイツチR1,R2,R3をフリツプフロツプF
1,F2,F3のリセツト出力によつて作動させ
る事によつてオフ時間の設定ができるし、フリツ
プフロツプF1,F2,F3の出力を切換える事
によつていずれでも選択できる。
The above example is for setting the on time, but the relay switches R1, R2, and R3 are connected to the flip-flop F.
The off time can be set by activating the reset outputs of flip-flops F1, F2, and F3, and any one can be selected by switching the outputs of flip-flops F1, F2, and F3.

また上記例は1つのリレースイツチに対して1
つの時限記憶器を対応させているが、時限記憶器
を複数対応させてリレースイツチを何回も作動さ
せる事ができる。その場合追加した時限記憶器の
出力と従来のものの出力とを分離するために別の
アンドゲートを追加し、その開放のために上記の
タイミング信号T1〜T3以外のタイミング信号を
用いて、そのタイミング信号を対応する時限カウ
ンター41,42,43の入力であるアンドゲー
トA1,A2,A3の従来のタイミング信号との
論理和にしなければならない。
Also, in the above example, 1 relay switch has 1
Although one time memory device is associated with the relay switch, multiple time memory devices can be associated with each other to operate the relay switch many times. In that case, add another AND gate to separate the output of the added time memory and the output of the conventional one, and use a timing signal other than the above timing signals T 1 to T 3 for its opening. The timing signal must be ORed with the conventional timing signals of the AND gates A1, A2, A3, which are the inputs of the corresponding time counters 41, 42, 43.

以上の如く、本案は複数の設定時刻データ及び
時限時間データを記憶し、記憶されている設定時
刻データをタイミング信号により順次読み出し、
現在時刻と比較し一致したならば、複数のリレー
スイツチの内対応した所定のスイツチをオンさ
せ、一方記憶している時限時間の経過でスイツチ
をオフするよう構成したことにより、複数のスイ
ツチの制御を行なうことができると共に、主とし
て記憶器の設定時刻のみを変更するので入力操作
が非常に簡単であり、また必要に応じて時限時間
を変更できるので、従来の如く常に一定時間でオ
ン又はオフ状態が解除されるという不都合もな
く、多用途の電子時計として利用する事ができ
る。
As described above, the present invention stores a plurality of set time data and time limit data, sequentially reads out the stored set time data using a timing signal,
By comparing the current time with the current time and if it matches, the corresponding predetermined switch among the multiple relay switches is turned on, and the switch is turned off when the memorized time limit elapses, thereby controlling the multiple switches. In addition, the input operation is very simple as it mainly changes only the set time of the memory device, and the time limit can be changed as necessary, so it is not always on or off at a fixed time like in the past. It can be used as a multi-purpose electronic watch without the inconvenience of being canceled.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本考案の一実施例を示す回路図である。 図に於いて1は基準信号発生器、2はカウンタ
ー、3は時刻信号発生器、5は一致回路、7は入
力部、41,42,43は時限カウンター、9
1,92,93は時限記憶器である。
The figure is a circuit diagram showing an embodiment of the present invention. In the figure, 1 is a reference signal generator, 2 is a counter, 3 is a time signal generator, 5 is a coincidence circuit, 7 is an input section, 41, 42, 43 are time counters, 9
1, 92, and 93 are time memory devices.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 予めスイツチのオン又はオフ時刻を設定するプ
リセツト式電子時計に於いて、決つた周期の基準
信号を発生する基準信号発生器と、該発生器より
の基準信号より所定のタイミング信号を発生する
タイミング回路と、前記発生器よりの基準信号を
カウントして分又は秒信号を出力するカウンター
と、カウンター出力をカウントして時及び分の時
刻信号を出力する時刻信号発生器と、キー信号を
発生する入力部と、入力部のキー信号により複数
の設定時刻データ及び時限時間データを記憶する
複数の記憶器と、前記タイミング回路よりのタイ
ミング信号に基づき前記複数の記憶器から設定時
刻データを順次読み出すための前記記憶器の各々
の出力に接続された第1ゲート回路と、前記記憶
器より読み出された設定時刻データと前記時刻信
号発生器の時刻とを比較する一致回路と、前記タ
イミング信号と記憶器の時限時間データと一致回
路の出力がそれぞれ入力された複数の第2ゲート
回路と、該ゲート回路の出力発生で時限時間デー
タが設定される複数の時限カウンターと、第2ゲ
ート回路の出力発生でセツトされ、前記時限カウ
ンターの出力でリセツトされる複数のフリツプフ
ロツプと、該フリツプフロツプの出力によりオ
ン、オフ制御される複数のリレースイツチで構成
したことを特徴とするプリセツト式電子時計。
In a preset electronic clock that sets the on or off time of a switch in advance, there is a reference signal generator that generates a reference signal with a fixed cycle, and a timing circuit that generates a predetermined timing signal from the reference signal from the generator. a counter that counts the reference signal from the generator and outputs a minute or second signal; a time signal generator that counts the counter output and outputs a time signal of hours and minutes; and an input that generates a key signal. a plurality of memory devices for storing a plurality of set time data and time limit data according to a key signal from an input section; and a plurality of memory devices for sequentially reading out set time data from the plurality of memory devices based on a timing signal from the timing circuit. a first gate circuit connected to each output of the storage device; a coincidence circuit that compares the set time data read from the storage device with the time of the time signal generator; and the timing signal and the storage device. a plurality of second gate circuits to which the time limit data and the output of the matching circuit are respectively input; a plurality of time counters to which the time limit data is set by the output generation of the gate circuits; 1. A preset type electronic timepiece comprising a plurality of flip-flops that are set and reset by the output of the time counter, and a plurality of relay switches that are controlled on and off by the output of the flip-flops.
JP1978046809U 1978-04-06 1978-04-06 Expired JPS6136958Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1978046809U JPS6136958Y2 (en) 1978-04-06 1978-04-06

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1978046809U JPS6136958Y2 (en) 1978-04-06 1978-04-06

Publications (2)

Publication Number Publication Date
JPS54148178U JPS54148178U (en) 1979-10-15
JPS6136958Y2 true JPS6136958Y2 (en) 1986-10-25

Family

ID=28927621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1978046809U Expired JPS6136958Y2 (en) 1978-04-06 1978-04-06

Country Status (1)

Country Link
JP (1) JPS6136958Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51126749A (en) * 1975-04-25 1976-11-05 Matsushita Electric Works Ltd Electronic digital timer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51126749A (en) * 1975-04-25 1976-11-05 Matsushita Electric Works Ltd Electronic digital timer

Also Published As

Publication number Publication date
JPS54148178U (en) 1979-10-15

Similar Documents

Publication Publication Date Title
JPS6136958Y2 (en)
JPS6361631B2 (en)
JPS6041746B2 (en) electronic clock
JPS5932758B2 (en) electronic clock
JPH0446236Y2 (en)
JPS625677Y2 (en)
JPS6045388B2 (en) Electronic equipment with notification function
JPS6055787B2 (en) multifunctional electronic clock
JPH0128354B2 (en)
JPH0411191Y2 (en)
JPS594316Y2 (en) Electronic clock input switching circuit
JPS6139993Y2 (en)
JPS6244387Y2 (en)
JPS5920716Y2 (en) electronic clock
JPS6145510Y2 (en)
JPS634675B2 (en)
JPS58113884A (en) Electronic timepiece with timer
JPS5916868Y2 (en) Calendar display electronic clock
JPS6135724B2 (en)
JPH0618680A (en) Clock device
JPS59225383A (en) Electronic timepiece
JPS6124670B2 (en)
JPS6110227Y2 (en)
JPS58868Y2 (en) Electronic clock with alarm function
JPS5680964A (en) Remote controller of television