JPS5916868Y2 - Calendar display electronic clock - Google Patents

Calendar display electronic clock

Info

Publication number
JPS5916868Y2
JPS5916868Y2 JP1979020229U JP2022979U JPS5916868Y2 JP S5916868 Y2 JPS5916868 Y2 JP S5916868Y2 JP 1979020229 U JP1979020229 U JP 1979020229U JP 2022979 U JP2022979 U JP 2022979U JP S5916868 Y2 JPS5916868 Y2 JP S5916868Y2
Authority
JP
Japan
Prior art keywords
signal
counter
day
gate
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1979020229U
Other languages
Japanese (ja)
Other versions
JPS55122191U (en
Inventor
豊稔 田中
Original Assignee
ジエコ−株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジエコ−株式会社 filed Critical ジエコ−株式会社
Priority to JP1979020229U priority Critical patent/JPS5916868Y2/en
Publication of JPS55122191U publication Critical patent/JPS55122191U/ja
Application granted granted Critical
Publication of JPS5916868Y2 publication Critical patent/JPS5916868Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)

Description

【考案の詳細な説明】 本考案は、2月を29まで計数表示する機能を備えたカ
レンダー表示電子時計に関するものである。
[Detailed Description of the Invention] The present invention relates to a calendar display electronic timepiece having the function of counting and displaying the month of February up to 29.

従来、汎装置掛時計、自動車時計等に用いられているカ
レンダー表示電子時計として2月を29日まで計数表示
する機能を備えたものがあるが、この種の電子時計にあ
っては、うるう年にあたらない平年の2月を29日まで
計数するために4年に3回の日修正をしなければならず
、この修正時に月を変えてしまったり、日を送りすぎた
りするなどの誤操作を起し易いという欠点があった。
Conventionally, there are calendar display electronic clocks used in general-purpose wall clocks, automobile clocks, etc. that have the function of counting and displaying February up to the 29th. In order to count up to the 29th of February in a normal year, the date must be corrected three times every four years, and errors such as changing the month or moving the day too far occur during this correction. It had the disadvantage of being easy.

本考案は、このような欠点を除去するためになされたも
ので゛、うるう年にあたらない2月の日を29まで計数
した際にその日修正を誤操作なく確実に行なうことによ
り操作性を向上させたカレンダー表示電子時計を提供す
るものである。
The present invention was developed to eliminate these drawbacks, and improves operability by reliably correcting the day when counting up to 29 days in February that is not a leap year. This invention provides a calendar display electronic clock.

以下、図面を用いて本考案の実施例を説明する。Embodiments of the present invention will be described below with reference to the drawings.

図は本考案にかかるカレンダー表示電子時計の一実施例
を示す原理的なブロック図である。
The figure is a basic block diagram showing an embodiment of a calendar display electronic timepiece according to the present invention.

同図において、1は水晶発振器2とインバータ3とによ
り時間基準信号を発生する発振回路、4は発振回路1か
らの時間基準信号を多段分周してそれぞれ秒信号、早送
り信号を出力する分周器、5は秒カウンタ、6は分カウ
ンタ、7は時カウンタ、8は日カウンタ、9は月カウン
タ、10はI寺5分9月5日の各カウンタからの計時信
号を後述する選択スイッチの操作に応じて時7分の表示
と月9日の表示に切換える表示選択回路、11は表示選
択回路10によって切換えられた時9分9月9日の計時
信号をデコードするテ゛コーダ、12はけい光表示管な
どの表示素子よりなる4桁のテ゛ジタル表示器である。
In the figure, 1 is an oscillation circuit that generates a time reference signal using a crystal oscillator 2 and an inverter 3, and 4 is a frequency divider that divides the time reference signal from the oscillation circuit 1 in multiple stages and outputs a second signal and a fast forward signal, respectively. 5 is a second counter, 6 is a minute counter, 7 is an hour counter, 8 is a day counter, 9 is a month counter, and 10 is a selection switch which will be described later. A display selection circuit which switches between displaying the hour and 7 minutes and displaying the 9th of the month in accordance with the operation; 11 is a coder that decodes the clock signal of 9 minutes and 9th of September switched by the display selection circuit 10; 12 is a fluorescent light; It is a 4-digit digital display consisting of display elements such as display tubes.

Slはテ゛ジタル表示器12の右桁の表示内容を早送り
で修正するための右桁修正スイッチ、S2はデジタル表
示器12の左桁の表示内容を早送りで修正するための左
桁修正スイッチ、S3は時9分5月5日の各カウンタか
らの計時信号を時5分の表示と月5日の表示とに切換え
るための選択スイッチで、オフ時には、1の信号をイン
バータ13でOの信号に反転しこのO信号をタイマー回
路14を通じて表示選択回路10に出力してO信号によ
り時9分の信号を選択し、オン時にはOの信号をインバ
ータ13で1の信号に反転しこの反転された1信号を表
示選択回路10に出力して1信号により月9日の信号を
選択し得るようになっている。
SL is a right digit correction switch for correcting the display contents of the right digit of the digital display 12 by fast forwarding, S2 is a left digit correction switch for correcting the display contents of the left digit of the digital display 12 by fast forwarding. This is a selection switch for switching the clock signal from each counter for hour 9 minutes May 5 to display hour 5 minutes and month 5. When off, the 1 signal is inverted to O signal by inverter 13. This O signal is outputted to the display selection circuit 10 through the timer circuit 14, and the O signal is used to select the o'clock 9 minute signal.When on, the O signal is inverted to a 1 signal by the inverter 13, and this inverted 1 signal is output. is outputted to the display selection circuit 10 so that the signal for the 9th day of the month can be selected using one signal.

なおタイマー回路14は選択スイッチS3のオン時に予
め設定された時間後に自動的に通常の時。
Note that the timer circuit 14 automatically returns to normal mode after a preset time when the selection switch S3 is turned on.

分の表示に復帰させるためのもので、必らずしも必要な
ものではない。
This is to return to minute display, but is not necessarily necessary.

15〜17はインバータ、18〜23はアンドゲート、
24〜27はイクスクルシブオアゲート、28は予め定
められた2月29日の情報を記憶するメモリー、29は
メモリー28の記憶内容と出角の各カウンタ8,9の計
数内容とを比較して一致したときにlの信号を出力する
一致回路、30は一致回路29からの1の出力信号でト
リガーしてQ出力信号を取出すフリップフロップ31は
一致回路29の出力信号を反転するインバータ、32は
右桁および左桁修正スイッチS1,S2の操作に関連し
た2つの信号を入力とするオアゲート、33はオアゲー
ト32の1の出力信号で゛トリガーして所定のパルス幅
をもつパルスを発生するモノマルチバイブレータ、35
,36はフリップフロップ30のQ出力信号に基づき開
閉動作するアンドゲート、37は右桁修正スイッチS1
のオンに伴なうlの信号で訃リガーして1つのパルスを
発生するパルス発生回路としてのモノマルチバイブレー
タ、38はモノマルチバイブレータ37から出力される
パルスを前記モノマルチバイブレータ33の出力パルス
のパルス幅より長い時間遅延するためのテ゛イレー回路
、39は一致回路29とテ゛イレー回路38で遅延した
モノマルチバイブレータ37の各出力信号を2人力とす
るアンドゲート、49は各アントゲ−t− 35.39
の出力信号を2人力とするオアゲートで゛あり、このオ
アゲート40の出力信号はイクスクルシフ゛オアゲート
26を通じて日カウンタ8に供給されている。
15 to 17 are inverters, 18 to 23 are AND gates,
24 to 27 are exclusive or gates, 28 is a memory for storing predetermined information for February 29th, and 29 is a memory for comparing the stored contents of the memory 28 with the counted contents of each counter 8 and 9 of the exit angle. A coincidence circuit that outputs a signal L when a match occurs; 30 is a flip-flop that is triggered by the 1 output signal from the coincidence circuit 29 to take out a Q output signal; a flip-flop 31 is an inverter that inverts the output signal of the coincidence circuit 29; An OR gate inputs two signals related to the operation of the right digit and left digit correction switches S1 and S2, and 33 is a monomulti which is triggered by the output signal 1 of the OR gate 32 to generate a pulse with a predetermined pulse width. vibrator, 35
, 36 is an AND gate that opens and closes based on the Q output signal of the flip-flop 30, and 37 is a right digit correction switch S1.
A mono multivibrator 38 serves as a pulse generation circuit that generates one pulse by triggering the signal L caused by the turning on of the mono multivibrator 37. A delay circuit for delaying a time longer than the pulse width; 39 is an AND gate that outputs each output signal of the mono multivibrator 37 delayed by the coincidence circuit 29 and the delay circuit 38; 49 is an AND gate for each ant gate.
The output signal of this OR gate 40 is supplied to the day counter 8 through an exclusive shifter gate 26.

次に上記実施例の動作を説明する。Next, the operation of the above embodiment will be explained.

ここで、フリップフロップ30は予めリセットされてい
る乙のとする。
Here, it is assumed that the flip-flop 30 has been reset in advance.

通常時は各右桁、左桁修正スイッチS1,S2および選
択スイッチS3を図示のようにオフ状態にすると、発振
回路1からの時間基準信号を分周器4で多段分周して秒
信号を得、この秒信号を秒,分。
Normally, when the right digit, left digit correction switches S1, S2, and selection switch S3 are turned off as shown in the figure, the time reference signal from the oscillation circuit 1 is divided in multiple stages by the frequency divider 4 to generate a second signal. Obtain this second signal in seconds and minutes.

時,日および月の各カウンタ5〜9によって計時する。Time is measured by hour, day, and month counters 5 to 9.

このとき、選択スイッチS3のオフに伴なう0信号が表
示選択回路10に供給されており、表示選択回路10は
時カウンタ7および分カウンタ6から計時信号をテ゛コ
ーダ11を通じてテ゛ジタル表示器12に順次出力し、
これによってテ゛ジタル表示器12は通常の時,分表示
を行なう。
At this time, the 0 signal associated with the off-off of the selection switch S3 is supplied to the display selection circuit 10, and the display selection circuit 10 sequentially sends the clock signals from the hour counter 7 and the minute counter 6 to the digital display 12 through the coder 11. output,
This causes the digital display 12 to display normal hours and minutes.

次に時,分表示状態にあるとき右桁修正スイッチS1を
オンすると、インバータ15からは1の信号をアンドゲ
ート18に出力する。
Next, when the right digit correction switch S1 is turned on when the hours and minutes are displayed, the inverter 15 outputs a signal of 1 to the AND gate 18.

これによって、前記アンドゲート18は、前記選択スイ
ッチS3のオフに伴なう1信号がインバータ13.17
で反転された1信号が供給されたアントゲ−) 20を
通じて分周器4から送出される早送り信号を通過させて
イクスクルシブオアゲート24を通じて分カウンタ6に
供給する。
As a result, the AND gate 18 outputs the 1 signal caused by the turning off of the selection switch S3 to the inverter 13.17.
The fast-forward signal sent from the frequency divider 4 is passed through the analog gate 20 to which the inverted 1 signal is supplied, and is supplied to the minute counter 6 through the exclusive OR gate 24.

そのため、分カウンタ6は前記右桁修正スイッチS1の
オン時に到来する早送り信号を順次計数すると共にその
計数出力信号を表示選択回路10、テ゛コーダ11を経
てデジタル表示器12に出力することにより、右桁修正
スイッチS1によって早送りで分修正ができる。
Therefore, the minute counter 6 sequentially counts the fast forward signals that arrive when the right digit correction switch S1 is turned on, and outputs the count output signal to the digital display 12 via the display selection circuit 10 and the coder 11. By using the correction switch S1, minute correction can be made by fast forwarding.

このとき、右桁修正スイッチS1のオンに伴なう1信号
はアンドゲート22およびオアゲート32を経てモノマ
ルチバイブレータ33と37にも入力されるが、分修正
以外の計数内容は何等影響をうけない。
At this time, the 1 signal caused by turning on the right digit correction switch S1 is also input to the mono multivibrators 33 and 37 via the AND gate 22 and OR gate 32, but the counting contents other than minute correction are not affected in any way. .

、そして、右桁修正スイッチS1と異なり左桁修正スイ
ッチS2をオンにした場合には、左桁修正スイッチS2
のオンに伴ってインバータ18からは1の信号をアンド
ゲート19に出力する。
, and, unlike the right digit correction switch S1, when the left digit correction switch S2 is turned on, the left digit correction switch S2
When the inverter 18 turns on, the inverter 18 outputs a signal of 1 to the AND gate 19.

これによって、前記アンドゲート19は、選択スイッチ
S3のオフに伴なう1の信号がインバータ13.17で
反転された1信号が供給されたアンドゲート20を通じ
て分周器4から送出される早送り信号を通過させてイク
スクルシブオアゲート25を通じて時カウンタ7に順次
供給し、分修正と同様にして左桁修正スイッチS2によ
り早送りで時修正がである。
As a result, the AND gate 19 receives a fast-forward signal sent from the frequency divider 4 through the AND gate 20, which is supplied with a 1 signal obtained by inverting the 1 signal caused by turning off the selection switch S3 by the inverter 13.17. is passed through and sequentially supplied to the hour counter 7 through the exclusive OR gate 25, and the hour is corrected by fast forwarding using the left digit correction switch S2 in the same manner as the minute correction.

なお、このとき、左桁修正スイッチS2のオンに伴なう
1信号はアンドゲート23、オアゲート32にも入力さ
れるが、選択スイッチS3のオフに伴なうO信号でアン
ドゲート21は閉状態にあるため、時修正以外の計数内
容は何等影響をうけない。
At this time, the 1 signal caused by turning on the left digit correction switch S2 is also input to the AND gate 23 and the OR gate 32, but the AND gate 21 is closed by the O signal caused by turning off the selection switch S3. Therefore, the counting contents other than the time adjustment are not affected in any way.

また、選択スイッチS3をオンにすると、このオンに伴
なう1信号が表示選択回路10に供給され、表示選択回
路10は1信号によって日カウンタ8および月カウンタ
9の計数出力信号をテ゛コーダ11を通じてテ゛ジタル
表示器12に出力し、これによって、デジタル表示器1
2は通常の時9分表示から月7日表示つまりカレンダー
表示に切換わる。
Further, when the selection switch S3 is turned on, a signal associated with this turning on is supplied to the display selection circuit 10, and the display selection circuit 10 receives the count output signals of the day counter 8 and the month counter 9 through the coder 11. output to the digital display 12, whereby the digital display 1
2 switches from the normal hour and nine minute display to a month seven day display, that is, a calendar display.

このカレンダー表示状態にあるとき右桁修正スイッチS
1をオンにすると、前記スイッチS1のオンに伴ないイ
ンバータ15からは1の信号をアンドケート22に出力
する。
When in this calendar display state, right digit correction switch S
When 1 is turned on, the inverter 15 outputs a 1 signal to the AND gate 22 as the switch S1 is turned on.

そのため、前記アンドゲート22は選択スイッチS3の
オンに伴なう1信号が供給されたアンドゲート21を通
じて送出される分周器4からの早送り信号を通過させる
と共に、アンドゲート35はフリップフロップ30がら
のQ出力信号1で開状態にあるため、前記早送り信号は
アンドゲート35を経てオアゲート40、イクスクルシ
ブオアゲート26を通じて日カウンタ8に順次に供給さ
れる。
Therefore, the AND gate 22 passes the fast-forward signal from the frequency divider 4 sent through the AND gate 21 to which the 1 signal associated with the ON of the selection switch S3 is supplied, and the AND gate 35 passes the fast-forward signal from the flip-flop 30. Since the Q output signal 1 is in the open state, the fast forward signal is sequentially supplied to the day counter 8 through the AND gate 35, the OR gate 40, and the exclusive OR gate 26.

これによって、右桁修正スイッチS0のオン期間内に早
送りで日修正ができる。
As a result, the date can be corrected by fast forwarding while the right digit correction switch S0 is on.

このとき、右桁修正スイッチS1のオンに伴なう1信号
はアンドゲート18およびオアゲート32を経てモノマ
ルチバイブレータ33 、37にも人力されるが、日修
正以外の計数内容は何等影響をうけない。
At this time, the 1 signal associated with turning on the right digit correction switch S1 is also manually input to the mono multivibrators 33 and 37 via the AND gate 18 and the OR gate 32, but the counting contents other than the date correction are not affected in any way. .

そして、右桁修正スイッチS1と異なる左桁修正スイッ
チS2をオンにした場合には、左桁修正スイッチS2の
オンに伴ってインバータ16からは1の信号をアンドゲ
ート23に出力し、このアンドゲート23は選択スイッ
チS3のオンに伴なう1信号が供給されたアンドゲート
21を通じて分周器4から選出される早送り信号を通過
させると共に、アンドゲート36はフリップフロップ3
0がらのQ出力信号lで開状態にあるため、前記早送り
信号はアンドゲート36を経てイクスクルシブオアゲー
ト27を通じて月カウンタ9に順次供給される。
When the left digit correction switch S2, which is different from the right digit correction switch S1, is turned on, the inverter 16 outputs a signal of 1 to the AND gate 23 as the left digit correction switch S2 is turned on. 23 passes the fast-forward signal selected from the frequency divider 4 through the AND gate 21 to which the 1 signal associated with the turning on of the selection switch S3 is supplied, and the AND gate 36 passes the fast-forward signal selected from the frequency divider 4.
Since it is in the open state with the Q output signal l from 0, the fast forward signal is sequentially supplied to the month counter 9 through the AND gate 36 and the exclusive OR gate 27.

これによって、左桁修正スイッチS2のオン期間内に早
送りで月修正ができる。
Thereby, the month can be corrected by fast forwarding while the left digit correction switch S2 is on.

このとき、左桁修正スイッチS2のオンに伴なうl信号
はアンドゲート19、オアゲ’ −) 32にも入力さ
れるが、アンドゲート20が閉状態にあるため、月修正
以外の計数内容は何等影響をうけることはない。
At this time, the l signal accompanying the turning on of the left digit correction switch S2 is also input to the AND gate 19, ORAGE'-) 32, but since the AND gate 20 is in the closed state, the counting contents other than the month correction are It will not be affected in any way.

一方、計数動作中に2月29日になると、一致回路29
は予めメモリー28に記憶された2月29日の情報と日
および月カウンタ8,9の計数内容を比較して一致した
1の信号をフリップフロップ30、インバータ31.ア
ンドゲート39に出力し、これと同時にフリップフロッ
プ30は前記1の信号で訃リガーされてQ出力信号をl
からOにしてアンドゲート35および36を閉じる。
On the other hand, when February 29th arrives during the counting operation, the coincidence circuit 29
compares the information for February 29th previously stored in the memory 28 with the count contents of the day and month counters 8 and 9, and outputs a signal of 1 that matches the information to the flip-flop 30, inverter 31 . At the same time, the flip-flop 30 is triggered by the signal 1 and the Q output signal is output to the AND gate 39.
to O and close the AND gates 35 and 36.

このとき、選択スイッチS3をオンにし、このスイッチ
S3のオンに伴なう1信号により表示選択回路10を通
常の時7分表示から月5日表示に切換えた後右桁修正ス
イッチS□をオンにすると、このスイッチS工のオンに
伴ってインバータ15からは1の信号がモノマルチバイ
ブレータ37に出力され、このモノマルチバイブレータ
37は前記1信号でトリガーして1つのパルスをテ゛イ
レー回路38に出力する。
At this time, the selection switch S3 is turned on, and the display selection circuit 10 is switched from the normal hour and 7 minute display to the month and 5 day display by the 1 signal accompanying the switch S3 being turned on, and then the right digit correction switch S□ is turned on. When the switch S is turned on, a signal of 1 is output from the inverter 15 to the mono multivibrator 37, and this mono multivibrator 37 is triggered by the signal of 1 and outputs one pulse to the relay circuit 38. do.

これによって、前記パルスがテ゛イレー回路38で所定
時間遅延されてアンドゲート39に入力されると、この
パルスは一致回路29からの1信号で開状態にあるアン
ドゲート39、オアゲート40を経てイワスクルシブオ
アゲート26を通じて日カウンタ8に供給され、日カウ
ンタ8は1つのパルス信号を計数して29から1に計数
内容を変えることにより、表示内容が2月29日表示か
ら3月1日表示に修正される。
As a result, when the pulse is delayed for a predetermined time by the delay circuit 38 and inputted to the AND gate 39, the pulse passes through the AND gate 39 and the OR gate 40, which are in an open state in response to a signal from the matching circuit 29, and is then input to the AND gate 39. The data is supplied to the day counter 8 through the OR gate 26, and the day counter 8 counts one pulse signal and changes the count from 29 to 1, thereby correcting the display from February 29th to March 1st. be done.

この日修正時に、モノマルチバイブレータ33はオアゲ
ート32を通じて入力される右桁修正スイッチS1のオ
ンに伴なう1の信号でトリガーしてパルスを発生してア
ンドゲート34に供給するが、アンドゲート34は一致
回路29からの出力信号1がインバータ31で反転され
たOの出力信号で閉じているため、フリップフロップ3
0はリセットされずQ出力信号をOに保持する。
During the correction on this day, the mono multivibrator 33 is triggered by the 1 signal inputted through the OR gate 32 when the right digit correction switch S1 is turned on, generates a pulse, and supplies it to the AND gate 34. Since the output signal 1 from the matching circuit 29 is closed by the output signal O which is inverted by the inverter 31, the flip-flop 3
0 is not reset and holds the Q output signal at O.

そのため、アントゲ−1−35,36は閉状態となり、
分周器4がらの早送り信号は日カウンタ8に入力される
ことはない。
Therefore, Antogame 1-35 and 36 are in a closed state,
The fast-forward signal from the frequency divider 4 is never input to the day counter 8.

この日修正終了後、再び右桁修正スイッチS1をオンに
すると、一致回路29からはOの信号が発生されており
、アンドゲート39は閉状態になるのに対し、アンドゲ
ート34はインバータ31の出力信号1で開状態となる
ため、モノマルチバイブレータ33は前記スイッチS1
のオンに伴なう1信号によってトリガーされてパルスを
発生し、このパルスはリセット信号として前記アンドゲ
ート34を通じてフリップフロップ30をリセットする
ことにより、フリップフロップ30が元の状態に復帰す
ることになる。
After completing the correction on this day, when the right digit correction switch S1 is turned on again, the O signal is generated from the matching circuit 29, and the AND gate 39 is closed, while the AND gate 34 is turned on by the inverter 31. Since the output signal 1 opens the mono multivibrator 33, the switch S1
A pulse is generated by being triggered by the 1 signal associated with the turning on of the flip-flop 30, and this pulse is used as a reset signal to reset the flip-flop 30 through the AND gate 34, thereby returning the flip-flop 30 to its original state. .

このような実施例によると、前記29日の日修正に際し
、右桁修正スイッチS1をオンにしたときモノマルチバ
イブレータ37から出力されるパルスは、ディレー回路
38で設定された時間つまりモノマルチバイブレータ3
3から出力されるパルスのパルス幅以上の時間だけ遅延
されて日カウンタ8に入力されているため、モノマルチ
バイブレータ33の出力がなくなってから、29日の日
修正がなされて一致回路29の出力がOになる。
According to this embodiment, when correcting the date on the 29th, the pulse output from the mono multivibrator 37 when the right digit correction switch S1 is turned on is set for the time set by the delay circuit 38, that is, the mono multivibrator 3
Since the input to the day counter 8 is delayed by a time longer than the pulse width of the pulse output from 3, after the output of the mono multivibrator 33 disappears, the date of the 29th is corrected and the output of the coincidence circuit 29 is becomes O.

したがって前記スイッチS1のオン時に出力されるモノ
マルチバイブレータ33のパルスでフリップフロップ3
0がリセットされてアンドゲート35が開状態になるこ
と(こより日を送りすぎ゛たりするようなことはなく、
その日修正を確実にできる。
Therefore, the flip-flop 3 is activated by the pulse of the mono-multivibrator 33 output when the switch S1 is turned on.
0 is reset and the AND gate 35 is in the open state (there is no possibility that the date will pass too much).
You can be sure to make the corrections on the same day.

また、右桁修正スイッチS1を間違って左桁修正スイッ
チS2をオンにしても、アンドゲート34は一致回路2
9の出力か“lにある期間中、閉状態となるため、月を
変えることもない。
Also, even if the right digit correction switch S1 is turned on by mistake and the left digit correction switch S2 is turned on, the AND gate 34
During the period when the output of 9 is at "l", it is in a closed state, so the month does not change.

以上説明したように、本考案によれば、分カウンタ、時
カウンタ、日カウンタ、月カウンタを有し、時間基準信
号を分周した信号によって各カウンタを駆動することに
より、時9分または月9日の表示を行なうとともに、修
正スイッチの5操作により早送り信号で前記表示の修正
を行なうカレンダー表示電子時計において、計数内容が
2月29日になったときこれを検出して出力信号を発生
する一致回路と、時9分表示と月9日表示を切り換える
選択スイッチと、日修正スイッチを操作した際に1つの
パルス信号を発生するパルス発生回路と、前記一致回路
の出力信号があるときのみ前記パルス信号が前記日カウ
ンタへ供給されるように開閉制御するゲート回路と、前
記一致回路の出力信号があるとき前記早送り信号が前記
日カウンタへ供給されないように開閉制御するゲート回
路とを備え、前記選択スイッチにより月5日表示の状態
にあるときその表示内容が2月29日になると前記日修
正スイッチを操作した際に早送り機能を停止して前記パ
ルス信号を月カウンタに出力するようにしたので、うる
う年にあたらない2月の日を29まで計数してその日修
正を行なう際に間違って月をかえてしまったり、日を送
りすぎたりすることはなく、電子時計の操作性を向上さ
せることができるという効果がある。
As explained above, the present invention has a minute counter, an hour counter, a day counter, and a month counter. In a calendar display electronic watch that displays the date and also corrects the display with a fast forward signal by operating the correction switch 5, a coincidence device that detects when the count reaches February 29th and generates an output signal. a selection switch that switches between hour and nine minute display and month nine day display, a pulse generation circuit that generates one pulse signal when the date adjustment switch is operated, and a pulse generation circuit that generates one pulse signal only when there is an output signal from the coincidence circuit. a gate circuit that controls opening and closing so that a signal is supplied to the day counter; and a gate circuit that controls opening and closing so that the fast forward signal is not supplied to the day counter when there is an output signal of the coincidence circuit, and When the 5th day of the month is displayed by the switch, when the displayed content becomes February 29th, when the date correction switch is operated, the fast forward function is stopped and the pulse signal is output to the month counter. When counting the days of February that are not in a leap year up to 29 and making corrections on that day, you will not accidentally change the month or move the day too far, improving the operability of electronic watches. There is an effect.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本考案にかかるカレンダー表示電子時計の一実施例
を示す原理的なブロック図である。 1・・・・・・発振回路、4・・・・・・分周器、5・
・・・・・秒カウンタ、6・・・・・・分カウンタ、7
・・・・・叩寺カウンタ、8・・・・・・日カウンタ、
9・・・・・・月カウンタ、10・・・・・・表示選択
回路、11・・・・・・テ゛コーダ、12・・・・・・
テ゛ジタル表示器、13゜15〜17.31・・・・・
・インバータ、14・・・・・・タイマー回路、18〜
23.34〜36.39・・・・・・アンドゲート、2
4〜27・・・・・・イクスクルシプオアゲート、28
・・・・・・メモリ、29・・・・・・一致回路、30
・・・・・・フリップフロップ、32.40・・・・・
・オアゲート、33,37・・・・・・モノマルチバイ
ブレータ、38・・・・・・ディレー回路、Sl・・・
・・・右桁修正スイッチ、S2・・・・・・左桁修正ス
イッチ、S3・・・・・・選択スイッチ。
The figure is a basic block diagram showing an embodiment of a calendar display electronic timepiece according to the present invention. 1... Oscillation circuit, 4... Frequency divider, 5...
...Second counter, 6...Minute counter, 7
...Takudera counter, 8...day counter,
9... Month counter, 10... Display selection circuit, 11... Coder, 12...
Digital display, 13°15~17.31...
・Inverter, 14... Timer circuit, 18~
23.34~36.39...and gate, 2
4~27・・・Exclusive or gate, 28
...Memory, 29 ...Concordance circuit, 30
...Flip-flop, 32.40...
・OR gate, 33, 37... Mono multivibrator, 38... Delay circuit, Sl...
...Right digit correction switch, S2...Left digit correction switch, S3...Selection switch.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 分カウンタ、時カウンタ、日カウンタ、月カウンタを有
し、時間基準信号を分周した信号によって各カウンタを
駆動することにより、時9分または月9日の表示を行な
うとともに、修正スイッチの操作により早送り信号で前
記表示の修正を行なうカレンダー表示電子時計において
、計数内容が2月29日になったときこれを検出して出
力信号を発生する一致回路と、時1分表示と、月9日表
示を切り換える選択スイッチと、日修正スイッチを操作
した際に1つのパルス信号を発生するパルス発生回路と
、前記一致回路の出力信号があるときのみ前記パルス信
号が前記日カウンタへ供給されるように開閉制御するゲ
ート回路と、前記一致回路の出力信号があるとき前記早
送り信号が前記日カウンタへ供給されないように開閉制
御するゲート回路とを備え、前記選択スイッチにより月
5日表示の状態にあるときその表示内容が2月29日に
なると前記日修正スイッチを操作した際に早送り機能を
停止して前記パルス信号を日カウンタに出力するように
したことを特徴とするカレンダー表示電子時計。
It has a minute counter, an hour counter, a day counter, and a month counter, and by driving each counter with a signal obtained by dividing the time reference signal, it displays the 9th minute of the hour or the 9th day of the month, and by operating the correction switch. A calendar display electronic watch that corrects the display using a fast-forward signal includes a matching circuit that detects when the count reaches February 29th and generates an output signal, an hour 1 minute display, and a month 9 day display. a selection switch for switching the date, a pulse generation circuit that generates one pulse signal when the date correction switch is operated, and a pulse generation circuit that opens and closes so that the pulse signal is supplied to the day counter only when there is an output signal from the coincidence circuit. and a gate circuit that controls opening/closing so that the fast-forward signal is not supplied to the day counter when there is an output signal of the matching circuit, and when the selection switch is in the state where the 5th day of the month is displayed. A calendar display electronic timepiece characterized in that when the display content reaches February 29th, the fast forward function is stopped and the pulse signal is output to a day counter when the date correction switch is operated.
JP1979020229U 1979-02-21 1979-02-21 Calendar display electronic clock Expired JPS5916868Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1979020229U JPS5916868Y2 (en) 1979-02-21 1979-02-21 Calendar display electronic clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1979020229U JPS5916868Y2 (en) 1979-02-21 1979-02-21 Calendar display electronic clock

Publications (2)

Publication Number Publication Date
JPS55122191U JPS55122191U (en) 1980-08-30
JPS5916868Y2 true JPS5916868Y2 (en) 1984-05-17

Family

ID=28850805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1979020229U Expired JPS5916868Y2 (en) 1979-02-21 1979-02-21 Calendar display electronic clock

Country Status (1)

Country Link
JP (1) JPS5916868Y2 (en)

Also Published As

Publication number Publication date
JPS55122191U (en) 1980-08-30

Similar Documents

Publication Publication Date Title
US3994124A (en) Electronic timepiece
JPS5916868Y2 (en) Calendar display electronic clock
US4110966A (en) Electronic timepiece with stop watch
JPS6015901B2 (en) time measuring device
JPS6153672B2 (en)
US3939641A (en) Electronic circuit for individually correcting each digit of time displayed
US4117657A (en) Electronic timepiece calendar circuit
US4207731A (en) Electronic timepiece control circuit
JPS6212870B2 (en)
JP2000131469A (en) Analog electronic watch
JPS5832354B2 (en) Electronic wristwatch with counting function
JPS5928277B2 (en) digital electronic clock
JPS625677Y2 (en)
JPS6037909B2 (en) electronic clock
JPS6147388B2 (en)
JPS5920716Y2 (en) electronic clock
JPH04312Y2 (en)
JPS5922191B2 (en) electronic clock
JPS6149630B2 (en)
JPH041514Y2 (en)
JPH037834Y2 (en)
JPH0330874Y2 (en)
JPH041515Y2 (en)
JPS5926312Y2 (en) digital display electronic clock
JPS5934987B2 (en) electronic clock