JPS6135567B2

JPS6135567B2 -

Info

Publication number: JPS6135567B2
Application number: JP56035091A
Authority: JP
Inventors: Fumiaki Sai; Zenichi Kitao
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1981-03-11
Filing date: 1981-03-11
Publication date: 1986-08-13
Also published as: JPS57150027A

Description

【発明の詳細な説明】この発明は、データ入力装置などに使用するダ
イナミツク方式によるキーボードエンコーダに関
するものである。

第１図は公知のダイナミツク方式のキーボード
エンコーダ回路の一例を示すもので、クロツク発
生器１、カウンタ２、デコーダ３、マルチプレク
サ４、記憶回路５、ストロープ信号発生回路６及
びラツチ回路７により構成される。このようなキ
ーボードエンコーダ回路においては、デコーダ３
の出力とマルチプレクサ４の入力とによりつくら
れるマトリクスの各交点にスイツチ素子を配置
し、カウンタ２の出力によりマトリクスの交点を
順次指定し、各交点に配置されたキースイツチの
オン、オフ状態をマルチプレクサ４の出力信号に
より検知する方式を採用している。

さらに、Ｎキーロールオーバ機能つまり前に押
したキーが押圧解除される以前に次のキーを押す
というように、複数のキーを順次重ねるように押
した場合、押されたキーの順序で対応するエンコ
ード出力を順次得ることができる機能を達成する
ためには、今回の走査時に押されているキーが前
回の走査時に押されていないことを判定するため
の記憶回路５を設け、その判定結果に基づいてス
トローブ信号を出力する方式が採用されている。

しかし、この方式にあつても各キースイツチの
オン、オフ状態を検知するにあたつては、キーが
押されたことに伴なう出力信号の立上り又は立下
りを検出するだけであつて、キーが押されている
時間的な長さについては何の配慮もなされていな
いため、稀にキーの出力ライン上にノイズが捨わ
れたままそのキーが走査されたような場合には、
そのノイズの立上り又は立下りをキーが押された
ものと誤認してストローブ信号が誤つて出力され
るという欠点がある。

そこで、上記欠点を解決する一方法として、キ
ーが押されたことに起因するストローブ信号が少
なくとも走査が２巡する間にわたつて連続的に検
出された場合にのみ、これをキースイツチの出力
信号として識別するようにした耐ノイズ性の良好
なキーボードエンコーダが提供されている。しか
〓〓〓〓
し、これにあつても打鍵よりストロープ信号発生
までの時間が長くなるという欠点がある。

この発明は上記問題に鑑み創案されたもので、
その目的とするところは耐雑音性を良好でしかも
打鍵よりストローブ信号発生までの時間が端かい
Ｎキーロールオーバ機能付のダイナミツクエンコ
ーダを提供することにある。

この発明は上記目的を達成するために、各キー
スイツチを走査中に各キーオン信号が得られた場
合、キー走査を一時停止して再度当該キースイツ
チの出力を確認するようにしたものである。

以下に、この発明の好適な一実施例を添付図面
に従つて詳細に説明する。

第２図において、クロツク発生器１１の出力は
タイミング回路１２に供給される。タイミング回
路１２の出力１２ａはデコーダ１４のゲート制御
端子Ｇ及びストローブ発生回路１９のゲート制御
端子Ｇに、出力１２ｂはカウンタ３のクロツク入
力端子CKに、出力１２ｃはストローブ発生回路
１９のクリア端子CLRに、出力１２ｄは記憶回
路１８の書き込み／読み出し制御端子Ｗ／Ｒにそ
れぞれ接続されている。

カウンタ１３の下位桁出力はデコーダ１４の入
力端子IN及びラツチ回路２０の入力端子に供給
されている。同様に、カウンタ１３の上位桁出力
はアナログマルチプレクサ１６のアドレス入力端
子AD及びラツチ回路２０の入力端子INに供給さ
れる。

デコーダ１４の出力ライン（X₀〜Xi）と一端
は抵抗Ｒに介して接続点Ｐ（１／２Ｖ）に他端はそれぞれアナログマルチプレクサ１６の入力端子に接
続された複数本の入力ライン（Y₀〜Yj）とによ
り構成されるマトリクスの各交点には、スイツチ
素子（15_0-0〜15_i-j）が配置される。この実施例
においては、上記スイツチ素子として先に本出願
人により出願されている静電容量形キースイツチ
が使用されており、キー打鍵によりキーに取り付
けられた可動電極がプリント基板上に配置された
２つの固定電極間に接近し、両固定電極間の静電
容量を増加させる構成のものである。

アナログマルチプレクサ１６の出力は、波形整
形回路１７のプラス端子に供給され、また波形整
形回路１７のマイナス端子には電源電圧を抵抗で
分圧して得られた基準電圧が供給されている。波
形整形回路１７の出力は、ストローブ発生回路１
９の入力端子INに供給され、このストローブ発
生回路１９の出力１９ａは前記タイミング回路１
２のゲート制御端子Ｇに、１９ｂは記憶回路１８
のデータ入力端子INに供給され、さらに出力１
９ｃはストローブ信号として出力されるととも
に、ラツチ回路２０のラツチ入力端子Ｌにも供給
される。そして、ラツチ回路２０の出力は、キー
コード信号として出力される。

記憶回路１８のアドレス入力端子AD₁，AD₂に
は、前記カウンタ１３の出力が供給され、記憶回
路１８の出力は前記ストローブ発生回路１９のイ
ンヒピツト端子INHに供給される。

次に、あるキーを実際に打鍵した場合の各部の
動作を第３図の波形図に従つて説明する。一例と
して、マトリクスの列ラインX₁と行ラインY₁の
交点に接続されたスイツチ１５_1-1が打鍵により
オンした場合に従つて回路各部の動作を説明す
る。第３図中イ〜チに示す波形図は、第２図中符
号イ〜チの付された位置における信号波形を示す
もので、以下これらの符号を用いて説明する。

タイミング回路１２の入力端子CKには、常時
クロツク発生器１１よりのクロツクパルスイが供
給され、また出力１２ａよりの信号ロがデコーダ
１４のゲート端子Ｇに供給されている。さらに、
出力１２ａよりの信号ハはクロツクパルスイの２
倍の周期信号で、カウンタ１３の入力端子CKに
供給されている。これにより、デコーダ１４及び
アナログマルチプレクサ１６により構成されたマ
トリクス部の各キースイツチはカウンタ１３の出
力に一対一に応答して順次指定され、また各指定
期間には信号ロに対応して、必ず２回のパルス状
の通電がなされることになる。従つて、走査され
たキースイツチがたまたまオンしている場合に
は、マルチプレクサ１６からは連続する２個の微
分パルスが得られることになる。また、スキヤニ
ング時において、各キースイツチのオン、オフ状
態はタイミング回路１２の出力１２ｃより発生す
る信号ヘの１サイクル中に確認され、その確認さ
れた状態は出力１２ｄに出力される信号とのタイ
ミングで記憶装置１８に書き込まれる。

ここで、いずれのキースイツチもオンされてい
ない状態では、アナログマルチプレクサ１６の出
〓〓〓〓
力は“Ｈ”に保持され、続いてストローブ発生回
路１９からは全くストローブ信号は出力されな
い。

これに対して、キースイツチ１５_1-1がオンさ
れると、アナログマルチプレクサ１６の出力には
そのキースイツチのスキヤニングのタイミングで
上記ゲート信号ロの立下りに対応した連続した２
個の微分パルスがあらわれ、波形整形回路１７か
らは信号ニが出力される。この信号ニはストロー
ブ発生回路１９のゲート制御端子Ｇの入力信号ロ
でゲートされるため、信号ニに重畳するノイズは
除去される。

この結果、ストローブ発生回路１９の出力１９
ａより信号ホが発生し、タイミング回路１２を経
てカウンタ１３の入力信号ハを停止する。する
と、カウンタ１３は歩進を停止し、カウンタ１３
の計数出力は変化しなくなるので、同一キースイ
ツチ１５_1-1が再度スキヤニングされ（２サイク
ル分スキヤニングされる。）、アナログマルチブレ
クサ１６の出力には、上記２個の連続微分信号に
続いて、さらに再度２個の連続微分信号が発生
し、合計４個の微分パルス信号ニが波形整形回路
１７から出力される。

同時に、前述したようにタイミング回路１２の
出力１２ｄの信号トのタイミングにより、キース
イツチ１５_1-1のオンが記憶回路１８に記憶され
る。

このようにして、キースイツチ１５_1-1が指定
されている期間内に４個目の微分パルスが到来す
ると、その４個目の立上りに応答してストローブ
発生回路１９の出力１９ｃよりストローブ信号チ
が発生する。このストローブ信号チがラツチ回路
２０をトリガさせ、ラツチ回路２０よりキースイ
ツチ１５_1-1のキーコードが出力される。

次いで、ストローブ発生回路１９から出力され
るストローブ信号は、上記信号ヘによりクリアさ
れ、マトリクス部のキースイツチスキヤニングが
再開される。

次に、上記キースイツチ１５_1-1が押下され続
けてスキヤニングが一巡した場合には、当該キー
スイツチの走査タイミングでは再び２サイクル分
のスキヤニングがなされ、４個の微分パルスが出
力されるが、このときには記憶回路１８からのイ
ンヒビツト信号によりストローブ信号の出力は禁
止され、Ｎキーロールオーバ機能が損われること
はない。

かくして、この実施例によれば、各キーの走査
中に波形整形回路１７から連続して微分パルスが
２個分出力された場合、カウンタ１３の歩進を停
止させて、さらに当該キースイツチからそのキー
スイツチのオン、オフ状態に相当する信号を再度
出力させるようにしたため、ノイズではなくて正
常にキーが押下された場合には、１個のキーが指
定されている期間の中で、４個の微分パルスが確
実に得られることになり、これに基づいて正常な
信号とノイズとを確実に識別することができるの
である。また、従来のノイズ識別方式のようにキ
ー走査を２巡させる必要もないため、キー押下タ
イミングからストローブ信号が出力されるタイミ
ングまでの時間も短かくて済むことになる。

尚、各キースイツチのオン、オフ状態を出力さ
せるについて、タイミング回路１２から出力され
る信号１２ａロによつてデコーダ１４を各指定さ
れた期間に２回パルス状に通電させるようにし
て、これにより各キーが正常に押下された場合に
各キーの走査期間中に必ず２回微分パルスが得ら
れるようにしたが、この発明はこれに限定される
ものではなく１個の微分パルスが得られるように
してもよいことは勿論である。さらに、キースイ
ツチの形式もこの実施例のように、静電容量形に
限られるものではなく、メカ式、リードスイツチ
式その他の無接点式等に変更し得ることは勿論で
ある。

以上の実施例の説明でも明らかなように、この
発明によればキースイツチがオンしたとき、当該
キースイツチを続けて再度スキヤニングし（２サ
イクル分のスキヤニング）、その２サイクル目の
スキヤニングに際してキーオン信号が得られた場
合に限り、その出力のタイミングで上記キースイ
ツチのオン信号を出力させるように構成したた
め、キーからの正常な信号とノイズとを確実に識
別することができ、しかも打鍵よりストローブ信
号発生までの時間を可及的に短縮することができ
る。

【図面の簡単な説明】

第１図は従来のキーボードエンコーダの一例を
示すブロツク図、第２図は本発明に係るキーボー
ドエンコーダの一例を示すブロツク図、第３図は
〓〓〓〓
第２図中各部の信号波形を示す図である。１３……カウンタ、１５……キースイツチ、１
４，１６……キー走査回路、ホ……カウンタの歩
進を停止させるための信号、１９……ストローブ
制御回路。〓〓〓〓

Claims

【特許請求の範囲】

１カウンタから出力されるキーコードに対応し
て当該キーコードに対応するキースイツチを順次
指定し、当該指定されたキースイツチのオン、オ
フ状態信号を出力させるキー走査回路と、前記キ
ー走査回路から出力されるキーオン信号に応答し
て前記カウンタの歩進動作を一定時間だけ停止さ
せ、かつその時点で指定されているキースイツチ
のオン、オフ状態信号を前記キー走査回路から再
度出力させる再走査制御回路と、前記キー走査回
路からキースイツチの１指定期間の間に少なくと
も２回分以上のキーオン信号が得られた場合に限
りストロープ信号を出力するストロープ制御回路
とを具備することを特徴とするキーボードエンコ
ーダ。