JPS6135566B2

JPS6135566B2 -

Info

Publication number: JPS6135566B2
Application number: JP56035090A
Authority: JP
Inventors: Fumiaki Sai; Zenichi Kitao
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1981-03-11
Filing date: 1981-03-11
Publication date: 1986-08-13
Also published as: JPS57150026A

Description

【発明の詳細な説明】この発明は、簡単な回路構成でエニイキーオン
信号を発生させることができるようにしたＮキー
ロールオーバ機能付のキーボードエンコーダに関
する。

第１図は公知のダイナミツク方式のキーボード
エンコーダ回路であり、クロツク発生器１、カウ
ンタ２、デコーダ３、マルチプレクサ５、ストロ
ーブ信号発生回路６、一時記憶回路７、ラツチ回
路８、エニイキーオン信号発生回路９により構成
される。このようなキーボードエンコーダにおい
ては、デコーダ３の出力とマルチプレクサ５の入
力とによりつくられるマトリクス４上の各交点に
スイツチ素子（S₀₀〜S₂₃）を配置し、カウンタ２
の出力により順次マトリクス上の各交点を指定
し、そこに配置されたキースイツチの打鍵の有無
をマルチプレクサ５の出力により検知する方式を
採用している。

さらに、Ｎキーロールオーバ機能つまり前に押
したキーが押圧解除される以前に次のキーを押す
というように複数のキーを順次重ねるように押し
た場合、押されたキーの順序で対応するエンコー
ド出力を順次得ることができる機能を達成するた
めには、今回の走査時に押されているキーが前回
の走査時に押されていないことを判定する記憶回
路７を設け、その判定結果に基づいてストローブ
信号を出力する方式が採用されている。

また、キーが少なくとも１個以上打鍵されてい
ることを示すエニイキーオン信号を発生させるた
めには、上記マルチプレクサ５からのキー動作出
力に応答してセツトされるとともに、一連のキー
スイツチに対する走査が一巡するごとに発生され
る周期終了信号でリセツトされる第１のフリツプ
フロツプ９ａと、上記周期終了信号の反転信号に
応答して第１のフリツプフロツプ９ａの出力を読
み込んで出力する第２のフリツプフロツプ９ｂ
と、上記第１のフリツプフロツプ９ａの出力と第
２のフリツプフロツプ９ｂの出力との反転論理和
を出力するNORゲート９ｃとからなるエニイキ
ーオン信号発生回路９が設けられている。

〓〓〓〓
しかし、このエニイキーオン発生回路９では、
エニイキーオン信号を発生させるために必要とさ
れる論理素子数が比較的に多く、しかもフリツプ
フロツプの組み合せを利用しているため耐雑音に
弱く、例えば数10ns程度の雑音パルスで誤動作
するという問題がある。

この発明は上記の問題を解決し、構成が簡単で
かつ耐雑音性の良好なエニイキーオン信号発生回
路を備えたＮキーロールオーバ機能付キーボード
エンコーダを提供することを目的とする。

すなわち、この発明はキー走査回路から毎走査
ごとに出力される各キースイツチのオン、オフ状
態信号を一時記憶回路に記憶させ、前記キー走査
回路から出力される今回の走査結果と前記一時記
憶回路から出力される前回の走査結果とを比較し
てストローブ信号を出力するようにしたＮキーロ
ールオーバ機能付のダイナミツク方式キーボード
エンコーダにおいて、前記ストローブ信号及び前
記一時記憶回路の出力でトリガされるオフデイレ
イタイマ回路を設けるとともに、前記オフデイレ
イタイマ回路のデイレイタイムを前記キー走査回
路の一巡の走査時間よりも長く設定して、前記オ
フデイレイタイマ回路の出力をエニイキーオン信
号として外部へ送出するようにしたものである。

以下に、この発明の好適な一実施例を添付図面
に基づいて詳細に説明する。

第２図はこの発明に係るキーボードエンコーダ
の一例を示すブロツク図、第３図及び第４図は第
２図中符号イ〜ルによつてそれぞれ示される各点
の信号状態を示す波形図である。第２図におい
て、クロツク発生器１１の出力ホはタイミング回
路１２に供給される。タイミング回路１２の出力
１２ａヘはデコーダ１４のゲート制御端子Ｇ及び
ストローブ発生回路１９のゲート制御端子Ｇに、
出力１２ｂはカウンタ１３の入力端子CKに、出
力１２ｃヌはストローブ発生回路１９のクリア端
子CLRに、出力１２ｄルは記憶回路１８の書き
込み／読み出し端子Ｗ／Ｒにそれぞれ供給されて
いる。

カウンタ１３の下位桁出力はデコーダ１４の入
力端子IN及びラツチ回路２０のラツチ制御端子
Ｌ及びキーコード検出回路２１の入力端子にそれ
ぞれ供給されている。同様に、カウンタ１３の上
位桁出力はアナログマルチプレクサ１６のアドレ
ス入力端子AD及びラツチ回路２０の入力端子に
供給されている。

デコーダ１４の複数本の出力ラインX₀〜Xiと
一端は抵抗を介して抵抗接続点Ｐに他端はそれぞ
れアナログマルチプレクサ１６の入力端子に接続
された複数本の入力ラインY₀〜Yjとにより構成
されるマトリクスの各交点には、スイツチ素子１
５_0-0〜１５_i-jが配置されている。

尚、この実施例においては、上記スイツチ素子
として先に本出願人により提案されている静電容
量形キースイツチが採用されており、キー打鍵に
よりキーに取り付けられた可動電極がプリント基
板上に配置された２つの固定電極間に接近し、両
固定電極間の静電容量を増加させる構成のもので
ある。

アナログマルチプレクサ１６の出力は、波形整
形回路１７のプラス入力端子に供給され、また波
形整形回路１７のマイナス入力端子には電源電圧
を抵抗分圧して得られた基準電圧（スレツシユホ
ルド電圧）が供給されている。

波形整形回路１７の出力チは、ストローブ発生
回路１９の入力端子INに供給され、このストロ
ーブ発生回路１９の出力１９ａチは前記タイミン
グ回路１２のゲート制御端子Ｇに、出力１９ｂは
記憶回路１８のデータ入力端子INにさらに出力
１９ｃトはストローブ信号として外部へ出力され
るとともに、ORゲート２３の一入力端子及びラ
ツチ回路２０のラツチ制御端子Ｌにも供給され
る。そして、ラツチ回路２０の出力がキーコード
信号として外部へ送出される。

記憶回路１８のアドレス端子には、前記カウン
タ１３の出力がそれぞれ供給され、この出力は前
記ストローブ発生回路１９のインヒビツト端子
INH及び前記ORゲート２３の他端に供給され
る。ORゲート２３の出力は、オープンコレクタ
タイプのNANDゲート２４の一入力端子に、また
上記キーコード検出回路２１の出力は上記NAND
ゲート２４のもう一方の入力端子に供給され、そ
の出力がエニイキーオン発生回路２２の入力端子
に供給されている。

エニイキーオン発生回路２２は、リニアICを
用いてなるオフデイレイタイマ回路で、マイナス
入力端子には前記NANDゲート２４の出力ハが供
給されるとともに、抵抗Ｒ１を介して電源にまた
〓〓〓〓
コンデンサＣを介してOVにそれぞれ接続されて
いる。また、プラス入力端子には、電源電圧を抵
抗分圧して得られたスレツシユホルド電圧Ｖ_THが
供給されている。そして、このリニアICの出力
は、エニイキーオン信号として外部へ送出され
る。

以上の構成によれば、カウンタ１３はクロツク
発生器１１から出力されるクロツクホの２分周さ
れた信号トによつて歩進制御され、またカウンタ
１３の下位桁出力でデコーダ１４の各出力ライン
X₀〜Xiは順次択一的にドライブされ、さらにカ
ウンタ１３の上位桁出力に応答してマルチプレク
サ１６の各入力ラインY₀〜Yjは順次検知され
る。この結果、各キースイツチ１５_0-0〜１５_i-j
は、信号トの２周期ごとに順次走査される。ま
た、各キーの走査期間においては、デコーダ１４
の各出力ラインX₀〜Xiはヘに応答してパルス状
に２回連続して通電される。

従つて、今仮にキースイツチＢが実際に打鍵さ
れている状態においてそのキーＢが走査されると
第３図に示す如くキースイツチＢの走査タイミン
グの到来とともに波形整形回路１７の出力チには
２個の微小幅パルスが得られる。一方、この２個
のパルスの後者に応答して、ストローブ発生回路
１９の出力１９ａは立下り、この立下りに応答し
てタイミング回路１２から出力される信号トは禁
止され、これによりカウンタ１３は歩進を停止さ
れる。カウンタ１３の歩進が停止した状態におい
ても、デコーダ１４のゲート制御端子Ｇには信号
ヘが供給されている。従つて、さらに一走査時間
が経過すると、波形整形回路１７の出力チには、
さらに２個の微小幅パルスが得られる。このよう
にして、キースイツチＢの走査期間に対応して４
個の微小幅パルスが得られた場合に限り、ストロ
ーブ発生回路１９からの信号１９ｃは立上り、こ
れによりストローブ信号が発せられる。すなわ
ち、デコーダ１４及びマルチプレクサ１６の各入
出力ラインに雑音が重畳され、これと同時にデコ
ーダ１４の各出力ラインX₀〜Xiがドライブされ
たような場合にも、波形整形回路１７の出力側に
は２個の微小幅パルスが得られるが、このような
場合には２回目の走査（再走査）に際しては微小
幅パルスが２個得られなくなり、これによつて実
際の打鍵キーからの信号とノイズとを確実に識別
でき実際にキースイツチが打鍵された場合に限り
ストローブ信号イを出力させることができる。

一方、記憶回路１８には各前回のキースイツチ
１５_0-0〜１５_i-jのオン、オフ状態を示す信号が
記憶されており、ストローブ発生回路１９では記
憶回路１８から出力される前回の各キースイツチ
のオン、オフ状態と波形整形回路１７から出力さ
れる今回の各キースイツチのオン、オフ状態とを
常時比較して、前回にオフ状態であつたキーが今
回オン状態になつた場合に限り新たなストローブ
信号を送出するように構成されている。つまり、
これによりＮキーロールオーバ機能が構成される
のである。

次に、この発明に係るエニイキーオン信号の発
生動作を説明するエニイキーオン信号発生回路２
２には、ORゲート２３及びNANDゲート２４を
介してストローブ信号イ及び記憶回路１８の出力
ロが供給されている。NANDゲート２４はキーコ
ード検出回路２１の出力によつて開閉制御され
る。キーコード検出回路２１は、カウンタ１３の
出力中にシフトキーあるいはフアンクシヨンキー
などのようなエニイキーオン信号を発生させる必
要のないキーに相当するキーコードが出力された
場合に、ロジツク信号“０”を出力してNANDゲ
ート２４に禁止をかける。

第４図に示す如く、キースイツチＡとキースイ
ツチＢが順次重ねて打鍵されたものとすると、各
キーが打鍵された瞬間にストローブ信号イにはそ
れぞれ微小幅パルスが出力される。また、記憶回
路１８の出力ロには、上記各キーが押下されてい
る間中走査が一巡するたびに微小幅パルスが得ら
れる。

この結果、NANDゲート２４の出力ハは信号イ
及びロの反転論理積に応答して繰り返しOVにプ
ルダウンされる。そして微小幅パルスによりOV
にプレダウンされるたびに、抵抗Ｒ１とコンデン
サＣとによる時定数カーブを描きつつ徐々に上昇
する。

ここで、第４図に示すように走査の一巡に要す
る時間ｔは例えば2.3ｍｓに、一方コンデンサＣ
の充電電圧がスレシユホールド電圧Ｖ_THに達する
までの時間、すなわちデイレイタイムＴは例えば
３ｍｓに決定されており、すなわちｔ＜Ｔなる如
き設定が行なわれている。

〓〓〓〓
従つて、いずれかのキーが実際に押下されてい
る場合には、少なくとも走査が一巡する間に１回
微小幅パルスが得られるから、コンデンサＣの充
電電圧はスレシユホールド電圧Ｖ_THを越えること
はなく、この結果リニアICの出力ニはストロー
ブ信号の出力開始に応答して立上つたのち“Ｈ”
状態を保持し、最終的にキースイツチＢの押下が
開放されるまでの間中確実に“Ｈ”状態に保持さ
れる。すなわち、このリニアICの出力ニは、エ
ニイキーオン信号となるのである。

かくして、この実施例によるキーボードエンコ
ーダによれば、第１図に示した従来例の如くフリ
ツプフロツプを使用していないことに加えて極め
て少ない論理素子数で構成することができ、従つ
てノイズに対する信頼性が高い。またORゲート
２３の出力をNANDゲート２４を介してエニイキ
ーオン発生回路２２に供給するとともに、NAND
ゲート２４をキーコード検出回路２１の出力で開
閉制御するように構成しているため、例えばシフ
トキーあるいはフアンクシヨンキーなどのように
エニイキーオン信号を発生させる必要のないキー
を同一ボード内に簡単に組み込むことが可能とな
る。

尚、以上の実施例においてはキースイツチとし
て静電容量形のものを使用したが、これをメカ式
あるいは無接点式キースイツチ等に変更し得るこ
とは勿論であり、またデコーダによつて出力ライ
ンX₀〜Xiをドライブするについても、この実施
例のように２回のパルス状の通電に限られるもの
ではなく、さらに複数回あるいは１回だけ通電す
るようにもできることは勿論である。さらに、こ
の実施例ではストローブ信号の発生と同時にエニ
イキーオン信号を発生させるために、ストローブ
発生回路１９の出力イと記憶回路１８の出力ロと
の双方によつてエニイキーオン発生回路２２を駆
動するように構成したが、ストローブに対する若
干の遅れを許容し得る場合であれば記憶回路１８
の出力ロだけによつてエニーキーオン発生回路２
２を駆動してもよいことは勿論である。

以上の実施例の説明でも明らかなように、この
発明によればエニイキーオン信号発生回路を例え
ばリニアICを使用したオフデイレイ回路などで
構成できるため、論理素子数を著しく削減させる
ことができ、また従来のフリツプフロツプを使用
したものに比べて耐ノイズ性を改善し、この種エ
ニイキーオン発生回路の信頼性を向上させること
ができる。

【図面の簡単な説明】

第１図は従来のキーボードエンコーダを示すブ
ロツク図、第２図は本発明に係るキーボードエン
コーダの一例を示すブロツク図、第３図及び第４
図は第２図中イ〜ルで示す各部の信号状態を示す
波形図である。１４，１６……キー走査回路、１５_0-0〜１５_i-
_ｊ……キースイツチ、１８……一時記憶回路、イ
……ストローブ信号、ロ……一時記憶回路の出
力、２２……オフデイレイタイマ回路。〓〓〓〓

Claims

【特許請求の範囲】

１キー走査回路から毎走査ごとに出力される各
キースイツチのオン、オフ状態信号を一時記憶回
路に記憶させ、前記キー走査回路から出力される
今回の走査結果と前記一時記憶回路から出力され
る前回の走査結果とを比較してストローブ信号を
出力するようにしたＮキーロールオーバ機能付の
ダイナミツク方式キーボードエンコーダにおい
て、前記ストローブ信号及び前記一時記憶回路の
出力でトリガされるオフデイレイタイマ回路を設
けるとともに、前記オフデイレイタイマ回路のデ
イレイタイムを前記キー走査回路の一巡の走査時
間よりも長く設定して、前記オフデイレイタイマ
回路の出力をエニイキイオン信号として送出する
ように構成したことを特徴とするキーボードエン
コーダ。