JPS6134597A - 薄膜エレクトロルミネセンス駆動回路及びその駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜エレクトロルミネセンス漬水装置の駆動
回路及びその駆動方法に関するン〔従来技術とその問題
点〕 薄膜エレクトロルミネッセンス（ＥＬ）表示装置の中で
も、二重絶縁構造のＡＣ型は信頼性が高い、動作が安定
等δ特徴を有し、製品化の□可能性の高いデバイスとし
て有望視され、一部ではすでに製品として開発されてい
る。このような薄膜ＥＬを駆動するためのドライバとし
て、第４図に示すようなプッシュプル型の駆動回路が、
低消費電力になる、高速動作ができる等の特徴を生かせ
るため、検討されている。

第４図に示した構成において、ＣＩＣＬがＥＬのセルに
対応する。このセルは、走査電極ｆｌ！ｙ□〜Ｖ８、デ
ータ側電極線π１〜２．が交錯する交点部に、Ｙ２Ｏ。

等の絶縁膜を介して形成される。これらの電極線を駆動
するために、走査側ドライバ２１．データ側ドライバｎ
が設けられる。走査側では、制御回路３１でタイミング
コントロールがなされるｐ−チャネル高耐圧ＭＯ８ＦＥ
Ｔ　（ｐ−ＨＶＴｒ　）ＰＩ　、　Ｐ２　、　Ｐ３と制
御回路３２で制御されるｎ−チャネル高耐圧ＭＯ８ＦＥ
Ｔ（ｎ−ＨＶＴｒ　）Ｎｌ　、Ｎ２　、Ｎ３とでそれぞ
れ走査線’ｌ＊＊１＊ｍν、を充電・放電することによ
って、ＥＬの各セルに走査パルスを印加する。ｄｐｌｌ
、Ｉｎｓは、それぞれ制御回路３１　、３２へのデータ
信号を表わす。もちろん、制御回路３１　、３２にはこ
の他にデータを送り、所望のタイミングを得るための制
御パルスが供給される（但し、図示していない）。他方
のデータ側では、データ信号に応じて各データ線を選択
的に充・放電するための回路、即ちｐ−ＨＶＴｒ　ｐＨ
。

ＰＩ２．ＰＩ３．　ｎ−ＨＶＴｒ　Ｎｉｌ、Ｎ１２．Ｎ
１３と電源ＶＤへの電流逆流防止用のダイオードＤ１．
Ｄ２．Ｄ３との組合せを有するドライバにより、各デー
タ線ｘ１〜Ｘ、を駆動する。この他に、各データ線にリ
フレッシュパルスを供給するためのドライバ（ｐ−ＨＶ
Ｔｒｌｌと分離用のダイオードＤＲＩ、ＤＲ２，ＤＲ３
とからなる）が設けられる。　ｐ−ＨＶＴｒ　ｐＨ，Ｐ
Ｉ２．ＰＩ３は、入カデータ信号メｐＤを取９人れてゲ
ートへ制御パルスを供給するための制御回路３３で制御
される。また、ｎ−ＨＶＴｒ　Ｎ１１．Ｎ１２．Ｎ１３
もλカデータ信号ｆｌｎＤヲ受ける制御回路３４で制御
される。

かかる構成による従来のＥＬ駆動回路の動作タイミング
を第５図に示す。動作パルスは、ダイレクト駆動による
線順次走査を行うだめのパルス列として示されている０
期間Ｔ、では、ｐ−ＨＶＴｒＰ１ヲオンにして、走査線
１重に振幅狗の書込みパルスを印加し、−例としてデー
タ側の各Ｐ−ＨＶＴｒ　ｐＨ，ＰＩ２゜ＰＩ３をオンに
して振幅ｖＤの非選択パルスを各デー　　　□り線ｚｌ
、　”＊＋　Ｚ＊に供給する。この場合、ＥＬの各セル
Ｃｔｉｘ＋ｚ工ＥｍＣ１ｈｅＺｘ〕ｅＣ１□、２．〕に
は、発光、開始電圧Ｖｆ以下の電圧Ｖｓ−Ｖｐ　！か印
加されないので、これらは発光しない。１もちｔん、’
ｊｌ＊　＃　ｕｓの走査線に対応するセルも、　ＶＤ（
２）電圧（ＶＤ＜ｖｆ＜Ｖｇ）Ｌか印加されないので、
発光しない。次に、が印加される。この時、セル（’Ｉ
ｓ　ｅ　Ｚ２　）にのみ書込みパルス−が印加され、他
のセルにはＶｆ以下の電圧（Ｖｌｌ　ＶＤあるいはＶｎ
）Ｌか印加されないため、セル（ｙｘ＋ｚ雪）だけがパ
ルスの立上り時に発光する。また、期間Ｔ、では期間Ｔ
、と同様にどのセルにもＶｉ以下の電圧しか印加されな
いようなパルス列が供給され（−例）、９セル共に発光
しない。この場合、走査側のドライバではｐ−ＨＶＴｒ
Ｐ３のみがオンに設定される。他方のデータ側ドライバ
では、ｐ７ＨＶＴｒ　ｐＨ，ＰＩ２．ＰＩ３が含てオン
になる。

このようにして、所望のセルに書込みを行い、全走査線
を線順次走査した後、発光の輝度を高めるために、全て
のセルにリフレッシュパルスヲ印加して、再発光させる
。このようにすると、−リフレッシュ期間内で選択セル
を２度発光させることができる。具体的には、ｈの期間
で制御信号りＲ（によりｐ−ＨＶＴｒｌｌをオンにして
全データ線宛、π！。

２、をｈの電圧レベルに充電する。この時、書込み時に
界面電荷が形成された選択セルのみに、界面電荷による
電界とＶＢの電圧による電界の総和分（＞ｖｌ＞が印加
されるので、選択セルだけが再発光する。

このように動作するＥＬドライバにおいては、ｐ−ＨＶ
Ｔｒ　ｍ　ｎ−ＨＶＴｒ列の他にデータ線駆動用のダイ
オード列（ＤＩ〜Ｄ３及びＤＲＩ〜ＤＲ３）が必要であ
る。第４図には簡単化して３Ｘ３ドツトのパネルに対応
する駆動回路しか図示していないが、小型パソコン並み
の表示容量（例えば２４０Ｘ３２０ドツト）を備えたＥ
Ｌ装置では、高耐圧資が走査側に４８０個、データ側に
６４０個必要になる・これらを単体のＩＣで構成するこ
とになる七、駆動回路部の装置が大盤化してしまい、と
てもコンパクトなフラットディスプレイ装置を低コスト
で実現できることにならない。そこで通常は、複数個（
例えば６４個）のｐ−’ＨＶＴｒ　＋　ｎ−ＨＶＴｒを
１チツプに七ノリシックＩＣ化することによって低コス
トのＥＬ装置を実現しようというのが一般的である。さ
らにこの場合、ｐｅｎ−ＨＶＴｒを一体化したＩＣか、
あるいはそれぞれ独立に構成したＩＣでドライバを構成
し、しかもこれらのＩＣには、制御用論理回路を内蔵さ
せて、より低コスト化を図るのが一般的である。かかる
ＩＣを実現する技術としては、ｓ１単結晶あるいはエピ
タキシャル層上に自己分離、接合分離で構成するプレー
ナ型がある。これらは、プロセスが複雑にならない為、
高信頼なデバイスが得られ、現在の所最も汎用性の高い
技術として用いられる。

最近、ＳＯＩ技術が検討され始めているが、安定した特
性のデバイスができないため、当面低コストを狙うディ
スプレイ装置用のドライバのＩＣ化技術には使えないと
考えられる。すると、Ｓｔ単結晶あるいはエピタキシャ
ル層を用いる技術でＩＣを実現することになる。この場
合、耐圧、スイッチング特性の曳いダイオード列はこの
ようなＩＣ上に容易に毎ノリシック化できないので、ど
うしても外部にハイブリッド化した形で設けなければな
らない。従って、このダイオード列の占有面積分だけ装
置を犬屋化し、コスト高にもなる。ＥＬパネルが大面積
化する程、所要個数が増加するため増々コスト高になっ
てしまう。これでは、ＣＲＴに対抗すべく安価なＥＬ表
示装置を実現できない。

このように、従来のＥＬドライバではダイオードをデー
タ線の２倍だけ用いなければならないのでコスト高とな
り、装置がコンパクトにならないという欠点があった。

〔発明の目的〕

本発明は、このような従来の欠点を除去せしめて、デー
タ側ドライバの電源部を異なるタイプのスイッチングト
ランジスタで制御するスイッチング電源駆動回路とする
ことにより、コンパクトでｉ・ 低コストな薄膜ＥＬ駆動装置を提供することにある。　
　　　　　　　　　　　　　　　　　　　　　　　Ｉ〔
発明の構成〕 本発明は薄１ｘＥＬ表示装置を線順次リフレッシュ駆動
するプッシュプル型の鉱動回路において、そのデータ側
駆動回路に電源を供給する為に、第１の電源に縦続接続
されたｐ−チャネルＭＯ８ＦＥＴをオンすることにより
リフレッシュパルス用の電源を印加する手段と、第１の
電源よりも低い電圧を供給しうる第２の電源が縦続接続
されたｎ−チャネルＭＯ８ＦＥＴをオンすることにより
データ側駆動回路にもう一つの電源を供給する手段とを
備え、とれらの手段をＯＲ接続して構成したことを特徴
とする薄膜ＥＬ駆動回路及び薄膜ＥＬ表示装置にリフレ
ッシュパルスを供給するための電源印加手段と、その非
選択データ線に駆・動パルスを供給するための電源印加
手段とをＯＲ接続して構成したＥＬ駆動回路によシ前記
薄膜ＥＬ表示装置を駆動する方法であって、選択的にデ
ータ線を線順次駆動する期間では前記非選択データ線駆
動用の電源印加手段をオン状態にし続け、リフレッシュ
パルスを全データ線に供給するための期間では、リフレ
ッシュパルスよりもやや広い期間内で前期リフレッシュ
パルス供給用の電源印加手段をオン状態に設定すること
を特徴とする薄膜ＥＬ駆動方法である。

〔発明の原理と作用〕

本発明は、上述の構成をとることによフ従来技術。問題
点を解よＬ是、まず、デー、線よ、ア的に駆動するため
に電源ＶＤと直列にｎ−ＨＶＴｒを設け、また全データ
線を同一にリフレッシュ駆動するために電源ｖＢと直列
にｐ−ＨＶＴｒを設け、これらの両端子をＯＲ接続する
。このようにＯＲ接続した出力端子をデータ側駆動回路
の電源端子に接続する。

こうすると、外付はダイオード列は全く不要とな９、装
置を低コスト化できる。

〔実施例〕

以下、本発明の実施例について図面を参照し乍ら詳細に
説明する。

第１図は、本発明の第１の実施例を示すＥＬセルとＥＬ
駆動回路との構成を示したものでぷる。

同図において、第４，５図と同一番号あるいは同一記号
は同一構成要素を表わす。本発明では、スイッチング用
資として便車上高耐圧ＭＯ８ＦＥＴｔ−用いる例を示す
が、機能動作が同じならバイボーラ等の他の素子であっ
ても差しつかえない。本実施例では、データ線駆動用の
プッシュプル型ドライバ（Ｐ−ＨＶＴｒ　ｐＨ，Ｐｉ２
．Ｐｉ３　　とｎ−ＨＶＴｒ　Ｎｌ　１　、Ｎ１２　、
Ｎ１３の６対で構成される）の電源線Ａに、外部に設け
たスイッチング電源駆動回路２０の出力を供給する。

この回路２０では、選択的にデータ線に非選択データに
対応した駆動パルス（振幅ＶＤ）を供給するための電源
供給系として、ｎ−ＨＶＴｒ１２と該Ｔｒ　１２のドレ
イン部に直列に接続した電源ＶＤとからなる駆動回路を
設ける。また、この回路とは別に、リフレッシュパルス
を全データ線に同時に供給するための電源供給系として
、電源ＶＲ（リフレッシュパルスの振幅に対応する）と
直列にスイッチング用ｐ−ＨＶＴｒ１３を設ける。この
時、ｐ　ＨＶＴｒ　１３のソースと電源Ｖｎの■端子を
接続する。そして、これら２つの駆動回路の出力端子、
即ち電源ＶＤの■端子及びｐ−ＨＶＴｒｌｌのドレイン
端子をＯＲ接続して、プッシュプルドライバの電源線に
供給する。本発明では第４図中のプッシュプルドライバ
に接続していたダイオードＤ１〜Ｄ３．ＤＲＩ〜ＤＲ３
及びスイッチングＴｒｌｌは不用となるので除く。その
他走査線駆動回路及び制御回路部は、第４図に示した構
成と同じである。

このような駆動系を動作させるための動作タイミング例
は、先きの第５図に示したとおりである。

ダイレクト駆動モードによる線順次駆動は、第４図に示
した駆動回路の場合と全く同様にして行なわれる。即ち
、期間Ｔ１〜Ｔ、では走査側ドライバのＰ−ＨＶＴｒ　
Ｐｉ、Ｐ２．Ｐ３を順次オンにし乍ら、走査線ｙ１〜Ｖ
、に走査パルスを供給し、データ側ドライバのｐ−ＨＶ
Ｔｒ　ｐＨ，Ｐｉ２．Ｐｉ３　　を非選択時だけオンに
して、データ線ｘ１〜π、に駆動パルスを供給する。第
５図に示した例ではＴ、の期間でｈを選択するため、こ
の期間だけＰｉ２のＨＶＴｒをオンにしない、このよう
な線順次駆動←よる選択絵素の書込みが全走査綜にわた
って行なわれる期間（はソＴＲを除く期間に相当する）
では、制御パルスｋをＶＤＤ　（約５〜ｌ０Ｖ）のレベ
ルに設定し、スイッチング用ｎ−Ｉ（ＶＴｒ　１２をオ
ン状態にして電源線ＡにｖＤの電源を供給する。この時
、片方のスイッチング用ｐ−ＨＶＴｒ　１３のゲートＸ
Ｉには−の電位のパルスが印加されるので、このＴｒ　
１３はオフ状態にある。従って電源線Ａに社低い電圧の
ｖＤの電源（ＶＤ＜ＶＲ）が供給ツチングＴｒ　１２を
オンにして駆動する方式も考えら些る。この線順次駆動
が終やｒｆｃ後の期間へでは、スイッチングＴｒ　１３
がオン竺態になり、スイッチングＴｒ　１２はオフ状態
に変わる。これは、トＨＶＴｒ　、　１３　（７）ゲー
トパルスＰ１ｔがＶＢ−ＶＤＤ　（７）１／ベルになシ
、ゲート・ソース間に−ＶｏＢの電圧が印加されるから
である。この時、電源線ＡにはＶＲの電源が供給される
。従ってこの期間内で、ｐＨ〜Ｐ１３のｐ　−ＨＶＴ　
ｒをオンにし、Ｎｌ　１−Ｎ１３のｎ−ＨＶＴｒを全て
オフに設定すれば、データ線π、〜ｘ３にはリフレッシ
ュパルス（振幅ＶＢ）を供給することができる。

尚、ｐ−ＨＶＴｒ１３をオンにする期間を−よりも少し
長く設定する（例えば館の期間）方が動作の安定性□上
好ましい。

本実□施例に、よれば、データ側のドライバにダイオー
ド列を付加する必要性が全く無くなり、低コストでコン
パクトな駆動回路を構成できる。

第２図は、本発明の第２の実施例を示すＥＬ駆動回銘の
一部の構成を示したものである。同図において、第４．
５図と同一番号あるいは同一記号は同一構成要素を表わ
す、他の駆動系及びＥＬセルに関しては第１図と同じ構
成なので省略しである０本駆動回路においても、′ＥＬ
を線順次で駆動する方式が適用される。駆動の動作タイ
ミングは第１図の場合と全く同じであるので、詳しい説
明を除く０本実施例では、データ線を選択的に駆動する
ための電源ｙＤを供給するために、スイッチングＴｒ　
１２のソース端子と電源ｖｎの■端子とを直列接続し、
スイッチングＴｒ　１２のドレインとリフレッシュパル
ス制御用のスイッチングＴｒ　１３のドレインとをＯＲ
接続して電源線Ａに接なぐ。この場合には、スイッチン
グＴｒ　１２のゲートにｖＤがらＶＤ＋ｖＤＤに変わる
制御パルスｙｉＲ＊が印加される。このＴｒ　１２のゲ
ート・ソース間にＶＤＤの振幅のパルスが印加されてい
る期間（Ｔｈあるいは胃を除く期間）では、このＴｒ　
１２がオンするので当の電源が電源ＩＪＡに供給される
ことになる。リフレッシュパルスは、第１図の場合と全
く興じてＴｒ　１３をオンにして狗の電源を電源線Ａに
供給し、ｐ−ＨＶＴｒｐＨ。

ＰＩ３．ＰＩ３をオンに設定することにより、データ線
ｘ１〜ｘ３に供給される。本実施例でもダイオードを全
く必要としないので、得られる効果は第１の実施例と同
じである。

第３図は、本発明の第３の実施例を示すＥＬ駆動回路の
一部の構成を示したものである。同図において、第４，
５図と同一番号あるいは同一記号は、同一構成要素を表
わす。本駆動回路もＥＬ装置を線順次駆動する方式（第
５図の動作タイミングに従う）で動作する。本実施例で
は、電源ｖＤを供給する回路は第１図に示した実施例と
同じであるが、リフレッシュパルス用電源りを供給する
ための駆動回路を、スイッチングＴｒ　１３のドレイン
と電源ｖＲのＯ端子を接続して構成する。そして、この
電源ＶＲの■端子と電源ｖｎの■端子をＯＲ接続する。

この場合には、スイッチングＴｒ　１３のゲートＯＲ″
に第５図に示す如く称あるいはｈ′の期間でき柘 −ＶＤＤの振幅のパルスが印加されるため、このＴｒ１
３がオンし、電源ｖＲを電源線Ａに供給する。この時、
他方のスイッチングＴｒ　１２はオフ状態に設定されて
いる。従って、ｐ−ＨＶＴｒ　ｐＨ，ＰＩ３．ＰＩ３を
オンにすればデータ線ｘ１〜ｘ３にリフレッシュパルス
を供給することができる。期間ＴＲまたは實以外ではＯ
Ｒ″がＯｖの電位になるので、Ｔｒ　１３はオフ状態に
変わり、逆にＴｒ　１２がオン状態になる。従ってこの
期間では、電源線ＡにＶＤの電源が供給され、非選択デ
ータ線に駆動パルスを供給しうろことになる。本実施例
の場合もダイオードを全く必要とせず、得られる効果は
第１の実施例の場合と同じである。

〔発明の効果〕

以上、説明したように本発明によれば、ダイオード列を
全く必要とせずに、ダイレクト駆動モードによる線順次
駆動を実施できる。このことは従来と比べて大幅なコス
ト削減と駆動回路を含めた　　１装置のコンパクト化に
大きく貢献できることを意味する。特に、ＥＬパネルの
ドツトサイズが太きＯ くなる程このコスト削減効果は大きく、ＣＲＴと対抗す
る技術を育成する上で重要なファクタとなシ得るもので
あシ、今後その応用面の開発を大いに期待できる。

【図面の簡単な説明】

第１図は本発明によるＥＬ駆動回路の第１の実施例を示
す構成図、第２図は本発明によるＥＬ駆動回路の第２の
実施例を示す構成図、第３図は本発明によるＥＬ駆動回
路の第３の実施例を示す構。 成因、第４図は従来のＥＬ駆動回路の：構成を示す図、
第５図はＥＬ駆動回路の動作タイミングを示す図である
。 １１．１２．ｉ３−・・高耐圧スイッチングＭＯ８ＦＥ
Ｔ、　２０・・・電源駆動回路、２１・・・走査側駆動
回路、２２・・・データ側駆動回路、３１，３２，３３
．３４・・・制御回路特許出願人　　日本電気株式会社 第２図 第３図

Claims (2)

【特許請求の範囲】
1. （１）　薄膜ＥＬ表示装置を線順次リフレツシユ駆動す
   るプツシユプル型の駆動回路において、そのデータ側駆
   動回路に電源を供給するために、第１の電源に縦続接続
   されたｐ−チヤネルＭＯＳＦＥＴをオンすることにより
   リフレツシユパルス用の電源を印加する手段と、第１の
   電源よりも低い電圧を供給しうる第２の電源が縦続接続
   されたｎ−チヤネルＭＯＳＦＥＴをオンすることにより
   データ側駆動回路にもう一つの電源を供給する手段とを
   備え、これらの手段をＯＲ接続して構成したことを特徴
   とする薄膜エレクトロルミネセンス駆動回路。
2. （２）　薄膜ＥＬ表示装置にリフレツシユパルスを供給
   するための電源印加手段と、その非選択データ線に駆動
   パルスを供給するための電源印加手段とをＯＲ接続に構
   成したＥＬ駆動回路により前記薄膜ＥＬ表示装置を駆動
   する方法であつて、選択的にデータ線を線順次駆動する
   期間では前記非選択データ線駆動用の電源印加手段をオ
   ン状態にし続け、リフレツシユパルスを全データ線に供
   給するための期間では、リフレツシユパルスよりもやや
   広い期間内で前期リフレツシユパルス供給用の電源印加
   手段をオン状態に設定することを特徴とする薄膜エレク
   トロルミネセンス駆動方法。