JPS6134355B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は音声合成によりカルタの句を発声する
ようになしたカルタ発声装置に関するものであ
る。

本発明を説明する前に音声合成回路につき説明
する。第１図に音声合成回路の構成を示す。１―
１は雑音発生回路、１―２は周期信号発生回路で
あり、合成される音声の原音となる信号を発生す
る。１―３は母音、子音を選択するスイツチであ
り、母音の選択に対しては、周期信号発生回路１
―２より発生せられる周期信号を選択し、子音の
選択に対しては、雑音発生回路１―１より発生せ
られる雑音信号を選択する様になされている。母
音を選択する時には、音声合成情報としてピツチ
情報Ｓ１が制御回路１―４より、周期信号発生回
路１―２に与えられる。周期信号発生回路１―２
はピツチ情報Ｓ１で指定された周波数にて、周期
信号を発生する様になされている。母音と子音の
選択は、制御回路１―４より選択信号Ｓ２がスイ
ツチ１―３に加えられる事で行なわれる。選択さ
れた信号Ｓ３はデジタルフイルター１―５により
音色付けが行なわれる。この音色は制御回路１―
４よりデジタルフイルター１―５に与えられる反
射係数情報Ｓ４により決定される。この反射係数
情報Ｓ４は線形予測係数の一種である偏自己相関
係数である。デジタルフイルター１―５の原理に
ついては、よく知られており、本発明の要点では
ないので説明を省略する。

以上の音源信号の発生、及び音色付けは全てデ
ジタルで処理される。この為、Ｄ／Ａ変換器１―
６によりアナログ化し、アンプ１―７及びスピー
カ２によつて、音声として発声する。

制御回路１―４は、音声合成回路のシステムの
動作のタイミング、データの供受をコントロール
する。ピツチ情報Ｓ１、選択信号Ｓ２、反射係数
情報Ｓ４等を含む音声合成情報はデータＳ５とし
て外部から与えられる。データがセツトされ音声
合成の開始が可能となると制御回路１―４はレデ
イ信号Ｓ６を外部に出力する。次にスタート信号
Ｓ７が外部より与えられると、制御回路１―４は
音声合成を開始させる。１つの音節の合成の停止
はデータＳ５として、ストツプデータを与える事
で行なえる。制御回路１―４はストツプデータが
入力された時点で合成を停止させ、ストツプ信号
Ｓ８を外部に出力する。

本発明において要点となる音声合成回路の機能
は、音色のピツチを外部からコントロールする点
である。これを実現する為には、周期信号発生回
路１―２より発生せしめられる周期信号と、外部
からのピツチ信号Ｓ９に従い発生せしめられる周
期信号を切り替えるスイツチ１―８を設ける事で
実現できる。この切り替えは制御信号Ｓ１０によ
り行なわれるが、これはシステムのリセツト時の
イニシアライズ時に行なう。１―９はピツチ信号
Ｓ９をデイジタル化した周期信号に変換する回路
である。スイツチ１―８により外部ピツチコント
ロールの状態とすると、音色及び子音はデータＳ
５により指定され、母音ピツチはピツチ信号Ｓ９
によりコントロールできる。

以上の音声合成回路技術は既に確立されてい
る。

次に従来技術として考えられる、カルタ読上器
の構成を第２図に示す。１は先に述べた音声合成
回路、２はスピーカーである。音声合成回路１は
先に述べた周期信号発生回路を選択する様になさ
れる。句の音成合成情報は、記憶回路３に句単位
で記憶されている。４はパルスＳ１１が加わる毎
に１から100までを重複せず、ランダムに発生す
る様になされた乱数発生回路である。乱数発生回
路４より発生された句選択信号Ｓ１２は句選択回
路５に加えられ、この結果、記憶回路３内の指定
された句の音声合成情報がデータＳ５として音声
合成回路１に与えられる様になされている。６―
１は何句読み上げたかを計数する句カウンタであ
る。７―１は句カウンタ６―１の計数値が
“101”になつた時、つまり百句の読上げが終了し
た時にＨレベルの信号を出力する様になされた判
定回路である。８―１，８―２，８―３は入力信
号の立上り時に単発パルスを発生する様になされ
たパルス回路である。９は句の読上げの開始を指
示するスイツチである。１０はセツト入力、リセ
ツト入力を持つフリツプフロツプであり、セツト
入力にはスイツチ９の押圧によりＨレベルが加え
られ、出力Ｓ１３がＨレベルになる様、又リセツ
ト入力には百句の読上げが終了した際にＨレベル
の単発パルスが加えられ出力Ｓ１３がＬレベルに
なる様になされている。１１はAND回路であ
る。

まず電源を入れるとカウンタ６―１は“１”の
値にイニシアライズされる。又、フリツプフロツ
プ１０の出力Ｓ１３はＬレベルとなる。乱数発生
器４はある乱数初期値に設定される。この乱数初
期値は句選択信号Ｓ１２として句選択回路５に加
えられ、前述の通り指定された句の音声合成情報
がデータＳ５として音声合成回路１に加えられ
る。音声合成開始が可能な状態となるとレデイ信
号Ｓ６がＨレベルとなる。

次にキー９を押圧するとフリツプフロツプ１０
の出力Ｓ１３はＨレベルとなる。従つてAND回
路１１の２入力は共にＨレベルとなるからその出
力もＨレベルとなる。この時パルス回路８―２に
よりＨレベル単発パルスが発生する。このパルス
は、スタート信号Ｓ７として音声合成回路１に加
えられ音声合成が開始され、第１句目が読上げら
れる。１句の読上げが終了するとストツプ信号Ｓ
８がＨレベルとなるから、パルス回路８―３によ
り単発パルスＳ１１が発生する。このパルスＳ１
１を乱数発生回路４に加える事で次の乱数が発生
される。又、パルスＳ１１は句カウンタ６―１に
も加えられ、カウントアツプする。

以上の動作で百句は読上げられる。百句の読上
げが終了し、そのストツプ信号Ｓ８によつて句カ
ウンタ６―１の値が“101”となると、判定回路
７―１の出力はＨレベルとなり、パルス回路８―
１によりＨレベル単発パルスが発生する。このパ
ルスにより、カウンタ６―１は“１”にリセツト
され、かつフリツプフロツプ１０の出力Ｓ１３は
“Ｌ”レベルとなり、キー９の押圧を待つ状態に
なる。

以上が従来技術により考えられるカルタ読上器
である。ここで、この装置を実現する為に必要な
記憶回路３の容量を考えてみる。既に達成されて
いる音声合成技術においては、131kbitの容量で
約50秒の発声が可能であるという概算が成り立つ
ている。百人一首の場合、１句読み上げには15秒
程度が必要であり、100句の読上げの延べ時間は
1500秒となる。これに要する記憶容量は（1500÷
50）×131kbitつまり約4Mbitにも及ぶ。

この様に従来技術におけるカルタ読上器は莫大
な記憶容量を要するという大きな欠点を有する。

本発明の目的は上記の従来技術の欠点をなく
し、小規模の記憶容量で実現できるカルタ発声装
置を提供するにある。

以下本発明のカルタ発声装置を図に示す実施例
により説明する。

第３図に本発明のカルタ発声装置の実施例を示
す。第３図において１は先に述べた音声合成回
路、２はスピーカー、３―１は句の文字列及びそ
の音程のデータを記憶した記憶回路、３―２は各
文字の音声合成情報を記憶した記憶回路である。
５―１は句選択回路、５―２は文字選択回路、５
―３はアドレスデコーダで、指定された文字の音
声合成情報が出力される様に記憶回路３―２にア
ドレスを指定する様になされている。７―１から
７―８はそれぞれ入力が“101”，“37”，“７”，
“15”，“21”，“29”，“１”，16進数“FF”，とな
つ
た時、出力がＨレベルとなる判定回路である。８
―１から８―４は入力の立ち上り時、単発パルス
を発生するパルス回路である。１１はAND回
路、１２―１，１２―２はOR回路、１３はイン
バータである。６―２は文字数をカウントする文
字カウンタである。１４―１，１４―２，１４―
３はスイツチで制御端子を持つており、Ｈレベル
の制御入力で実線の接続Ｌレベルの制御入力で破
線の接続を行なう様なされている。１５もスイツ
チであるが、Ｈレベルの制御入力で接続される様
なされている。１６―１，１６―２は遅延回路で
あり、その遅延時間は１６―１の方が長くなる様
なされている。１７―１，１７―２は発振器であ
り、この信号は外部よりのピツチ信号Ｓ９として
使用される。句の抑揚はこの２種の信号を切り替
える事で行なわれる。

まず始めに電源を投入すると各回路はイニシア
ライズが行なわれる。カウンタ６―１，６―２は
共に“１”にセツトされる。フリツプフロツプ１
０の出力Ｓ１３はＬレベルとなる。又、乱数発生
回路４はある乱数初期値に設定される。この乱数
初期値は句選択信号Ｓ１２として句選択回路５―
１に加えられ、百首の句の内から１つの句のメモ
リ群を選択する。例えば、句選択信号Ｓ１２とし
て“１”が与えられると第１の句“アキノタノ
…”の句のメモリ群が選択される。今文字カウン
タ６―２は“１”にセツトされている為、文字選
択回路５―２により第１番目の文字“ア”が選択
されてデータとして出力される。各文字にはそれ
ぞれコードが割り当てられており、このコードが
文字コード信号Ｓ１４として出力される。さらに
その文字の音程を示すピツチ信号Ｓ１５も出力さ
れる。例えば“ア”の音は低い音程であると記憶
されているとし、“ア”の音には“00”というコ
ードが割り当てられ、高い音程はＨレベル、低い
音程はＬレベルで表わすものとすると、文字コー
ド信号Ｓ１４には“00”が出力され、ピツチ信号
Ｓ１５にはＬレベルの信号が出力される。文字コ
ード信号Ｓ１４は判定回路７―８に加えられる。
判定回路７―８は字余りの句の調整を行なう為の
もので詳細は後に述べる。上記の例では、文字コ
ード信号は“00”であり16進のFFのコードと異
なる為、判定回路７―８の出力はＬレベルであ
る。これによりインバータ１３を介してＨレベル
信号がスイツチ１５に加えられ、結果スイツチ１
５は閉じ、文字コード信号Ｓ１４はアドレスデコ
ーダ５―３に加えられる。これにより“ア”のコ
ード“00”に対して“ア”の音声合成情報が選択
され、データＳ５として音声合成回路１に加えら
れる。合成が可能な状態となるとレデイ信号Ｓ６
がＨレベルとなる。今文字カウンタ６―２の値は
“１”であるから判定回路７―７の出力のみＨレ
ベルとなつている。従つて、レデイ信号Ｓ６は遅
延回路１６―１により一定時間遅延された後、ス
イツチ１４―１を介してAND回路１１の１入力
として加えられる。この時にはフリツプフロツプ
１０はリセツト状態である為、その出力Ｓ１３は
Ｌレベルであり、よつてAND回路１１の出力も
Ｌレベルである。

次にキー９を押圧するとフリツプフロツプ１０
の出力Ｓ１３はＨレベルとなる。従つてAND回
路１１の２入力は共にＨレベルとなる為、その出
力もＨレベルとなる。従つてパルス回路８―２に
よりＨレベルの単発パルスが発生する。このパル
スはスタート信号Ｓ７として音声合成回路１に加
えられ、合成が開始される。この時音の高さはピ
ツチ信号Ｓ１５及びスイツチ１４―３により選ば
れた１７―１、又は１７―２の発振器の周波数で
発声される。

１文字の発声が終了するとストツプ信号Ｓ８が
Ｈレベルとなる。従つてOR回路１２―２の出力
もＨレベルとなる為、パルス回路８―３により単
発パルスが発生する。このパルスは文字カウンタ
６―２に加えられ、カウントアツプする。

以上の動作により、上記の例では“ア”“キ”
“ノ”“タ”“ノ”と次々と文字が発声されてゆ
く。一方、文字数が第７，第15，第21，第29文字
となつた時には和歌における５，７，５，７，７
という区切りをつける為、間隔を取らねばならな
い。上記の文字数においては判定回路７―３から
７―６のいずれかの出力がＨレベルとなる。この
為、OR回路１２―１の出力がＨレベルとなりス
イツチ１４―２により、遅延回路１６―２を通じ
たレデイー信号が選択される為に、次の文字の発
声までに一定時間の間隔を設けることができる。

以上の動作により１句分の文字列の発声が終了
すると、そのストツプ信号Ｓ８により文字カウン
タ６―２は“37”となり、判定回路７―２の出力
はハイレベルとなる。この信号によりカウンタ６
―２はリセツトされ、初期値“１”が設定され
る。又パルス回路８―４により単発パルスが発生
し、これを乱数発生回路４に加える事で次の乱数
が発生し、新たな句が選択される。又、この単発
パルスは句カウンタ６―１にも加えられカウント
アツプする。以上で次の句の発生は可能となる
が、カウンタ６―２の値が“１”である為、前述
した様に発声までには遅延回路１６―１による遅
延時間だけ間隔がとられる。

以上の動作で百句が次々と読上げられるが、百
句の読み上げが終了すると判定回路７―１、パル
ス回路８―１によりリセツト状態になる動作は前
述した通りである。

次に、字余りの句に対する処理を説明する。第
４図は各句の文字列の情報を示している。各文字
は前述した様に“ア”は“00”、“イ”は“01”等
のコードで表わされている。図中“FF”と表わ
されているコードは発声しない事を示すデータで
ある。第３図の回路に於いて、文字コード信号Ｓ
１４が“FF”のコードであつた場合、判定回路
７―８の出力はＨレベルとなり、インバータ１３
を介してＬレベルの制御信号がスイツチ１５に加
えられる為、アドレスデコーダ５―３にはデータ
は転送されない一方、OR回路１２―２の片側入
力がＨレベルとなるからその出力はＨレベルとな
り、前述した動作によりカウンタ６―２はカウン
トアツプされて、次の文字の発声動作に移る。こ
の様にしてコード“FF”は文字を発声する事な
く、次の文字へ移る為のデータである。字余りの
句は５，７，５，７，７の句の区切りにおいて各
１字づつ有り得るので、データ領域として６，
８，６，８，８の割り合いで確保してある。この
区切りは第４図中、ＡからＥで示してある。字余
りのない句は各区切りに１個所…FFのコードを
入れておく。例え第２の句“ハルスギテ…”がこ
れにあたる。第１の句はＣの部分、第３の句はＢ
の部分が字余りの為、FFのコードは不要となつ
ている。この字余りの調整は５，７，５，７，７
の各区切りに間隔をあける動作を外部回路によ
り、文字数で判定して行なつている為に必要とな
るものである。

第５図に句の読み上げに必要な文字を示す。こ
のように65音の音声合成情報を記憶しておくのみ
で句の合成は出来る。１文字は0.5秒程度の発声
時間となる。従つて65音分の記憶容量は前述した
ように131kbitで50秒が発声できることから、
｛（0.5×65）÷50｝×131kbitつまり約85kbit程度で
充分である。さらに、句の文字列を記憶する為の
容量は、文字コード及びその音程は8bitで表わせ
ば充分である為、100句分の文字列を記憶する為
の容量は、８×36×100bitつまり約29kbitとな
る。これらを考え合わせて120kbit程度でカルタ
発声装置は実現出来る。これは従来技術に比して
約33分の１の容量である。

このように本発明によれば、小規模の容量の記
憶装置でカルタ発声装置が実現できる。

【図面の簡単な説明】

第１図は音声合成回路の構成を示すブロツク
図、第２図は従来技術によるカルタ発声装置の構
成を示すブロツク図、第３図は本発明によるカル
タ発声装置の構成を示すブロツク図、第４図は各
句の文字列情報を示す図、第５図は使用する文字
の50音図である。 ３―１〜３―２……記憶回路、６―２……文字
カウンタ、５―２……文字選択回路、１２―１，
１２―２……OR回路、５―３……アドレスデコ
ーダ、１３……インバータ。

Claims (1)

【特許請求の範囲】
1. １ 50音の各文字毎の発声音声を各文字毎に音声
   合成情報として記憶する第１の記憶回路と、複数
   のカルタ札の各札の句を文字コード列の情報とし
   て記憶する第２の記憶回路と、前記第２の記憶回
   路に記憶された句を１句づつ選択する句選択回路
   と、所定の数の数値を順次カウントするカウンタ
   と、前記カウンタの出力が供給され選択された句
   の文字コードを句の最初から順次１文字づつ選択
   する文字選択回路と、前記文字選択回路で選択さ
   れた文字コードが供給され対応する文字の音声合
   成情報を前記第１の記憶回路から選択するアドレ
   スデコーダと、前記アドレスデコーダで選択され
   た音声合成情報が供給されこの情報に基ずいて音
   声を合成する音声合成回路と、前記カウンタの出
   力が供給され前記カウンタの出力が前記文字選択
   回路が選択する文字が句の最初から第７文字、第
   15文字、第21文字及び第29文字目を選択するカウ
   ント値の時に前記音声合成回路の発声を所定の時
   間遅延させる遅延回路と、前記文字選択回路で選
   択された文字コードが供給され前記文字コードが
   発声停止を表わす文字コードの時にその文字コー
   ドが前記アドレスデコーダ供給されるのを阻止す
   る判定回路とからなることを特徴とするカルタ発
   声装置。