JPS6133580Y2 - - Google Patents
Info
- Publication number
- JPS6133580Y2 JPS6133580Y2 JP5658578U JP5658578U JPS6133580Y2 JP S6133580 Y2 JPS6133580 Y2 JP S6133580Y2 JP 5658578 U JP5658578 U JP 5658578U JP 5658578 U JP5658578 U JP 5658578U JP S6133580 Y2 JPS6133580 Y2 JP S6133580Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- voltage
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】
本考案は、交流歪波の実効値をこれに対応した
直流信号に変換する実効値変換回路に関するもの
である。
直流信号に変換する実効値変換回路に関するもの
である。
本考案の実効値変換回路は、ダイオードによる
２乗折線回路および区開平均回路からなるもので
応答速度が速く、かつ高精度で実効値に変換する
ことのできる実効値変換回路を実現することを目
的としたものである。以下図面により本考案を説
明する。
２乗折線回路および区開平均回路からなるもので
応答速度が速く、かつ高精度で実効値に変換する
ことのできる実効値変換回路を実現することを目
的としたものである。以下図面により本考案を説
明する。
第１図は本考案に係る実効値変換回路の一実施
例を示す回路図である。図において、INは歪波
交流入力、O1，O2は入力INの実効値に対応した
直流信号Ｅが取出される端子、TFは変成器、Ｒ
は変成器TFの二次コイルに接続された抵抗、Ｄ
は全波整流回路、NCはダイオードを用いた２乗
折線回路、PAは区間平均回路、SPは同期パルス
発生回路である。
例を示す回路図である。図において、INは歪波
交流入力、O1，O2は入力INの実効値に対応した
直流信号Ｅが取出される端子、TFは変成器、Ｒ
は変成器TFの二次コイルに接続された抵抗、Ｄ
は全波整流回路、NCはダイオードを用いた２乗
折線回路、PAは区間平均回路、SPは同期パルス
発生回路である。
２乗折線回路NCにおいて、R1〜R7は抵抗素
子、D1〜D4はダイオードである。抵抗R1，R2，
R3およびダイオードD1は全波整流回路Ｄの出力
端子１，２間に直列に接続されている。なお、ダ
イオードD1はダイオードD2〜D4の温度補償のた
めに用いたものである。抵抗R4とR5の一端は全
波整流回路Ｄの出力端１に接続され、抵抗R6の
一端は抵抗R1とR2の接続点３に接続され、また
抵抗R7の一端は抵抗R2とR3の接続点４に接続さ
れている。抵抗R4の他端は直接出力端子O1に接
続され、また抵抗R5，R6，R7の他端はそれぞれ
ダイオードD2，D3，D4を介して出力端子O1に接
続されている。
子、D1〜D4はダイオードである。抵抗R1，R2，
R3およびダイオードD1は全波整流回路Ｄの出力
端子１，２間に直列に接続されている。なお、ダ
イオードD1はダイオードD2〜D4の温度補償のた
めに用いたものである。抵抗R4とR5の一端は全
波整流回路Ｄの出力端１に接続され、抵抗R6の
一端は抵抗R1とR2の接続点３に接続され、また
抵抗R7の一端は抵抗R2とR3の接続点４に接続さ
れている。抵抗R4の他端は直接出力端子O1に接
続され、また抵抗R5，R6，R7の他端はそれぞれ
ダイオードD2，D3，D4を介して出力端子O1に接
続されている。
区間平均回路PAにおいて、IGはコンデンサＣ
と演算増幅器U1よりなる積分器、ASはアナログ
スイツチ、C1はホールド用コンデンサ、BFは利
得＋１のバツフア増幅器、R8は帰還抵抗であ
る。積分器IGの入力端は全波整流回路Ｄの出力
端２に接続され、IGの出力端はアナログスイツ
チASを介してホールド用コンデンサC1に接続さ
れるとともにバツフア増幅器BFの非反転（＋）
入力端に接続され、BFの出力端は出力端子O1に
接続されるとともに反転（−）入力端子に接続さ
れ、また抵抗R8を介して積分器IGの入力端に帰
還接続されている。コンデンサC1の他端はコモ
ンに接続されるとともに出力端子C2に接続され
ている。
と演算増幅器U1よりなる積分器、ASはアナログ
スイツチ、C1はホールド用コンデンサ、BFは利
得＋１のバツフア増幅器、R8は帰還抵抗であ
る。積分器IGの入力端は全波整流回路Ｄの出力
端２に接続され、IGの出力端はアナログスイツ
チASを介してホールド用コンデンサC1に接続さ
れるとともにバツフア増幅器BFの非反転（＋）
入力端に接続され、BFの出力端は出力端子O1に
接続されるとともに反転（−）入力端子に接続さ
れ、また抵抗R8を介して積分器IGの入力端に帰
還接続されている。コンデンサC1の他端はコモ
ンに接続されるとともに出力端子C2に接続され
ている。
同期パルス発生回路SPにおいて、TF1は電源
トランス、R8は抵抗、DZはツエナーダイオード
で、この抵抗とツエナーダイオードによりクリツ
パ回路が構成されている。C2はコンデンサ、R9
は抵抗で、このコンデンサと抵抗により微分回路
が構成されている。D5は整流用ダイオードであ
る。クリツパと微分回路およびダイオードD5は
電源トランスTF1の２次巻線に従属的に接続さ
れ、ダイオードD5の出力端はアナログスイツチ
ASの制御端子５に接続されている。このように
構成した回路の動作を説明すると次の通りであ
る。
トランス、R8は抵抗、DZはツエナーダイオード
で、この抵抗とツエナーダイオードによりクリツ
パ回路が構成されている。C2はコンデンサ、R9
は抵抗で、このコンデンサと抵抗により微分回路
が構成されている。D5は整流用ダイオードであ
る。クリツパと微分回路およびダイオードD5は
電源トランスTF1の２次巻線に従属的に接続さ
れ、ダイオードD5の出力端はアナログスイツチ
ASの制御端子５に接続されている。このように
構成した回路の動作を説明すると次の通りであ
る。
被変換交流入力信号INは変成器TFを介して全
波整流回路Ｄに与えられて全波整流され、電圧ｅ
となり、そのｅの大きさがダイオードD1の順方
向電圧降下を越えるとこのダイオードは導通して
抵抗R1，R2，R3およびD1の直列回路を通つて端
子２に電流が流れ、またこれとともに抵抗R4を
介して出力端子O1に向つて電流ｉが流れる。こ
の電流ｉは区間平均回路PAを構成する積分器IG
に供給され、積分器IGはこの電流を積分する。
一方、電源トランスTF1を介して得た交流電圧
ACは抵抗R8とツエナーダイオードDZよりなるク
リツパで台形波に変換されたのち微分され、その
微分出力はダイオードD5で整流され、ホールド
用コンデンサC1のサンプリングパルスとしてア
ナログスイツチASの制御端子５に与えられる。
このサンプリングパルスは被変換の入力交流IN
の周波数と同期したもので、コンデンサC1はこ
のサンプリングパルスが与えられた時点での積分
器IGの出力を次のサンプリング信号が与えられ
るまでの区間ホールドする。コンデンサC1にホ
ールドされた直流電圧は電流ｉの１周期の平均値
に対応したもので、この電圧はバツフア増幅器
BFを介して電圧Ｅとなつて出力端子O1，O2より
取出されるとともに、抵抗R8を介して積分器IG
の入力端に負帰還される。このように区間平均回
路PAより電流ｉの平均値に応じた直流電圧Ｅが
得られるが、この電圧Ｅをパラメータとして２乗
折線回路NCの入力電圧ｅと出力電流ｉとの関係
を示すと第２図の直流１の如くなる。電圧ｅが増
加し、この電圧ｅがそのカソード側の電位がＥに
なつているダイオードD2の順方向電圧を越える
と、ダイオードD2が導通する。このため、抵抗
R5にも電流が流れ、電流ｉは増加する。積分器
IGは電流ｉと前回の区間において得た直流電圧
Ｅによつて抵抗R8を介して流れる電流との差を
積分する。そしてサンプリング信号が与えられる
とコンデンサC1はその時の積分器IGの出力を次
のサンプリングパルスが与えられるまでの区間ホ
ールドする。このホールド電圧は新たな直流電圧
Ｅとなつて出力端子O1，O2より取出される。こ
のようにダイオードD2が導通することによつて
得られる電圧Ｅをパラメータとするｅとｉとの関
係は第２図の直線２の如く示される。被変換入力
INに応じて電圧ｅが更に増加し、接続点３，４
の電圧降下がダイオードD3，D4の順方向電圧を
越えるとD3，D4は順次導通し、それに伴ない電
流ｉは増加する。このように、２乗折線回路NC
は入力電圧ｅの大きさに応じてダイオードD2，
D3，D4が順次導通になつて出力電流ｉを増加さ
せる梯子形変換回路を構成している。電流ｉの増
加に応じて前記の動作に順じ、区間平平均回路
PAの出力電圧Ｅはサンプリングパルスが与えら
れる区間毎に増加する。ダイオードD3が導通し
たときの電圧Ｅをパラメータとする電流ｉと電圧
ｅとの関係は第２図の直線３で表わされ、またダ
イオードD4が導通したときの電圧ｅと電流ｉと
の関係は第２図の直線４で表わされる。第２図の
直線１〜４を合成して得られる曲線E2は２乗曲
線であり ｉ＝k1e2 (1) で表わされる。また、電流ｉの周期をＴとする
と、電圧Ｅはｉの平均値であるから下式(2)が成立
する。
波整流回路Ｄに与えられて全波整流され、電圧ｅ
となり、そのｅの大きさがダイオードD1の順方
向電圧降下を越えるとこのダイオードは導通して
抵抗R1，R2，R3およびD1の直列回路を通つて端
子２に電流が流れ、またこれとともに抵抗R4を
介して出力端子O1に向つて電流ｉが流れる。こ
の電流ｉは区間平均回路PAを構成する積分器IG
に供給され、積分器IGはこの電流を積分する。
一方、電源トランスTF1を介して得た交流電圧
ACは抵抗R8とツエナーダイオードDZよりなるク
リツパで台形波に変換されたのち微分され、その
微分出力はダイオードD5で整流され、ホールド
用コンデンサC1のサンプリングパルスとしてア
ナログスイツチASの制御端子５に与えられる。
このサンプリングパルスは被変換の入力交流IN
の周波数と同期したもので、コンデンサC1はこ
のサンプリングパルスが与えられた時点での積分
器IGの出力を次のサンプリング信号が与えられ
るまでの区間ホールドする。コンデンサC1にホ
ールドされた直流電圧は電流ｉの１周期の平均値
に対応したもので、この電圧はバツフア増幅器
BFを介して電圧Ｅとなつて出力端子O1，O2より
取出されるとともに、抵抗R8を介して積分器IG
の入力端に負帰還される。このように区間平均回
路PAより電流ｉの平均値に応じた直流電圧Ｅが
得られるが、この電圧Ｅをパラメータとして２乗
折線回路NCの入力電圧ｅと出力電流ｉとの関係
を示すと第２図の直流１の如くなる。電圧ｅが増
加し、この電圧ｅがそのカソード側の電位がＥに
なつているダイオードD2の順方向電圧を越える
と、ダイオードD2が導通する。このため、抵抗
R5にも電流が流れ、電流ｉは増加する。積分器
IGは電流ｉと前回の区間において得た直流電圧
Ｅによつて抵抗R8を介して流れる電流との差を
積分する。そしてサンプリング信号が与えられる
とコンデンサC1はその時の積分器IGの出力を次
のサンプリングパルスが与えられるまでの区間ホ
ールドする。このホールド電圧は新たな直流電圧
Ｅとなつて出力端子O1，O2より取出される。こ
のようにダイオードD2が導通することによつて
得られる電圧Ｅをパラメータとするｅとｉとの関
係は第２図の直線２の如く示される。被変換入力
INに応じて電圧ｅが更に増加し、接続点３，４
の電圧降下がダイオードD3，D4の順方向電圧を
越えるとD3，D4は順次導通し、それに伴ない電
流ｉは増加する。このように、２乗折線回路NC
は入力電圧ｅの大きさに応じてダイオードD2，
D3，D4が順次導通になつて出力電流ｉを増加さ
せる梯子形変換回路を構成している。電流ｉの増
加に応じて前記の動作に順じ、区間平平均回路
PAの出力電圧Ｅはサンプリングパルスが与えら
れる区間毎に増加する。ダイオードD3が導通し
たときの電圧Ｅをパラメータとする電流ｉと電圧
ｅとの関係は第２図の直線３で表わされ、またダ
イオードD4が導通したときの電圧ｅと電流ｉと
の関係は第２図の直線４で表わされる。第２図の
直線１〜４を合成して得られる曲線E2は２乗曲
線であり ｉ＝k1e2 (1) で表わされる。また、電流ｉの周期をＴとする
と、電圧Ｅはｉの平均値であるから下式(2)が成立
する。
k2１／Ｔ∫Ｔ ０ｉ dt＝Ｅ (2)
前記の動作説明から明らかなように、２乗折線回
路NCの折点電圧Ｅによつて決定される。すなわ
ち、Ｅの大きさによつて第２図に示す２乗曲線の
折点間隔が変化し、ＥをパラメータとするとＥの
大きさによつてE2の２乗曲線とは相似の２乗曲
線E1，E2が得られる。この場合、Ｅの値がE2か
らE3へ大きくなつたとすると、瞬時電圧e1に対し
てE2のときの電流をi1とし、E2よりE3に２乗曲線
が変化したときの電流i2は曲線E2とE3が相似であ
り、 １／Ｔ∫i2dt＝１／Ｔ Ｅ２／Ｅ３・∫i1dt が成立することにより、i1とi2はi2＝Ｅ２／Ｅ３i1の関
係と なる。すなわち、瞬時電圧ｅに対する電流ｉはパ
ラメータＥに対して反比例関係にあり、(1)式の係
数k1は下式(3)に示す如くｋを定数とする電圧Ｅの
反比例関係にあることになる。
路NCの折点電圧Ｅによつて決定される。すなわ
ち、Ｅの大きさによつて第２図に示す２乗曲線の
折点間隔が変化し、ＥをパラメータとするとＥの
大きさによつてE2の２乗曲線とは相似の２乗曲
線E1，E2が得られる。この場合、Ｅの値がE2か
らE3へ大きくなつたとすると、瞬時電圧e1に対し
てE2のときの電流をi1とし、E2よりE3に２乗曲線
が変化したときの電流i2は曲線E2とE3が相似であ
り、 １／Ｔ∫i2dt＝１／Ｔ Ｅ２／Ｅ３・∫i1dt が成立することにより、i1とi2はi2＝Ｅ２／Ｅ３i1の関
係と なる。すなわち、瞬時電圧ｅに対する電流ｉはパ
ラメータＥに対して反比例関係にあり、(1)式の係
数k1は下式(3)に示す如くｋを定数とする電圧Ｅの
反比例関係にあることになる。
k1∞ｋ／Ｅ (3)
(1)，(2)，(3)式より
となる。第(4)式より明らかなように電圧Ｅは入力
電圧ｅ、すなわち被変換交流入力INの実効値に
対応する。この電圧Ｅは変換された直流電圧とし
て出力端子O1，O2より取出される。
電圧ｅ、すなわち被変換交流入力INの実効値に
対応する。この電圧Ｅは変換された直流電圧とし
て出力端子O1，O2より取出される。
抵抗とダイオードよりなる梯子形変換回路で構
成された２乗折線回路を使用し、この２乗折線回
路の出力電流を積分コンデンサＣに加えるように
した第４図に示す回路は本願出願人によつて既に
提案されている。この種の実効値変換回路におい
てはコンデンサＣの端子間にリツプルに影響され
ない直流電圧Ｅが得られないと入力交流を正確に
実効値に変換することができない。第４図の回路
においてリツプルのない直流電圧Ｅを得るために
はコンデンサＣの容量を大きくしなければならな
いが、そうすると応答速度が遅くなる。
成された２乗折線回路を使用し、この２乗折線回
路の出力電流を積分コンデンサＣに加えるように
した第４図に示す回路は本願出願人によつて既に
提案されている。この種の実効値変換回路におい
てはコンデンサＣの端子間にリツプルに影響され
ない直流電圧Ｅが得られないと入力交流を正確に
実効値に変換することができない。第４図の回路
においてリツプルのない直流電圧Ｅを得るために
はコンデンサＣの容量を大きくしなければならな
いが、そうすると応答速度が遅くなる。
これに対して本考案の回路においては、２乗折
線回路NCの出力電流が与えられる積分器とその
出力に従属的に接続される積分器の出力をサンプ
リングするサンプリングホールド回路の出力を積
分器に帰還するようにし、各区間毎に２乗折線回
路NCの出力電流の平均値に対応した直流電圧Ｅ
を得るようにした区間平均回路を用いて構成した
ので、高精度でかつ応答速度の速い実効値変換回
路を実現することができる。
線回路NCの出力電流が与えられる積分器とその
出力に従属的に接続される積分器の出力をサンプ
リングするサンプリングホールド回路の出力を積
分器に帰還するようにし、各区間毎に２乗折線回
路NCの出力電流の平均値に対応した直流電圧Ｅ
を得るようにした区間平均回路を用いて構成した
ので、高精度でかつ応答速度の速い実効値変換回
路を実現することができる。
第３図は本考案の実効値変換回路の他の実施例
の回路図である。第１図の回路においては同期パ
ルス発生回路SPの電源を信号源INとは別の交流
電源ACより得るようにしたが、第４図の回路に
おいては信号源より同期パルス発生回路SPの電
源を得るようにしたものである。このような構成
の第３図の回路においては被変換入力と同期パル
ス発生回路の電源周波数とは一致しているので、
商用電源は勿論のこと、40〜400Hzでも使用する
ことができる利点がある。このような構成の第３
図の回路においても第１図で説明した如く応答速
度が速く、かつ高精度で被変換交流入力INの実
効値をこれに対応した直流電圧に変換することが
できる。
の回路図である。第１図の回路においては同期パ
ルス発生回路SPの電源を信号源INとは別の交流
電源ACより得るようにしたが、第４図の回路に
おいては信号源より同期パルス発生回路SPの電
源を得るようにしたものである。このような構成
の第３図の回路においては被変換入力と同期パル
ス発生回路の電源周波数とは一致しているので、
商用電源は勿論のこと、40〜400Hzでも使用する
ことができる利点がある。このような構成の第３
図の回路においても第１図で説明した如く応答速
度が速く、かつ高精度で被変換交流入力INの実
効値をこれに対応した直流電圧に変換することが
できる。
第１図および第３図は本考案に係る実効値変換
回路の一実施例を示す回路図、第２図は第１図回
路の動作を説明するための図、第４図は従来の実
効値変換回路の一例の回路図である。 Ｄ……全波整流回路、NC……２乗折線回路、
AF……アクテイブフイルタ、F1，F2……フイル
タ、BF……バツフア増幅器。
回路の一実施例を示す回路図、第２図は第１図回
路の動作を説明するための図、第４図は従来の実
効値変換回路の一例の回路図である。 Ｄ……全波整流回路、NC……２乗折線回路、
AF……アクテイブフイルタ、F1，F2……フイル
タ、BF……バツフア増幅器。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 被変換の入力交流信号を全波整流する全波整
流回路、この全波整流回路の出力端子間に接続
され抵抗とダイオードよりなる梯子形変換回路
で構成された２乗折線回路、２乗折線回路の出
力電流が与えられる積分器とこの積分器の出力
に従属的に接続され積分器の出力をサンプリン
グホールドするサンプリングホールド回路より
なりこのサンプリングホールド回路の出力を前
記積分器の入力側に負帰還するようにした区間
平均回路を具備し、この区間平均回路の出力電
圧を被変換入力交流信号の実効値に対応した直
流信号として取出すとともに折点決定用電圧と
して２乗折線回路の出力端に帰還するようにし
た実効値変換回路。 (2) サンプリングホールド回路のサンプリング信
号を被変換入力交流信号の信号源とは別の電源
より得るようにした実用新案登録請求の範囲第
(1)項記載の実効値変換回路。 (3) サンプリングホールド回路のサンプリング信
号を被変換入力交流信号の信号源より得るよう
にした実用新案登録請求の範囲第(1)項記載の実
効値変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5658578U JPS6133580Y2 (ja) | 1978-04-27 | 1978-04-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5658578U JPS6133580Y2 (ja) | 1978-04-27 | 1978-04-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54158668U JPS54158668U (ja) | 1979-11-06 |
| JPS6133580Y2 true JPS6133580Y2 (ja) | 1986-10-01 |
Family
ID=28953624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5658578U Expired JPS6133580Y2 (ja) | 1978-04-27 | 1978-04-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6133580Y2 (ja) |
-
1978
- 1978-04-27 JP JP5658578U patent/JPS6133580Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54158668U (ja) | 1979-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6017170B2 (ja) | チヨツパ増幅器の復調回路 | |
| CN111141949B (zh) | 一种用于输出功率控制的交流电压采样电路及其设计方法 | |
| JPS57193819A (en) | Switching regulator | |
| JPS6137863B2 (ja) | ||
| JPS6133580Y2 (ja) | ||
| JPH0677035B2 (ja) | Ａｃ−ｄｃ変換回路 | |
| JPS6213017Y2 (ja) | ||
| GB1513970A (en) | Method and circuit for measuring an alternating voltage | |
| CN116520013B (zh) | 一种电压隔离采样电路及其实现方法 | |
| JPH0424752Y2 (ja) | ||
| JPS6013243Y2 (ja) | 静止形反限時継電器 | |
| JPS5812539Y2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH0120648Y2 (ja) | ||
| SU1527693A1 (ru) | Преобразователь напр жение-ток | |
| JP2826361B2 (ja) | コンバータの制御方法 | |
| JPH019270Y2 (ja) | ||
| JPH0122398Y2 (ja) | ||
| JPH0246111Y2 (ja) | ||
| SU1580402A1 (ru) | Пассивный интегратор | |
| JPH0635661Y2 (ja) | スイッチングレギュレータ | |
| JPS6143296Y2 (ja) | ||
| SU1527672A1 (ru) | Трансформатор посто нного тока | |
| JPH047668Y2 (ja) | ||
| JPH0695809B2 (ja) | リツプルフイルタ回路 | |
| JPS63172962U (ja) |