JPS6133197B2 - - Google Patents

Info

Publication number
JPS6133197B2
JPS6133197B2 JP52107422A JP10742277A JPS6133197B2 JP S6133197 B2 JPS6133197 B2 JP S6133197B2 JP 52107422 A JP52107422 A JP 52107422A JP 10742277 A JP10742277 A JP 10742277A JP S6133197 B2 JPS6133197 B2 JP S6133197B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
current
read
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52107422A
Other languages
Japanese (ja)
Other versions
JPS5440029A (en
Inventor
Masahiro Ise
Kenzo Inazaki
Chuji Suzuki
Katsuyuki Machino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10742277A priority Critical patent/JPS5440029A/en
Publication of JPS5440029A publication Critical patent/JPS5440029A/en
Publication of JPS6133197B2 publication Critical patent/JPS6133197B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

【発明の詳細な説明】 <梗概> 本発明は印加電圧と発光輝度の関係においてヒ
ステリシスメモリー特性をもつ三層構造薄膜EL
表示装置のメモリー読出装置に関し、特に1系統
のスイツチを備えるだけで読出し、書込み、消去
が行える回路を提供し回路を簡単化するものであ
る。
[Detailed Description of the Invention] <Summary> The present invention provides a three-layer thin film EL having hysteresis memory characteristics in the relationship between applied voltage and luminance.
Regarding a memory reading device for a display device, the present invention provides a circuit that can perform reading, writing, and erasing with only one system of switches, thereby simplifying the circuit.

<先行技術の説明> 三層構造薄膜EL表示装置はガラス基板の上に
透明電極を縞状に配置し、この上に例えば
Y2O3、Si3N4、TiO2、Al2O3等の誘電物質を更に
この上に例えばMnをドープしたZnS(黄燈発
光)等の蛍光層を、その上に更にY2O3、Si3N4
TiO2、Al2O3等の誘電物質を蒸着法、スパツタ法
等の薄膜技術により500〜10000Åの厚さに被着し
て2重絶縁型3層構造にして、その上に上記透明
電極と直交する方向に縞状電極を配置しマトリツ
クス形電極を構成する。かかる構造の3層構造薄
膜EL表示装置において、第1の電極群のうちの
一つと第2の電極群のうちの一つを選び適当な交
流電圧を印加すると、この両電極が交差して挾ま
れた微少面積部分が発光する。これが画面の一絵
素に相当する。これの組合せによつて文字、記号
模様等を表示する。
<Description of prior art> A three-layer structure thin film EL display device has transparent electrodes arranged in stripes on a glass substrate, and on this, for example,
A dielectric material such as Y 2 O 3 , Si 3 N 4 , TiO 2 , Al 2 O 3 , etc. is further layered on top of the dielectric material, for example, a fluorescent layer such as Mn-doped ZnS (yellow light emitting) is further added on top of the dielectric material such as Y 2 O 3 , Si 3 N 4 , TiO 2 , Al 2 O 3 , etc. 3 , Si3N4 ,
A dielectric material such as TiO 2 or Al 2 O 3 is deposited to a thickness of 500 to 10,000 Å using thin film techniques such as evaporation or sputtering to form a double-insulated three-layer structure, and the above-mentioned transparent electrode is placed on top of this. Striped electrodes are arranged in orthogonal directions to form a matrix electrode. In a three-layer thin film EL display device having such a structure, when one of the first electrode group and one of the second electrode group is selected and an appropriate AC voltage is applied, the two electrodes intersect and are sandwiched. The small area covered by the light emits light. This corresponds to one picture element on the screen. By combining these, characters, symbol patterns, etc. are displayed.

このような構造のELは輝度や寿命、安定性の
点で従来の分散型EL素子に比して優れた特性を
有しているが、このELは新たに印加電圧と発光
輝度の間にヒステリシス特性を示す。これを説明
すると、最濁初電圧振幅V1のパルスを加すると
輝度は輝度B1のレベルにある。ここで維持電圧
V1は発光閾値電圧VthとするとV1<Vthである。
維持電圧V1の連続印加では輝度B1は維持され
る。次に書込み電圧V2を印加すると、輝度はB3
まで一挙に上昇し、以後一定時間内に電圧が維持
電圧V1に再び戻しても輝度は先の輝度B1より大
きい輝度B2に落着く。維持電圧V1の連続印加で
は輝度B2は維持される。この状態のとき、次に
消去電圧V3を印加すると、輝度レベルは急激に
減少し、再び維持電圧V1まで戻すと、輝度B1
落着く。この履歴現象は書込み電圧の振幅やパル
ス幅(図示せず)、パルス周波数に応じて任意の
小ループをとりうる。即ち中間調の表示も可能で
ある。このように一度書込み電圧、又は消去電圧
を与えると、各絵素の維持パルスによつてそれぞ
れ与えられた階調を失わずに発光し続けるのが、
このEL表示装置の他の表示装置に無い大きな特
徴である。上記の各電圧は組成や膜厚の物理条件
や製造条件、印加波形により大分異なるが、因み
にある試作例ではVth=200V、V1=210V、V2
210〜280V、V3=190Vである。
ELs with this type of structure have superior characteristics compared to conventional distributed EL elements in terms of brightness, lifespan, and stability, but this EL has a new feature called hysteresis between the applied voltage and luminance. Show characteristics. To explain this, when a pulse with the darkest initial voltage amplitude V 1 is applied, the brightness is at the level of brightness B 1 . Here the maintenance voltage
When V 1 is the emission threshold voltage Vth, V 1 <Vth.
The brightness B 1 is maintained by continuous application of the maintenance voltage V 1 . Then when the write voltage V 2 is applied, the brightness is B 3
After that, even if the voltage returns to the maintenance voltage V1 within a certain period of time, the brightness will settle down to a brightness B2 which is higher than the previous brightness B1 . The brightness B 2 is maintained by continuous application of the maintenance voltage V 1 . In this state, when the erase voltage V 3 is applied next, the brightness level decreases rapidly, and when it is returned to the sustain voltage V 1 again, the brightness level settles to B 1 . This hysteresis phenomenon can take any small loop depending on the amplitude, pulse width (not shown), and pulse frequency of the write voltage. That is, it is also possible to display halftones. In this way, once a write voltage or erase voltage is applied, each pixel continues to emit light without losing the gradation given by the sustain pulse.
This is a major feature of this EL display device that other display devices do not have. The above voltages vary greatly depending on the physical conditions of composition and film thickness, manufacturing conditions, and applied waveform, but in a prototype example, Vth = 200V, V 1 = 210V, V 2 =
210-280V, V3 = 190V.

この三層構造薄膜EL表示装置は上記のように
印加電圧、パルス幅、パルス周波数によつて書込
み、消去、メモリーが行える外に、メモリー状態
を電気的に読出すことができる。
This three-layer thin film EL display device can not only perform writing, erasing, and memory using the applied voltage, pulse width, and pulse frequency as described above, but also can read out the memory state electrically.

薄膜EL素子は二重の絶縁層で蛍光層を挾むの
で、容量性素子と考えることができ、維持電圧印
加の際には変位電流が流れるが、この素子が発光
状態をメモリしているときには、維持電圧の印加
により変位電流に更に発光輝度の大きさに応じた
電流が重畳して流れる。この電流を分極電流と呼
ぶ。実際には消去状態時に於でも多少のバツクグ
ランドの浮上りがあるので、それに対応してわず
かの分極電流が流れる。例えば第1図aに示すよ
うな維持電圧パルスがEL素子に印加されたと
き、該素子を流れる電流は消去状態のときは、第
1図bに実線11で示すように変位電流の波形を
示すが、発光状態のときは破線12で示すように
これに分極電流を重畳した波形を示す。
Thin-film EL devices sandwich the fluorescent layer between double insulating layers, so they can be thought of as capacitive devices, and a displacement current flows when a sustaining voltage is applied, but when the device is memorizing the light-emitting state, By applying the sustaining voltage, a current corresponding to the magnitude of the luminance of the emitted light flows superimposed on the displacement current. This current is called a polarization current. Actually, even in the erased state, there is a slight rise in the background, and a correspondingly small amount of polarization current flows. For example, when a sustaining voltage pulse as shown in FIG. 1a is applied to an EL element, the current flowing through the element exhibits a displacement current waveform as shown by the solid line 11 in FIG. 1b in the erased state. However, in the light emitting state, as shown by a broken line 12, a waveform obtained by superimposing a polarization current is shown.

分極電流を判別するために、本件発明者等は特
願昭49−101718号「発光素子のメモリー内容検出
方法」(特開昭51−28446号公報参照)によつて
EL素子に流れる電流がある特定の時点(例えば
分極電流がある場合、そのピークを与える時点)
で、変位電流にノイズマージンを加えたある所定
レベルを越えるか否かで発光状態か消去状態かを
検出する方法及び回路を提案した。
In order to determine the polarization current, the inventors of the present invention used Japanese Patent Application No. 101718/1983 entitled "Method for Detecting Memory Contents of Light Emitting Elements" (see Japanese Patent Application Laid-open No. 28446/1983).
A specific point in time when the current flowing through the EL element is present (for example, if there is a polarization current, the point at which it reaches its peak)
proposed a method and a circuit for detecting whether a light emitting state or an erasing state is present based on whether or not the displacement current exceeds a certain predetermined level including a noise margin.

しかし、この方法は特定レベルで変位電流と分
極電流を分離するものであるから、上記特定レベ
ルの設定には慎重な配慮が必要であるばかりでな
く、変位電流の大きさが分極電流の大きさに比べ
て大きくなると、それにつれてS/Nが悪くな
る。
However, since this method separates the displacement current and polarization current at a specific level, careful consideration is not only required in setting the specific level, but also because the magnitude of the displacement current is similar to the magnitude of the polarization current. As the value increases compared to , the S/N deteriorates accordingly.

また上記変位電流に相似な電流をコンデンサ、
抵抗等のアナログ素子を用いて消去時等価回路を
構成したり、消去時の波形そのものをROM等に
メモリーすることにより消去電流を除くことが考
えられる。しかし、この方法もEL素子が単体で
ある場合には消去時波形は一つであり、上記考え
を適用し得るが、マトリツクス素子では次のよう
な問題がある。
In addition, a current similar to the above displacement current is connected to a capacitor,
It is conceivable to eliminate the erase current by configuring an erase equivalent circuit using analog elements such as resistors, or by storing the erase waveform itself in a ROM or the like. However, in this method, when the EL element is a single unit, there is only one waveform at the time of erasing, and the above idea can be applied, but in the case of a matrix element, there is the following problem.

マトリツクス駆動の場合、駆動方法によつて
はマトリツクス数が多くなるに従い廻りこみ等
の原因のため、変位電流が大幅に増大する。こ
のためS/Nよく分極電流を検出するのは困難
である。
In the case of matrix driving, depending on the driving method, as the number of matrices increases, the displacement current increases significantly due to causes such as rotation. Therefore, it is difficult to detect polarized current with good S/N ratio.

薄膜EL表子の発光を効率よく外部へ導出す
るため、少くとも表示側の電極は透明電極で構
成されるが、この電極の抵抗がマトリツクス表
示のように表示密度を高くする必要がある場合
には電極線幅が狭く高抵抗となり、リード線引
出部近くとリード線引出部から離れた表示電極
先端部とでは抵抗値に大きな差が現われ、実効
印加電圧が大きく変化する。従つて外部から同
一パルスを加えても読出し位置に応じて電流波
形が大きく変化し、それに応じた数だけの消去
時等値回路を備え、また消去時波形を用意して
おくことは装置を複雑で大型にし、経済的でな
い。
In order to efficiently guide the light emitted from the thin film EL surface to the outside, at least the electrode on the display side is made of a transparent electrode, but the resistance of this electrode is The electrode line width is narrow and the resistance is high, and there is a large difference in resistance value between the vicinity of the lead wire extraction part and the display electrode tip part far from the lead wire extraction part, and the effective applied voltage changes greatly. Therefore, even if the same pulse is applied from the outside, the current waveform changes greatly depending on the readout position, and it becomes complicated to have a corresponding number of equal value circuits for erasing, and to prepare waveforms for erasing. This makes it large and uneconomical.

以上の点に鑑みて、本件発明者等は昭和52年7
月27日に「マトリツクス型薄膜EL表示装置の駆
動装置」を出願した。これは表示装置の一部分に
参照電極を用意しておき、この参照電極に流れる
電流を上記した消去時電流として用い、これによ
つて変位電流を相殺して分極電流のみを取出そう
とするものである。
In view of the above points, the inventors of this case
On April 27th, we filed an application for ``driving device for matrix-type thin film EL display device''. In this method, a reference electrode is prepared in a part of the display device, and the current flowing through this reference electrode is used as the above-mentioned erasing current, thereby canceling out the displacement current and extracting only the polarization current. be.

また廻り込みを除去するために、フローテイン
グ状態に放置していた非選択点の電極のレベルを
全て固定するものである。即ち接地するのであ
る。
In addition, in order to eliminate wraparound, the levels of all the electrodes at non-selected points that were left floating are fixed. In other words, it is grounded.

以下に前記出願の回路を第2図とともに説明す
る。この回路は大きく6つのブロツクからなり、
第1ブロツクは3相共振維持駆動回路10であり
2つの維持電圧源E1と−E2を用意し、3つのス
イツチSW1,SW2,SW3が順次動作してEL表示
装置50に3つの電圧、即ちE1,O,−E2を供給
する。トランスTはEL表示装置50の容量成分
とともに直列共振回路を構成し、効率の高い電圧
供給をする。
The circuit of the above application will be explained below with reference to FIG. This circuit consists of six major blocks,
The first block is a three-phase resonance sustain drive circuit 10, which has two sustain voltage sources E 1 and -E 2 and three switches SW 1 , SW 2 , and SW 3 that operate in sequence to supply three-phase resonance to the EL display device 50 . voltages E 1 , O, −E 2 . The transformer T forms a series resonant circuit together with the capacitive component of the EL display device 50, and supplies voltage with high efficiency.

第2ブロツクは書込み及び読出しスイツチ回路
20で、書込位相において書込みたいラインYに
書込電圧Vwを電源EwよりスイツチWsk(k=
1〜m)を介して印加する回路である。また読出
しをしたい場合に読出位相時に読出しをするライ
ンYに読出駆動回路ErよりスイツチRSを介して
読出し電圧Vrを印加するスイツチ回路である。
読出駆動回路Erは維持電圧Vsに等しい電圧を加
えるための回路である。
The second block is a write/read switch circuit 20, which switches the write voltage Vw from the power source Ew to the line Y to be written in the write phase by switching Wsk (k=
1 to m). Further, when reading is desired, the switch circuit applies a read voltage Vr from the read drive circuit Er to the line Y to be read during the read phase via the switch RS.
The read drive circuit Er is a circuit for applying a voltage equal to the sustain voltage Vs.

第3ブロツクはEL表示素子の水平走査電極を
構成する透明電極に設けたスイツチ群30であ
る。このスイツチ群30は維持駆動のとき全て短
絡され、書込み及び消去駆動のとき希望するXラ
インのみオンされ、その他はオフにされる。読出
駆動のときは逆に希望するXラインのみオフにさ
れ、その他はオンにされてアースされる。
The third block is a switch group 30 provided on a transparent electrode constituting the horizontal scanning electrode of the EL display element. This switch group 30 is all short-circuited during sustain driving, and only the desired X line is turned on during write and erase driving, and the others are turned off. Conversely, during read drive, only the desired X line is turned off, and the others are turned on and grounded.

第4ブロツクは書込み及び読出し分離と、維持
振幅保持回路40である。書込みラインと非書込
みラインを分離するためと同時に共振駆動振幅保
持のためのダイオード回路である。
The fourth block is write and read separation and sustain amplitude holding circuit 40. This is a diode circuit for separating the write line and non-write line and at the same time for maintaining resonance drive amplitude.

第5ブロツクはマトリツクス型3層構造EL表
示装置であり、この図では電極のみを示す。透明
電極側のパネルの一番端の電極を参照電極rとし
て用意している。
The fifth block is a matrix type three-layer EL display device, and only the electrodes are shown in this figure. The electrode at the far end of the panel on the transparent electrode side is prepared as a reference electrode r.

第6ブロツクは水平走査電極の中から読出絵素
点を選択するスイツチ群60で、読出したい絵素
点を含む電極のスイツチをオンにし、その他をオ
フにする。
The sixth block is a switch group 60 for selecting a pixel point to be read out from among the horizontal scanning electrodes, turning on the switch of the electrode including the pixel point to be read out, and turning off the others.

第7ブロツクは読出回路70で、水平走査電極
1〜nに共通に接続した抵抗R1と参照電極rに
接続した抵抗R2に現われる電圧を同相信号除去
アンプ71で相殺して分極電流のみを取出して出
力する。
The seventh block is a readout circuit 70, which cancels out the voltages appearing across the resistor R1 commonly connected to the horizontal scanning electrodes 1 to n and the resistor R2 connected to the reference electrode r using a common-mode signal removal amplifier 71, and generates only a polarization current. Extract and output.

発明者等が試作した6吋ELパネルの仕様は次
の通りである。
The specifications of the 6-inch EL panel prototyped by the inventors are as follows.

線ピツチ:2本/mm Xライン(透明電極)240本 Yライン(AI電極)180本 表示文字:5×7ドツト構成、64種類のローマ
字、アラビア数字、記号の表示及び始点、終点
を指定し、間を直線補間したベクトル方式のグ
ラフ表示 さて、第2図に於て、第1タイミングφで第
1維持スイツチSW1が閉成されると、第3保持電
位VHと第1電源電位E1との差が容量性素子(本
図においてELパネル全体を近似的に一定容量の
容量素子Ctと考える。)に印加され、第1保電位
は VS1=E1+η(B1−VH) ……………(1) で保持される。同様に第2タイミングφで第2
維持スイツチSW2が閉成されると、第2保持電位
は −VS2=−E2−η(V1−E2) ……………(2) になり、その後第3タイミングφで第3維持ス
イツチSW3が閉成されると、第3保持電位は VH=ηV2 ……………(3) になる。このようにして3相維持駆動が実現され
る。
Line pitch: 2 lines/mm X lines (transparent electrodes) 240 lines Y lines (AI electrodes) 180 lines Display characters: 5 x 7 dots, 64 types of Roman letters, Arabic numerals, and symbols can be displayed and the start and end points can be specified. , vector type graph display with linear interpolation between E 1 is applied to the capacitive element (in this figure, the entire EL panel is approximately considered as a capacitive element Ct with constant capacitance), and the first holding potential is VS 1 = E 1 + η (B 1 − V H ) ……………(1) holds. Similarly, at the second timing φ2 , the second
When the holding switch SW 2 is closed, the second holding potential becomes −VS 2 = −E 2 −η(V 1 −E 2 ) ……………(2), and then at the third timing φ 3 . When the third holding switch SW 3 is closed, the third holding potential becomes V H =ηV 2 (3). In this way, three-phase sustaining drive is realized.

3相維持駆動は、中間保持電位(この実施例で
は第3保持電位VH)で書込みを行なうことによ
つてスイツチDS1〜nの耐圧要求を軽減すること
ができる。
The three-phase sustain drive can reduce the withstand voltage requirements of the switches DS 1 to n by performing writing at an intermediate hold potential (in this embodiment, the third hold potential V H ).

書込みは、中間保持電位(VH期間)中に、書
み絵素M(i、j)のX、Y側を夫々書込み及び
読出スイツチ回路20及びスイツチ回路30で選
択して書込み電圧Vwを加して行う。
Writing is performed by selecting the X and Y sides of the write picture element M (i, j) using the write and read switch circuit 20 and the switch circuit 30, respectively, and applying the write voltage Vw during the intermediate holding potential ( V H period). and do it.

消去も書込みと同じ要領で行われるが、但し消
去電圧(図示せず)Veが選択された絵素に供給
される。
Erasing is performed in the same manner as writing, except that an erase voltage (not shown) Ve is applied to the selected picture element.

次に読出し駆動について説明する。 Next, read driving will be explained.

読出駆動時には読出し選択点M(i、j)に相
当する側スイツチWSiが選択されて閉成され、X
側スイツチ群30ではスイツチDSjがオフにさ
れ、その他はオンにされ、スイツチ群60ではス
イツチRSjがオンにされその他はオフにされる。
このスイツチ状態を第2図に示す。しかして選択
点Mに読出しパルス電圧Vrが印加される。そし
て水平走査電極のその他の電極はスイツチ群30
でアースされる。読出しパルス電圧Vrによるパ
ルス電流が抵抗R1に現われてアンプ71の+端
子に供給される。同時に参照電極rの参照点P
(i、j)の参照電流が抵抗R2に現われる。参照
ラインrは書込まれることがないので、常に消去
電流、つまり変位電流のみを出力する。これがア
ンプ71の一端子に供給される。しかしてアンプ
71では読出し絵素点の変位電流のみが抵抗R2
に現われる電流によつて相殺されて、即ち差の電
圧が導出されて、読出し絵素点が書込み状態のと
きは分極電流だけ出力する。読出し絵素点が消去
状態のときは全て相殺されてしまうので出力は0
となる。
During read driving, the side switch WSi corresponding to the read selection point M(i, j) is selected and closed, and
In the side switch group 30, the switch DSj is turned off and the others are turned on, and in the switch group 60, the switch RSj is turned on and the others are turned off.
This switch state is shown in FIG. Thus, the read pulse voltage Vr is applied to the selection point M. The other electrodes of the horizontal scanning electrodes are switch group 30.
is grounded. A pulse current generated by the read pulse voltage Vr appears in the resistor R 1 and is supplied to the + terminal of the amplifier 71. At the same time, the reference point P of the reference electrode r
A reference current of (i, j) appears at resistor R 2 . Since the reference line r is never written to, it always outputs only an erase current, that is, a displacement current. This is supplied to one terminal of the amplifier 71. However, in the amplifier 71, only the displacement current at the readout pixel point is connected to the resistance R 2
When the read pixel point is in the write state, only the polarization current is output. When the readout pixel points are in the erased state, they are all canceled out, so the output is 0.
becomes.

そして読出し選択点M以外の水平走査電極はス
イツチ群30によつてアースされているので、零
電位に固定されており、廻りこみ容量を生ぜず、
容易に読出しすることができる。
Since the horizontal scanning electrodes other than the readout selection point M are grounded by the switch group 30, they are fixed at zero potential and do not generate any wrap-around capacitance.
It can be read easily.

なお第2図の実施例では参照電極は1本だけ用
意されているが、薄膜EL表示装置において、水
平走査電極の引出電極は電極密度のため上側と下
側に交互に導出されているので、引出電極の方向
に合わせ得るように参照電極を2本用意して、引
出電極の方向と同じ方向の参照電極より得られる
電流を用いるよう構成することができる。
In the embodiment shown in FIG. 2, only one reference electrode is prepared, but in a thin film EL display device, the extraction electrodes of the horizontal scanning electrodes are alternately led out to the upper and lower sides due to the electrode density. Two reference electrodes may be prepared so as to match the direction of the extraction electrode, and a current obtained from the reference electrode in the same direction as the extraction electrode may be used.

<本発明の課題> 上記した先出願の発明の回路は、読出しと、書
込み及び消去とのために2系統のスイツチ、即ち
水平走査電極のスイツチ群30と読出絵素点選択
用スイツチ群60を備えている。
<Problems to be solved by the present invention> The circuit according to the invention of the earlier application described above has two systems of switches for reading, writing, and erasing, namely, a horizontal scanning electrode switch group 30 and a read pixel point selection switch group 60. We are prepared.

本発明は1系統のスイツチを備えるだけで読出
し、書込み、消去を行うことができ、かつ、全水
平走査側電極同時に読出しデータ得て高速化を可
能とする回路を提供するものである。
The present invention provides a circuit that can perform reading, writing, and erasing with just one system of switches, and can obtain read data from all horizontal scanning electrodes simultaneously to increase speed.

スイツチを1系統にしたときに生じる問題は読
出し動作時の読出し絵素点と、それ以外の点との
相互干渉による読出しの誤動作である。
A problem that arises when a single system of switches is used is readout malfunction due to mutual interference between the readout pixel points and other points during the readout operation.

ところで薄膜EL表子の等価回路は最も簡単に
はコンデンサで表わされ、以下の検討でもこれで
充分である。1系統のスイツチと各電極に電流検
出用抵抗Rを接続して、読出しを行う場合、読出
し時の等価回路は第3図のように表わされる。こ
こでは垂直走査側電極iに読出電圧を印加した場
合に、水平走査側電極jより見た他の電極からの
信号成分の干渉について検討する。
By the way, the equivalent circuit of a thin film EL front is most simply represented by a capacitor, and this is sufficient for the following discussion. When reading is performed by connecting one system of switches and a current detection resistor R to each electrode, the equivalent circuit at the time of reading is shown in FIG. Here, when a read voltage is applied to the vertical scanning electrode i, interference of signal components from other electrodes as viewed from the horizontal scanning electrode j will be considered.

i番目の垂直走査側電極を除いた全ての垂直走
査側電極は全て同電位にあり、1つにまとめるこ
とができるので、第3図の回路は第4図のように
書きかえることができる。読出選択絵素M(i、
j)点の内容を読出す場合の最悪条件は、読出選
択絵素M(i、j)点を除いた他のi番目垂直走
査側電極上の絵素が全て書込まれているときであ
る。この時、これらの電極に接続された電流検出
用抵抗Rの両端には(分極電流)+(消去時電流)
が流れる。消去時電流は全て同一であるから分極
電流についてのみ考えればよい。各水平走査側電
極にid(t)なる分極電流が流れると、抵抗Rに
はid(t)・Rなる電圧が両端間に生じる。これ
はテプナンの定理により信号源インピーダンス
R、電圧id(t)・Rの電圧源に置き換えること
ができる。今、電極間の信号の干渉に関して検討
しているので、干渉に寄与する容量(m−1)C
は、読出電圧を印加する電極につながつた容量C
より充分大きいので、第4図の回路は第5図のよ
うに書ける。そしてn≫1、m≫1であるから、
容量(n−1)(m−1)・Cや抵抗R/n−1は、容 量(m−1)・Cや抵抗Rに対して回路上無視す
ることができ、最終的には等価回路は第6図のよ
うに書くことができる。
All the vertical scanning electrodes except the i-th vertical scanning electrode are at the same potential and can be combined into one, so the circuit in FIG. 3 can be rewritten as shown in FIG. 4. Readout selected picture element M(i,
j) The worst condition when reading the contents of point is when all the pixels on the i-th vertical scanning electrode except for the read-selected pixel M(i, j) point have been written. . At this time, (polarization current) + (erasing current) is present at both ends of the current detection resistor R connected to these electrodes.
flows. Since all erasing currents are the same, it is only necessary to consider the polarization current. When a polarization current id(t) flows through each horizontal scanning electrode, a voltage id(t)·R is generated across the resistor R. This can be replaced by a voltage source with a signal source impedance R and a voltage id(t)·R according to Thepnan's theorem. Since we are currently considering signal interference between electrodes, the capacitance (m-1) C that contributes to interference is
is the capacitance C connected to the electrode to which the read voltage is applied.
Since it is sufficiently larger, the circuit shown in FIG. 4 can be written as shown in FIG. And since n≫1 and m≫1,
Capacitance (n-1) (m-1)・C and resistance R/n-1 can be ignored in the circuit compared to capacitance (m-1)・C and resistance R, and in the end, the equivalent circuit can be written as shown in Figure 6.

つまり等価回路は、消去点に対して他の書込み
点から容量(m−1)・Cを通して(i、j)点
の書込み時電流に等しい電流が供給されているこ
とを示している。しかもカツプリングコンデンサ
は(m−1)・Cであるから、絵素数が増加する
程、密に干渉することとなり、増々不利である。
このため単に抵抗Rの値を変えただけでは改善す
ることはできず、アースと電極間の電位差を0に
して電流を検出することが必要である。
In other words, the equivalent circuit shows that a current equal to the write current at the point (i, j) is supplied to the erase point from another write point through the capacitor (m-1)·C. Moreover, since the coupling capacitor is (m-1)·C, as the number of picture elements increases, the interference becomes more dense, which is increasingly disadvantageous.
Therefore, the problem cannot be improved simply by changing the value of the resistor R, and it is necessary to detect the current by setting the potential difference between the ground and the electrode to 0.

本発明の読出装置は以上の考察に基づくもので
あり、以下に実施例とともに説明する。
The reading device of the present invention is based on the above considerations, and will be described below along with examples.

<好ましい実施例> 第7図は本発明による一実施例の読出装置の回
路図を示す。
<Preferred Embodiment> FIG. 7 shows a circuit diagram of a reading device according to an embodiment of the present invention.

この回路図において図面の簡単化のため維持電
圧供給用の共振維持駆動回路10及び書込み及び
読出し分離と、維持振幅保持回路40は省略し
た。また書込み用電源Ew、消去用電源Eeも省略
した。図中80は書込み及び消去の絵素点を選択
するスイツチDS1〜DSnよりなるスイツチ群であ
る。また90は本発明の特徴をなすアンプA1
Anよりなるアンプ群であり、電流−電圧変換器
であり上記スイツチDS1〜DSnの一方の端子が−
端子に接続される。アンプの−端子と出力端子間
に接続される回路91の回路図を第8図に示す。
このアンプの−端子は第8図のような帰還回路の
接続により、仮想の0電位点と考えることができ
る。このときアンプの+端子はアースされる。従
つて書込み及び消去点がスイツチDS1〜DSnによ
つて選択された電極X1〜Xnは、アンプA1〜Anの
一端子は仮想の0電位点によりアースに接続され
たものと見ることができる。
In this circuit diagram, the resonance sustaining drive circuit 10 for supplying sustaining voltage, write and read separation, and sustaining amplitude holding circuit 40 are omitted to simplify the drawing. Also, the power supply for writing Ew and the power supply for erasing Ee are omitted. In the figure, 80 is a switch group consisting of switches DS 1 to DSn for selecting picture element points for writing and erasing. Further, 90 is an amplifier A 1 to 90 which is a feature of the present invention.
An is a current-voltage converter, and one terminal of the switches DS1 to DSn is -
Connected to the terminal. FIG. 8 shows a circuit diagram of a circuit 91 connected between the - terminal and the output terminal of the amplifier.
The negative terminal of this amplifier can be considered as a virtual zero potential point by connecting a feedback circuit as shown in FIG. At this time, the + terminal of the amplifier is grounded. Therefore, for the electrodes X 1 to Xn whose writing and erasing points are selected by the switches DS 1 to DSn, one terminal of the amplifiers A 1 to An can be viewed as being connected to ground by the virtual 0 potential point. can.

一方、アンプA1〜Anは、上記のように−端子
を仮想の0電位点としつつ、この−端子に流れ込
むか、あるいは流れ出す電流は、回路91を通じ
て出力端子に流れることによつて、電圧値に変換
して取出すことができる。従つて、読出しをする
場合は、スイツチ群80は全てオンにされ、水平
走査側電極X1〜Xnに流れる電流をアンプA1〜An
電圧に変換して出力する。参照電極rの読出電流
も同様にアンプArで電圧に変換する。
On the other hand, in the amplifiers A 1 to An, the - terminal is set as a virtual zero potential point as described above, and the current that flows into or out of this - terminal flows to the output terminal through the circuit 91, thereby changing the voltage value. It can be converted to and extracted. Therefore, when reading, all the switch groups 80 are turned on, and the current flowing through the horizontal scanning side electrodes X 1 to Xn is transferred to the amplifiers A 1 to An.
Convert to voltage and output. The read current of the reference electrode r is similarly converted into a voltage by the amplifier Ar.

アンプ群90の出力は検出回路100に供給さ
れ、差動アンプCNiの+端子に加えられる。また
参照電極のアンプArの出力は差動アンプCNiの−
端子に加えられ、差動アンプで分極流分のみが出
力される。即ち、参照電極rに得られる電流(参
照電極に属する絵素は書込まれることがないの
で、消去時電流、即ち変位電流である。)が除去
される。
The output of the amplifier group 90 is supplied to the detection circuit 100 and added to the + terminal of the differential amplifier CNi. Also, the output of the reference electrode amplifier Ar is the − of the differential amplifier CNi.
is applied to the terminal, and only the polarized current is output by the differential amplifier. That is, the current obtained in the reference electrode r (since the picture element belonging to the reference electrode is never written, it is an erasing current, that is, a displacement current) is removed.

この差動アンプは各水平走査側電極X1〜Xnに
対して設けられており、各−端子にはアンプAr
の出力がそれぞれ入力され、出力端子に各水平走
査電極の分極電流を取出し読出し出力とする。
This differential amplifier is provided for each horizontal scanning side electrode X 1 to Xn, and each negative terminal has an amplifier Ar.
The outputs of the horizontal scanning electrodes are respectively inputted, and the polarization current of each horizontal scanning electrode is read out and output from the output terminal.

このようにして読出した出力は、レベル補正と
読出し信号の判定回路110に加えられる。この
回路110ではアンプCNiからアナログコンパレ
ータ111の+端子に加えられるとともに、アナ
ログコンパレータ111の−端子にはD/Aコン
パレータ112の出力が加えられている。アナロ
グコンパレータ111の出力は一方の端子に読出
しパルスの印加時のみ信号を取出すためのアンド
ゲート113に加えられる。このアンドゲート1
13の出力は読出しデータを保持するためのフリ
ツプフロツプ114の入力端子Cに加えられる。
垂直走査側電極mの出力は制御用マイクロコンピ
ユータ115によるレベル補正動作のために利用
され、この制御用マイクロコンピユータ115は
D/Aコンバータ112に値をセツトするデータ
をデータライン116を介して加える。
The thus read output is applied to a level correction and read signal determination circuit 110. In this circuit 110, the signal is applied from the amplifier CNi to the + terminal of an analog comparator 111, and the output of the D/A comparator 112 is applied to the - terminal of the analog comparator 111. The output of the analog comparator 111 is applied to an AND gate 113 for extracting a signal only when a read pulse is applied to one terminal. This and gate 1
The output of 13 is applied to input terminal C of flip-flop 114 for holding read data.
The output of the vertical scanning side electrode m is used for a level correction operation by a control microcomputer 115, and this control microcomputer 115 applies data to set a value to the D/A converter 112 via a data line 116.

上記回路110の動作を説明すると、維持パル
スPsが加えられているとき、読出しパルスPrを
印加すると、選択絵素電極には選択絵素電流が得
られる。
To explain the operation of the circuit 110, when the sustain pulse Ps is applied and the read pulse Pr is applied, a selected pixel current is obtained at the selected pixel electrode.

選択絵素電流は、アナログコンパレータ111
において、D/Aコンバータのアナログ出力と比
較され、出力“1”、“0”を出力する。この出力
はアンドゲート113を介して出力する。アンド
ゲート113の出力によりフリツプフロツプ11
4を反転させ、読出し出力を維持する。なおこの
フリツプフロツプは読出しをする前に必ずクリア
パルスが端子Crに加えられるようにセツトされ
ているので、読出し電流のレベルに応じてフリツ
プフロツプはセツトされる。
The selected pixel current is determined by the analog comparator 111.
, it is compared with the analog output of the D/A converter and outputs "1" and "0". This output is output via AND gate 113. The output of the AND gate 113 causes the flip-flop 11 to
4 and maintain the readout output. Note that this flip-flop is set so that a clear pulse is always applied to the terminal Cr before reading, so the flip-flop is set according to the level of the read current.

<発明の効果> 本発明において、読出し時、スイツチ群80は
全て同時にオンされ、全水平走査側電極同時に読
出しデータが得られるので、最高のスピードで読
出すことができる。
<Effects of the Invention> In the present invention, during reading, all the switch groups 80 are turned on at the same time, and read data can be obtained simultaneously from all horizontal scanning electrodes, so that reading can be performed at the highest speed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は変位電流と分極電流の波形図、第2図
は先願発明による読出装置の回路図、第3図は読
出動作時の薄膜EL素子の等価回路図、第4図、
第5図、第6図は第3図の回路を簡単化した等価
回路図、第7図は本発明の一実施例による読出装
置の回路図第8図は第7図の回路中の一部回路図
を示す。 80はスイツチ群、90はアンプ群、100は
検出回路。
Fig. 1 is a waveform diagram of displacement current and polarization current, Fig. 2 is a circuit diagram of a readout device according to the invention of the prior application, Fig. 3 is an equivalent circuit diagram of a thin film EL element during readout operation, Fig. 4,
5 and 6 are simplified equivalent circuit diagrams of the circuit in FIG. 3, FIG. 7 is a circuit diagram of a reading device according to an embodiment of the present invention, and FIG. 8 is a part of the circuit in FIG. 7. A circuit diagram is shown. 80 is a switch group, 90 is an amplifier group, and 100 is a detection circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 少くとも一方が透明電極であるマトリツクス
形状に配置した電極間に、誘電層で挾まれた蛍光
層を介在せしめ、印加電圧と発光輝度特性にヒス
テリシス現象を現わす薄膜EL表示装置におい
て、垂直走査側電極に、スイツチ群を介して書込
電圧、消去電圧及び読出し電圧を供給する、それ
ぞれ書込回路、消去回路及び読出し回路を接続す
るとともに、水平走査側電極側には、仮想の0電
位点を有し、該仮想の0電位点に入力される電流
を電圧に変換して出力するアンプをそれぞれ備
え、上記水平走査側電極に1系統のスイツチ群を
介して上記各アンプの上記仮想の0電位点の入力
端子を接続し、上記各アンプの出力端子は、上記
読出し電圧供給時の、電圧に変換された読出し出
力の取出し端子としてなることを特徴とするマト
リツクス型薄膜EL表示装置の駆動装置。
1. In a thin film EL display device in which a fluorescent layer sandwiched between dielectric layers is interposed between electrodes arranged in a matrix shape, at least one of which is a transparent electrode, and a hysteresis phenomenon appears in the applied voltage and luminance characteristics, vertical scanning is possible. A write circuit, an erase circuit, and a read circuit that supply a write voltage, an erase voltage, and a read voltage through a group of switches are connected to the side electrode, respectively, and a virtual 0 potential point is connected to the horizontal scanning side electrode. The virtual 0 potential point of each amplifier is provided with an amplifier that converts the current input to the virtual 0 potential point into a voltage and outputs the voltage, and the virtual 0 potential point of each amplifier is connected to the horizontal scanning side electrode via one switch group. A drive device for a matrix-type thin film EL display device, characterized in that the input terminals of the potential points are connected, and the output terminals of the respective amplifiers serve as output terminals for the readout output converted to voltage when the readout voltage is supplied. .
JP10742277A 1977-09-06 1977-09-06 Driving unit for matrix-type thin film el display device Granted JPS5440029A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10742277A JPS5440029A (en) 1977-09-06 1977-09-06 Driving unit for matrix-type thin film el display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10742277A JPS5440029A (en) 1977-09-06 1977-09-06 Driving unit for matrix-type thin film el display device

Publications (2)

Publication Number Publication Date
JPS5440029A JPS5440029A (en) 1979-03-28
JPS6133197B2 true JPS6133197B2 (en) 1986-07-31

Family

ID=14458735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10742277A Granted JPS5440029A (en) 1977-09-06 1977-09-06 Driving unit for matrix-type thin film el display device

Country Status (1)

Country Link
JP (1) JPS5440029A (en)

Also Published As

Publication number Publication date
JPS5440029A (en) 1979-03-28

Similar Documents

Publication Publication Date Title
TW486682B (en) Display apparatus using luminance modulation elements
JP2004310014A (en) Light emitting display device, method for driving light emitting display device, and display panel of light emitting display device
US4237456A (en) Drive system for a thin-film EL display panel
US4456909A (en) Method and circuit for selectively driving capacitive display cells in a matrix type display
JPS5922953B2 (en) Drive device for thin film EL display device
EP1164565A1 (en) Constant-current device, display device, and method for driving the same
US4225807A (en) Readout scheme of a matrix type thin-film EL display panel
GB2042237A (en) Electrochromic display device
JPS6133197B2 (en)
WO2003046876A1 (en) Drive circuit for organic el device
JP2002297098A (en) Drive device for light-emitting panel
JP2693238B2 (en) Driving method of display device
JPS6010636B2 (en) Readout device for matrix type thin film EL display device
JPS5916278B2 (en) Readout device for matrix type thin film EL display device
JPS6311680B2 (en)
JPS638479B2 (en)
JPS6010637B2 (en) Readout device for matrix type thin film EL display device
JP2001042824A (en) Driving device of multicolor light emitting display panel
JPS6010638B2 (en) Readout device for matrix type thin film EL display device
JPS62510B2 (en)
JPS623432B2 (en)
JPS5922950B2 (en) EL display device drive device
JPS5922954B2 (en) Drive device for thin film EL display device
JPS5828595B2 (en) Readout drive device for EL display device
JPS6157639B2 (en)