JPS62510B2 - - Google Patents
Info
- Publication number
- JPS62510B2 JPS62510B2 JP1081678A JP1081678A JPS62510B2 JP S62510 B2 JPS62510 B2 JP S62510B2 JP 1081678 A JP1081678 A JP 1081678A JP 1081678 A JP1081678 A JP 1081678A JP S62510 B2 JPS62510 B2 JP S62510B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- thin film
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010409 thin film Substances 0.000 claims description 32
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】
<梗概>
本発明はメモリ付薄膜EL素子を駆動する電極
選択回路の耐圧要求を低減する回路に関する。DETAILED DESCRIPTION OF THE INVENTION <Summary> The present invention relates to a circuit that reduces the withstand voltage requirements of an electrode selection circuit that drives a thin film EL element with memory.
メモリ付マトリツクス薄膜EL素子を駆動する
ため、データ電極の選択回路をN型トランジスタ
で構成し、走査電極の選択回路をP型トランジス
タで構成している。N型トランジスタは本件出願
人が出願したように高耐圧化することが可能であ
るとともに、ゲート選択回路も含めてドライバ回
路を1つの半導体基板上に作り、IC化すること
ができる。しかし、P型トランジスタは原理的に
も高耐圧のものは製造困難であり、1パツケージ
当り4素子以上のものは製造されていない。この
ようにP型トランジスタの高集積化は不可能であ
り、ゲート選択回路等のロジツク回路とともに
IC化できる見込みもない。またこのトランジス
タは製造コストが高い。 In order to drive the matrix thin film EL element with memory, the data electrode selection circuit is composed of N-type transistors, and the scan electrode selection circuit is composed of P-type transistors. N-type transistors can be made to have a high breakdown voltage, as proposed by the applicant, and the driver circuit, including the gate selection circuit, can be fabricated on one semiconductor substrate and integrated into an IC. However, it is theoretically difficult to manufacture P-type transistors with high breakdown voltages, and four or more elements per package have not been manufactured. In this way, high integration of P-type transistors is impossible, and along with logic circuits such as gate selection circuits,
There is no hope of converting it to IC. Also, this transistor is expensive to manufacture.
本発明は走査電極を駆動するP型トランジスタ
の所要耐圧を下げる回路及び駆動方法を提供する
ものである。 The present invention provides a circuit and a driving method for lowering the required withstand voltage of a P-type transistor that drives a scan electrode.
<先願発明>
メモリ付薄膜ELマトリツクス素子の構成及び
特性は本件出願人が出願した特願昭50−83767号
「大容量性表示素子の駆動回路」その他に説明し
たが、もう一度簡単に説明する。<Prior invention> The structure and characteristics of the thin-film EL matrix element with memory have been explained in Japanese Patent Application No. 83767/1983 filed by the present applicant entitled "Drive circuit for large capacitance display element" and others, but they will be briefly explained once again. .
薄膜EL表示装置はガラス基板の上に透明電極
を縞状に配置し、この上に例えばY2O3、Si2N4、
TiO2、Al2O3等の誘電物質を、更にこの上に例え
ばMnをドープしたZnS(黄燈発光)等の蛍光層
を、その上に更にY2O3、Si2N4、TiO2、Al2O3等
の誘電物質を蒸着法、スパツタ法等の薄膜技術に
より各々の層を500〜10000Åの厚さに被着して2
重絶縁型3層構造にして、その上に上記透明電極
と直交する方向に縞状電極を配置しマトリツクス
形電極を構成する。かかる構造の3層構造薄膜
EL表示装置において、第1の電極群のうちの一
つと第2の電極群のうちの一つを選び適当な交流
電圧を印加すると、この両電極が交差して挾まれ
た微少面積部分が発光する。これが画面の一絵素
に相当する。これの組合せによつて、文字、記
号、模様等を表示する。 In a thin film EL display device, transparent electrodes are arranged in stripes on a glass substrate, and on top of this, for example, Y 2 O 3 , Si 2 N 4 ,
A dielectric material such as TiO 2 or Al 2 O 3 is added, and on top of this a fluorescent layer such as ZnS doped with Mn (yellow light emitting), and then Y 2 O 3 , Si 2 N 4 , TiO 2 , Al 2 O 3 and other dielectric materials are deposited to a thickness of 500 to 10,000 Å using thin film techniques such as vapor deposition and sputtering.
It has a heavy insulation type three-layer structure, and striped electrodes are arranged thereon in a direction perpendicular to the transparent electrode to form a matrix electrode. A three-layer thin film with such a structure
In an EL display device, when one of the first electrode group and one of the second electrode group is selected and an appropriate alternating voltage is applied, a small area sandwiched between the two electrodes will emit light. do. This corresponds to one picture element on the screen. By combining these, characters, symbols, patterns, etc. are displayed.
このような構造のELは輝度や寿命、安定性の
点で従来の分散型EL素子に比して優れた特性を
有しているが、このELは新たに印加電圧と発光
輝度の間にヒステリシス特性を示す。最初電圧振
幅V1のパルスを印加すると、輝度は低レベルの
輝度B1にある。ここで維持電圧V1は発光閾値電
圧VthとするとV1>Vthである。維持電圧V1の連
続印加では輝度B1は維持される。次に書込み電
圧V2を印加すると、輝度は高レベルの輝度B3ま
で一挙に上昇し、以後一定時間内に電圧が維持電
圧V1に再び戻つても輝度は先の輝度B1より大き
い輝度B2に落着く。維持電圧V1の連続印加では
輝度B2は維持される。この状態のとき、次に消
去電圧V3を印加すると、輝度レベルは急激に減
少し、再び維持電圧V1まで戻すと前の低レベル
の輝度B1に落着く。この履歴現象は書き込み電
圧の振幅やパルス幅(図示せず)、パルス周波数
に応じて任意の小ループをとりうる。即ち中間調
の表示も可能である。 ELs with this type of structure have superior characteristics compared to conventional distributed EL elements in terms of brightness, lifespan, and stability, but this EL has a new feature called hysteresis between the applied voltage and luminance. Show characteristics. When first applying a pulse of voltage amplitude V 1 , the brightness is at a low level brightness B 1 . Here, when the sustaining voltage V 1 is the light emission threshold voltage Vth, V 1 >Vth. The brightness B 1 is maintained by continuous application of the maintenance voltage V 1 . Next, when the write voltage V 2 is applied, the brightness increases all at once to the high level brightness B 3 , and even if the voltage returns to the maintenance voltage V 1 again within a certain period of time, the brightness remains higher than the previous brightness B 1 . I settled on B 2 . The brightness B 2 is maintained by continuous application of the maintenance voltage V 1 . In this state, when the erase voltage V 3 is applied next, the brightness level decreases rapidly, and when it is returned to the sustain voltage V 1 again, it settles to the previous low level of brightness B 1 . This hysteresis phenomenon can take any small loop depending on the amplitude, pulse width (not shown), and pulse frequency of the write voltage. That is, it is also possible to display halftones.
このように一度書込み電圧、又は消去電圧を与
えると、各絵素は維持パルスによつてそれぞれ与
えられた階調を失わずに発光し続けるのが、この
BL表示装置の他の表示装置に無い大きな特徴で
ある。上記の各電圧は組成や膜厚の物理条件や製
造条件、印加波形により大分異なるが、因みにあ
る試作例ではVth=200V、V1=210V、V2=210〜
280V、V3=190Vである。 The reason for this is that once a write voltage or erase voltage is applied, each picture element continues to emit light without losing the gray level given to it by the sustain pulse.
This is a major feature of BL display devices that other display devices do not have. The above voltages vary greatly depending on the physical conditions of composition and film thickness, manufacturing conditions, and applied waveform, but in a prototype example, Vth = 200V, V 1 = 210V, V 2 = 210~
280V, V 3 = 190V.
この薄膜ELパネルの駆動回路を本発明者等は
特願昭52−126948号「薄膜EL素子の駆動回路」
及び特願昭52−130529号「薄膜EL素子の駆動回
路」で特許出願したのでこれを先願発明として第
1図に示し以下説明する。 The drive circuit for this thin film EL panel was developed by the present inventors in Japanese Patent Application No. 52-126948 entitled "Drive Circuit for Thin Film EL Element".
and Japanese Patent Application No. 52-130529 ``Driving circuit for thin film EL element'', this is shown in FIG. 1 as a prior invention and will be described below.
10は前記薄膜EL素子であり、ここでは透明
電極11よりなる列(X)電極X1〜Xmと、アル
ミニウム電極12よりなる行(Y)電極Y1〜Yn
のみを示す。 Reference numeral 10 denotes the thin film EL element, in which column (X) electrodes X 1 to Xm are made of transparent electrodes 11 and row (Y) electrodes Y 1 to Yn are made of aluminum electrodes 12.
Only shown.
20はY電極へ正の維持電圧Vs1を電源ライン
Aより供給する回路で、維持信号T1によつて動
作するトランジスタ21,22よりなり、各電極
Y1〜Ynとは各電極に接続したダイオード23,
23,…………を介して接続する。 20 is a circuit that supplies a positive sustaining voltage Vs 1 to the Y electrode from the power supply line A, and is composed of transistors 21 and 22 operated by the sustaining signal T 1 , and is connected to each electrode.
Y1 to Yn are the diodes 23 connected to each electrode,
Connect via 23, …….
30は維持駆動時に全てのX電極をアースに導
く回路で、維持信号T4によつて動作するトラン
ジスタ31よりなり、各電極X1〜Xmとダイオー
ド32,32…………を介して接続される。 Reference numeral 30 denotes a circuit that connects all the X electrodes to ground during sustain drive, and is comprised of a transistor 31 that operates in response to a sustain signal T4 , and is connected to each electrode X1 to Xm via diodes 32, 32... Ru.
40は全てのX電極へラインBより正の維持電
圧Vs1を供給する回路で、ラインCに加えられる
維持信号T3によつて動作するトランジスタ4
1,42よりなり、各電極X1〜Xmとはダイオー
ド43,…………を介して接続される。 40 is a circuit that supplies a positive sustaining voltage Vs 1 from line B to all X electrodes, and transistor 4 is operated by a sustaining signal T 3 applied to line C.
1 and 42, and are connected to each of the electrodes X 1 to Xm via diodes 43, .
50は全てのY電極Y1〜Ynをアースに導く回
路で、各電極はダイオード51,…………を介し
て維持信号T2によつて動作するトランジスタ5
2に接続される。 50 is a circuit that connects all the Y electrodes Y 1 to Yn to the ground, and each electrode is connected to a transistor 5 operated by a sustain signal T 2 via a diode 51, .
Connected to 2.
60はY電極Y1〜Ynを選択するスイツチング
回路で、各電極と電圧Vw,Ve,Vrを供給する電
源63のラインD間に高耐圧P型スイツチングト
ランジスタ61,…………とダイオード62,…
………が接続され、上記トランジスタ61は垂直
バイナリアドレス信号によつて、動作するデコー
ダ(図示しない)により選択動作される。デコー
ダは高電圧トランジスタにより直接トランジスタ
61のベースを駆動するよう構成され、或いはオ
プトアイソレータ等によりバイナリアドレス信号
のレベルシフトを行い、5ボルト程度の出力によ
りトランジスタ61のベースを駆動するよう構成
される。上記電源ラインDには書込み電圧、消去
電圧、読出し電圧を薄膜EL素子の動作モードに
合わせて選択的に出力し、上記トランジスタ61
の1個を通して選ばれたY電極の1つに上記電圧
を印加する。 60 is a switching circuit for selecting Y electrodes Y 1 to Yn, and high voltage P-type switching transistors 61, ...... and diodes 62 are connected between each electrode and line D of a power supply 63 that supplies voltages Vw, Ve, and Vr. ,…
. The decoder is configured to directly drive the base of the transistor 61 with a high voltage transistor, or it is configured to level shift the binary address signal using an opto-isolator or the like and drive the base of the transistor 61 with an output of about 5 volts. A write voltage, an erase voltage, and a read voltage are selectively outputted to the power supply line D according to the operation mode of the thin film EL element, and the transistor 61
The above voltage is applied to one of the selected Y electrodes through one of the Y electrodes.
70はX電極をアースに導びくスイツチング回
路で、各電極X1〜Xmに高耐圧N型トランジスタ
71,…………が電極X1〜Xmとアース間に接続
される。このトランジスタのベースには、書込み
信号WRITE、消去信号ERASEが水平バイナリ
アドレス信号によつて動作するアナログスイツチ
(図示しない)を介して加えられる。このトラン
ジスタ71,…………は書込み、消去、読出しの
時の電極を選択するスイツチング素子として作用
する。この駆動回路は次のように動作する。第2
図にそのタイムチヤートを示す。 Reference numeral 70 denotes a switching circuit for guiding the X electrodes to the ground, and high voltage N-type transistors 71, . . . are connected to each electrode X 1 -Xm between the electrodes X 1 -Xm and the ground. A write signal WRITE and an erase signal ERASE are applied to the base of this transistor via an analog switch (not shown) operated by a horizontal binary address signal. These transistors 71, . . . act as switching elements for selecting electrodes during writing, erasing, and reading. This drive circuit operates as follows. Second
The time chart is shown in the figure.
Γ維持駆動
第1のタイミングで信号T1が回路20に加え
られるとともに、信号T4が回路30に加えられ
る。従つて、維持電圧Vs1はトランジスタ22→
ダイオード23,…………→Y電極→X電極→ダ
イオード32,…………トランジスタ31を介し
て加えられる。Γ Maintain Drive At the first timing, the signal T 1 is applied to the circuit 20 and the signal T 4 is applied to the circuit 30. Therefore, the sustaining voltage Vs 1 is the transistor 22→
It is applied via the diode 23, . . . → Y electrode → X electrode → diode 32, …… transistor 31.
第2のタイミングで信号T2が回路50に加え
られ、ダイオード44→ダイオード43,………
…→X電極→Y電極→ダイオード51,…………
→トランジスタ52の回路に薄膜EL素子に残留
している電荷を放電させる。これは残留電荷によ
る薄膜EL素子のブレークダウンを防止するため
である。 At the second timing, the signal T 2 is applied to the circuit 50, and the diode 44→diode 43,...
…→X electrode→Y electrode→diode 51,……
→The electric charge remaining in the thin film EL element is discharged to the circuit of the transistor 52. This is to prevent breakdown of the thin film EL element due to residual charges.
第3のタイミングで信号T2が回路50に、ま
た信号T3が回路40に加えられる。従つて、維
持電圧Vs1はトランジスタ42→ダイオード4
3,…………→X電極→Y電極→ダイオード5
1,…………→トランジスタ52を介して加えら
れる。このときの維持電圧は薄膜EL素子に対し
て逆方向に加えられる。 At the third timing, the signal T 2 is applied to the circuit 50 and the signal T 3 is applied to the circuit 40. Therefore, the sustaining voltage Vs 1 changes from transistor 42 to diode 4.
3,…………→X electrode→Y electrode→diode 5
1, . . . → is applied via the transistor 52. At this time, the sustaining voltage is applied to the thin film EL element in the opposite direction.
第4のタイミングで信号T4が回路30に加え
られ、ダイオード24→ダイオード23,………
…→Y電極→X電極→ダイオード32,…………
→トランジスタ31→の回路で残留電荷を放電さ
せる。 At the fourth timing, the signal T 4 is applied to the circuit 30, and the diode 24→diode 23,...
…→Y electrode→X electrode→diode 32,……
The residual charge is discharged in the circuit →transistor 31→.
以上の4つのタイミングを順次繰返して、維持
駆動を行う。 The above four timings are sequentially repeated to perform maintenance drive.
Γ書込み、消去、読出し駆動
薄膜EL素子の駆動モード、例えば書込み、消
去、読出し駆動に合わせて電源63は書込み電圧
Vw、消去電圧Ve、読出し電圧VrをラインDに出
力する。ΓWrite, erase, read drive The power supply 63 is set to the write voltage according to the drive mode of the thin film EL element, for example, write, erase, read drive.
Vw, erase voltage Ve, and read voltage Vr are output to line D.
そして、書込み、消去、或いは読出しを希望す
る絵素に接続されたX電極及びY電極のトランジ
スタ61,71を電極選択信号により選択的にオ
ンする。電極選択信号は維持駆動の第4のタイミ
ング終了後で第1のタイミングの開始前に与えら
れる。このため書込み電圧Vw、消去電圧Ve或い
は読出し電圧Vrは、ラインD→トランジスタ6
1→ダイオード62→Y電極→X電極→トランジ
スタ71の回路で加えられる。このときの駆動は
点順次方式、又は線順次方式により行われる。 Then, the transistors 61 and 71 of the X electrode and Y electrode connected to the picture element desired to be written, erased, or read are selectively turned on by the electrode selection signal. The electrode selection signal is applied after the fourth timing of sustain driving ends and before the first timing starts. Therefore, the write voltage Vw, erase voltage Ve or read voltage Vr is changed from line D to transistor 6.
1→diode 62→Y electrode→X electrode→transistor 71. Driving at this time is performed by a point sequential method or a line sequential method.
<先願発明の問題点>
上記回路において、書込み電圧Vw、消去電圧
Ve及び読出し電圧Vrは維持電圧が加えられてい
ない時、即ち0Vの時加えられるから、トランジ
スタ61,…………,71,…………の耐圧は書
込み電圧Vw以上例えば250ボルト以上を必要とす
る。この事情はダイオード23,32,43,5
1,24,44に対してもあてはまり、同じだけ
の耐圧を必要とする。トランジスタ61,71、
ダイオード23,32,43,51は薄膜EL素
子の電極数と同数用意する必要があるので、これ
ら各素子はIC化しなければ小型化することはで
きない。ところで、N型トランジスタ71はロジ
ツク回路も含めてIC化することが可能であるが
P型トランジスタ61は高耐圧のものを作ること
が困難であるばかりでなく、集積化することは殆
んど不可能である。<Problems with the prior invention> In the above circuit, the write voltage Vw, the erase voltage
Since Ve and read voltage Vr are applied when no sustain voltage is applied, that is, when the voltage is 0V, the withstand voltage of transistors 61, 71, 71, etc. needs to be higher than the write voltage Vw, for example 250 volts or higher. shall be. This situation is caused by diodes 23, 32, 43, 5
This also applies to 1, 24, and 44, and the same amount of withstand voltage is required. transistors 61, 71,
Since it is necessary to prepare the same number of diodes 23, 32, 43, and 51 as the number of electrodes of the thin film EL element, each of these elements cannot be miniaturized unless they are integrated into ICs. By the way, the N-type transistor 71 can be integrated into an IC including a logic circuit, but the P-type transistor 61 is not only difficult to manufacture with high voltage resistance, but also almost impossible to integrate. It is possible.
<本発明の説明>
本発明は以上の点に鑑み、特にP型トランジス
タ61の所要耐圧を下げる回路及び駆動方法を提
供するものである。<Description of the Present Invention> In view of the above points, the present invention provides a circuit and a driving method that particularly reduce the required breakdown voltage of the P-type transistor 61.
本発明の基本回路を第3図に示し、その動作を
第4図のタイムチヤートとともに説明する。 The basic circuit of the present invention is shown in FIG. 3, and its operation will be explained with reference to the time chart of FIG. 4.
第3図において、第1図と同一回路部分は同一
符号を付して説明を省略する。但し、トランジス
タ61,71は第1図ではバイポーラトランジス
タであるが、第3図ではMOSトランジスタであ
るのでシンボルを変え、符号を61′,71′とし
ている。また電源81は耐圧軽減電圧発生部であ
り、この実施例では維持電圧源である。第3図に
おいて電源63′は書込補助電圧Vweを発生し、
この電圧は書込み電圧Vwと耐圧軽減電圧Vpとの
間に、Vwe=Vw−Vpの関係がある。電源63′
はトランジスタ61′のソース共通ラインとダイ
オード23のアノード共通ライン間に接続され
る。 In FIG. 3, circuit parts that are the same as those in FIG. 1 are given the same reference numerals, and explanations thereof will be omitted. However, although the transistors 61 and 71 are bipolar transistors in FIG. 1, they are MOS transistors in FIG. 3, so the symbols are changed and the symbols are 61' and 71'. Further, the power supply 81 is a withstand voltage reduction voltage generating section, and in this embodiment is a sustaining voltage source. In FIG. 3, the power supply 63' generates the write auxiliary voltage Vwe,
This voltage has a relationship of Vwe=Vw−Vp between the write voltage Vw and the withstand voltage reduction voltage Vp. Power supply 63'
is connected between the source common line of the transistor 61' and the anode common line of the diode 23.
第3図を簡略化した等価回路を第5図に示す。
第5図では薄膜EL素子を1絵素ELだけ表わしそ
のX及びY電極を1本だけで表わしている。また
選択トランジスタ61′,71′、ダイオード2
3,32,43,51も1個だけ表わしている。 FIG. 5 shows an equivalent circuit that is a simplified version of FIG. 3.
In FIG. 5, only one picture element EL of the thin film EL element is shown, and its X and Y electrodes are shown by only one. Also, selection transistors 61', 71', diode 2
Only one number 3, 32, 43, and 51 is also represented.
本発明の回路において、維持駆動は第1図の回
路と同様に行われるので説明を省略する。 In the circuit of the present invention, sustain driving is performed in the same manner as in the circuit of FIG. 1, so a description thereof will be omitted.
書込み、消去、読出しなど電極を選択して駆動
するタイミングは第1図の場合とは異なり、第4
図の如く動作する。ここでは書込み駆動を例にし
て説明する。 The timing of selecting and driving the electrodes such as writing, erasing, and reading is different from that in Figure 1, and is
It works as shown in the figure. Here, write drive will be explained as an example.
書込み駆動は3段階よりなる。 The write drive consists of three stages.
信号T1とT4が回路20と30に加えられ、維
持電圧Vs1を薄膜EL素子の全絵素に印加し、薄膜
EL素子の両端電圧が維持電圧Vs1になるまで加え
る。 Signals T 1 and T 4 are applied to circuits 20 and 30 to apply a sustaining voltage Vs 1 to all pixels of the thin film EL device and to
Apply until the voltage across the EL element reaches the sustaining voltage Vs 1 .
次に、信号T1は加え続け、信号T4は0にす
る。そして書込みを希望する絵素を含むX電極及
びY電極を選択するため、電極選択信号TvとTh
をトランジスタ61′,71′に加える。従つて書
込み絵素には維持電圧Vs1と書込み補助電圧Vwe
が重畳されて印加され、書込み絵素は発光する。 Then the signal T 1 continues to be applied and the signal T 4 goes to zero. Then, in order to select the X electrode and Y electrode containing the picture element desired for writing, electrode selection signals Tv and Th
is added to the transistors 61' and 71'. Therefore, the write picture element has a sustain voltage Vs 1 and a write auxiliary voltage Vwe.
are applied in a superimposed manner, and the written picture element emits light.
最後に信号T1,Tv,Thを0にして信号T2,
T4を加えて放電回路を形成し、薄膜EL素子の両
端電圧を0にする。 Finally, the signals T 1 , Tv, and Th are set to 0, and the signals T 2 ,
A discharge circuit is formed by applying T4 , and the voltage across the thin film EL element is set to zero.
本発明は第5図の等価回路より明らかなように
ダイオード23の両端間に書込用電源63′とト
ランジスタ61′とダイオード62の直列回路を
並列に接続し、且つ第4図より明らかなように維
持電圧Vs1を全絵素に印加した後、書込補助電圧
Vweを印加している点が特徴である。 As is clear from the equivalent circuit of FIG. 5, the present invention connects a series circuit of a write power source 63', a transistor 61', and a diode 62 in parallel across the diode 23, and as is clear from FIG. After applying the sustaining voltage Vs 1 to all pixels, write auxiliary voltage
The feature is that Vwe is applied.
このため本発明によれば次の理由で耐圧が軽減
される。 Therefore, according to the present invention, the breakdown voltage is reduced for the following reason.
維持電圧Vs1を薄膜EL素子の全絵素に印加し
た後、書込補助電圧Vweを印加する場合に初め
トランジスタ22と31をオンにして全絵素に
維持電圧を加えると、薄膜EL素子は電極間に
蛍光層を挾持する絶縁層を介在させているから
等価的にコンデンサと考えることができ、その
ため維持電圧の印加後にトランジスタ31をオ
フにしても薄膜EL素子の両端電圧は維持電圧
を保つている。従つて書込補助電圧Vweを印加
する場合のトランジスタ61′,71′のオン耐
圧は書込補助電圧Vweとなる。 After applying the sustaining voltage Vs 1 to all the pixels of the thin film EL element, when applying the write auxiliary voltage Vwe, first turn on transistors 22 and 31 and apply the sustaining voltage to all the pixels, then the thin film EL element Since there is an insulating layer sandwiching the fluorescent layer between the electrodes, it can be equivalently thought of as a capacitor, so even if the transistor 31 is turned off after applying the sustaining voltage, the voltage across the thin film EL element maintains the sustaining voltage. ing. Therefore, when the write auxiliary voltage Vwe is applied, the on-breakdown voltage of the transistors 61' and 71' becomes the write auxiliary voltage Vwe.
書込み絵素に書込み電圧Vwが印加された
後、第5図に示すS点が0電位になつた場合、
書込用電源63′、トランジスタ61′、ダイオ
ード62の直列回路に書込み電圧Vwが印加さ
れることになるが、このときダイオード62は
この電圧に対して逆方向であるから、ダイオー
ド62がオフになり、トランジスタ61′に電
圧が印加されるのを阻止する。従つてこの場合
には、ダイオード62の耐圧が充分にあればト
ランジスタ61′の耐圧は高電圧を必要としな
い。 After the write voltage Vw is applied to the write picture element, when the S point shown in FIG. 5 becomes 0 potential,
The write voltage Vw is applied to the series circuit of the write power supply 63', the transistor 61', and the diode 62, but at this time, the diode 62 is in the opposite direction to this voltage, so the diode 62 is turned off. This prevents a voltage from being applied to transistor 61'. Therefore, in this case, if the withstand voltage of the diode 62 is sufficient, the withstand voltage of the transistor 61' does not require a high voltage.
以上の理由によつてトランジスタ61′の絶対
耐圧は書込補助電圧Vwe以上、トランジスタ7
1′のオン耐圧は書込補助電圧Vwe以上、トラン
ジスタ71′のオフ耐圧は維持電圧Vs1以上とな
る。一実施例として維持電圧Vs1は210ボルト、
書込補助電圧Vweは40ボルトである。 For the above reasons, the absolute withstand voltage of the transistor 61' is higher than the write auxiliary voltage Vwe, and the transistor 7
The on-breakdown voltage of the transistor 71' is higher than the write auxiliary voltage Vwe, and the off-breakdown voltage of the transistor 71' is higher than the sustain voltage Vs1 . As an example, the sustaining voltage Vs 1 is 210 volts,
The write auxiliary voltage Vwe is 40 volts.
このように本発明によれば、トランジスタ6
1′を構成するP型MOSトランジスタの必要耐圧
は40ボルト程度と低いので、製造方法が確立され
ており、また安価に入手することができ(例えば
デイスクリートトランジスタの1/8)、更にゲート
選択回路とも同一サブストレート上に集積するこ
とが可能である。本発明のトランジスタ71′は
DSA MOSトランジスタで構成されているが、こ
のトランジスタはコンデンサ負荷で用いると、オ
フ耐圧は高いが、オン耐圧は低いという特性があ
り、オン耐圧をオフ耐圧と等しい所で動作させる
とこわれ易い。しかし本発明ではオン耐圧がオフ
耐圧より低いので上記問題はない。 Thus, according to the present invention, the transistor 6
The required withstand voltage of the P-type MOS transistor that constitutes 1' is as low as about 40 volts, so the manufacturing method has been established, and it can be obtained at low cost (for example, 1/8 of a discrete transistor), and gate selection is also required. Both circuits can be integrated on the same substrate. The transistor 71' of the present invention is
It is composed of a DSA MOS transistor, but when used with a capacitor load, this transistor has a high off-breakdown voltage but a low on-breakdown voltage, and is easily damaged if it is operated with the on-breakdown voltage equal to the off-breakdown voltage. However, the present invention does not have the above problem because the on-breakdown voltage is lower than the off-breakdown voltage.
また本発明において、書込み駆動をするとき、
維持電圧を全絵素に印加した後、この維持電圧に
重畳させて書込みに必要な補助電圧を書込み絵素
にのみ加えるので、書込み絵素に書込み電圧を印
加して書込みが行われると同時に、その他の絵素
には維持電圧が印加され維持駆動することができ
る。 Further, in the present invention, when performing write driving,
After the sustain voltage is applied to all picture elements, the auxiliary voltage necessary for writing is superimposed on this sustain voltage and applied only to the write picture elements, so that at the same time as the write voltage is applied to the write picture elements and writing is performed, A sustaining voltage is applied to the other picture elements so that they can be sustainably driven.
この書込み駆動は維持電圧の印加タイミングに
合わせて行われる。 This write drive is performed in accordance with the application timing of the sustain voltage.
次に消去又は読出し駆動は維持パルスの第4の
タイミングと第1のタイミングの間で行われ、上
記書込み駆動と同じ要領で実施される。但し、初
めに加える電圧は維持電圧Vs1ではなく、消去あ
るいは読出し電圧より書込補助電圧Vweだけ低い
電圧である。 Next, erasure or read driving is performed between the fourth timing and the first timing of the sustain pulse, and is performed in the same manner as the write driving described above. However, the voltage initially applied is not the sustain voltage Vs 1 , but a voltage lower than the erase or read voltage by the write auxiliary voltage Vwe.
第1図は先願発明の一実施例の回路図、第2図
は第1図のタイムチヤート、第3図は本発明の一
実施例の回路図、第4図は第3図の回路の動作を
説明するタイムチヤート、第5図は第3図の回路
の等価回路図を示す。
10:薄膜EL素子、20:維持電圧印加回
路、30:X電極のアース回路、40:維持電圧
印加回路、50:Y電極のアース回路、60:Y
電極選択回路、63′:書込用電圧源、70:X
電極選択回路、81:耐圧軽減電圧源。
Fig. 1 is a circuit diagram of an embodiment of the invention of the prior application, Fig. 2 is a time chart of Fig. 1, Fig. 3 is a circuit diagram of an embodiment of the invention, and Fig. 4 is a circuit diagram of an embodiment of the invention of Fig. A time chart for explaining the operation, and FIG. 5 shows an equivalent circuit diagram of the circuit in FIG. 3. 10: Thin film EL element, 20: Sustaining voltage application circuit, 30: X electrode earthing circuit, 40: Sustaining voltage application circuit, 50: Y electrode earthing circuit, 60: Y
Electrode selection circuit, 63': Write voltage source, 70: X
Electrode selection circuit, 81: Withstand voltage reduction voltage source.
Claims (1)
薄膜で挾持された薄膜EL層を介在させてなる薄
膜EL素子の駆動回路において、 第1の電圧源と、第1のスイツチング素子を含
み、該第1スイツチング素子のオン時、上記薄膜
EL素子の一方の電極より他方の電極に上記第1
電圧源の電圧を印加する回路と、 上記第1スイツチング素子と上記一方の電極間
にあつて、第2の電圧源と、第2のスイツチング
素子を含み、上記第1電圧源の電圧印加後、上記
第1スイツチング素子のオン状態を継続し、上記
第2スイツチング素子の選択的オン動作により、
上記第1電圧源の電圧と上記第2電圧源の電圧を
重畳加算して、上記一方の電極より他方の電極に
上記薄膜EL素子の動作電圧を印加する回路と、 を備え、上記第2スイツチング素子の耐圧を軽減
することを特徴とする薄膜EL素子の駆動回路。 2 上記薄膜EL素子は印加電圧と発光輝度特性
にヒステリシス現象を現わし、上記第1電源の電
圧は維持電圧であり、上記重畳加算した動作電圧
は選択された絵素への書込み電圧であることを特
徴とする特許請求の範囲第1項に記載した薄膜
EL素子の駆動回路。 3 上記第1電圧源、第1スイツチング素子と上
記一方の電極間に逆流防止ダイオードを接続し、
該ダイオードと並列に、上記第2電圧源と第2ス
イツチング素子の直列回路を接続してなることを
特徴とする特許請求の範囲第1項に記載した薄膜
EL素子の駆動回路。[Claims] 1. In a drive circuit for a thin film EL element in which a thin film EL layer sandwiched by a dielectric thin film is interposed between mutually orthogonal matrix electrodes, a first voltage source and a first switching element are provided. and when the first switching element is turned on, the thin film
The above first electrode is applied from one electrode to the other electrode of the EL element.
a circuit for applying a voltage from a voltage source, a second voltage source and a second switching element between the first switching element and the one electrode, and after applying the voltage from the first voltage source; By continuing the on state of the first switching element and selectively turning on the second switching element,
a circuit that superimposes and adds the voltage of the first voltage source and the voltage of the second voltage source to apply an operating voltage of the thin film EL element from one electrode to the other electrode; A drive circuit for a thin-film EL element that is characterized by reducing the withstand voltage of the element. 2. The thin film EL element exhibits a hysteresis phenomenon in applied voltage and luminance characteristics, the voltage of the first power supply is a sustaining voltage, and the superimposed operating voltage is a write voltage to the selected picture element. A thin film according to claim 1, characterized in that
EL element drive circuit. 3. A backflow prevention diode is connected between the first voltage source, the first switching element, and the one electrode,
The thin film according to claim 1, characterized in that a series circuit of the second voltage source and a second switching element is connected in parallel with the diode.
EL element drive circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1081678A JPS54102924A (en) | 1978-01-31 | 1978-01-31 | Driving circuit of thin-film el element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1081678A JPS54102924A (en) | 1978-01-31 | 1978-01-31 | Driving circuit of thin-film el element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54102924A JPS54102924A (en) | 1979-08-13 |
JPS62510B2 true JPS62510B2 (en) | 1987-01-08 |
Family
ID=11760867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1081678A Granted JPS54102924A (en) | 1978-01-31 | 1978-01-31 | Driving circuit of thin-film el element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS54102924A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0399940A (en) * | 1989-09-13 | 1991-04-25 | Suzuki Motor Corp | Fuel tank for vehicle |
WO2019004163A1 (en) | 2017-06-29 | 2019-01-03 | ユケン工業株式会社 | Rust prevention member and method for producing same |
WO2022050079A1 (en) | 2020-09-04 | 2022-03-10 | ユケン工業株式会社 | Method for producing rust-proof member |
-
1978
- 1978-01-31 JP JP1081678A patent/JPS54102924A/en active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0399940A (en) * | 1989-09-13 | 1991-04-25 | Suzuki Motor Corp | Fuel tank for vehicle |
WO2019004163A1 (en) | 2017-06-29 | 2019-01-03 | ユケン工業株式会社 | Rust prevention member and method for producing same |
WO2022050079A1 (en) | 2020-09-04 | 2022-03-10 | ユケン工業株式会社 | Method for producing rust-proof member |
Also Published As
Publication number | Publication date |
---|---|
JPS54102924A (en) | 1979-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100293329B1 (en) | Active Matrix Electroluminescent Display and Driving Method | |
EP0595792B1 (en) | Method and apparatus for driving capacitive display device | |
EP1816634B1 (en) | Display device and display device driving method | |
US7609234B2 (en) | Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same | |
KR100550680B1 (en) | Display device and operating method thereof | |
US4594589A (en) | Method and circuit for driving electroluminescent display panels with a stepwise driving voltage | |
JPWO2002077958A1 (en) | Driver circuit for active matrix light emitting device | |
JPS62510B2 (en) | ||
US5032829A (en) | Thin film el display device | |
JPS62512B2 (en) | ||
JPS62515B2 (en) | ||
JP2619027B2 (en) | Display device driving method and device | |
GB2105085A (en) | Drive for thin-film electroluminescent display panel | |
JP2693238B2 (en) | Driving method of display device | |
JPS638479B2 (en) | ||
JPS624717B2 (en) | ||
JPS624718B2 (en) | ||
JPS62516B2 (en) | ||
JPS62511B2 (en) | ||
JPS62517B2 (en) | ||
JP2619084B2 (en) | Display device | |
JPH05273938A (en) | Method for driving matrix thin film electro-luminescence panel | |
JPS62507B2 (en) | ||
JPS6315588B2 (en) | ||
JPS62513B2 (en) |