JPS624717B2 - - Google Patents

Info

Publication number
JPS624717B2
JPS624717B2 JP3708678A JP3708678A JPS624717B2 JP S624717 B2 JPS624717 B2 JP S624717B2 JP 3708678 A JP3708678 A JP 3708678A JP 3708678 A JP3708678 A JP 3708678A JP S624717 B2 JPS624717 B2 JP S624717B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
capacitor
electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3708678A
Other languages
Japanese (ja)
Other versions
JPS54128630A (en
Inventor
Masahiro Ise
Kenzo Inazaki
Katsuyuki Machino
Chuji Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3708678A priority Critical patent/JPS54128630A/en
Publication of JPS54128630A publication Critical patent/JPS54128630A/en
Publication of JPS624717B2 publication Critical patent/JPS624717B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

【発明の詳細な説明】 <梗概> 本発明はメモリ付薄膜EL素子に対し、書込電
圧を変えることにより中間調書込を行なう回路に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION <Summary> The present invention relates to a circuit that performs halftone writing in a thin film EL element with memory by changing the writing voltage.

メモリ付マトリツクス薄膜EL素子を駆動する
ため、その駆動系統はデータ電極の選択回路をN
型トランジスタで構成し、走査電極の選択回路を
P型トランジスタで構成している。N型トランジ
スタは本願出願人が以前、出願したように高耐圧
化することが可能であるとともに、ゲート選択回
路も含めてドライバ回路を1つの半導体基板上に
作り、IC化することができる。しかし、P型ト
ランジスタは原理的にも高耐圧のものは製造困難
であり、1パツケージ当り4素子以上のものは製
造されていないという事実からも明らかなように
P型トランジスタの高集積化は不可能に近く、ゲ
ート選択回路等のロジツク回路とともにIC化で
きる見込みも極めて薄く、またこのトランジスタ
は製造コストが高い等、幾多の問題点を内包す
る。
In order to drive the matrix thin film EL element with memory, its drive system has a data electrode selection circuit of N
The scanning electrode selection circuit is composed of a P-type transistor. N-type transistors can be made to withstand high voltage as previously filed by the applicant of the present application, and the driver circuit including the gate selection circuit can be fabricated on one semiconductor substrate and integrated into an IC. However, in principle, it is difficult to manufacture P-type transistors with high voltage resistance, and as evidenced by the fact that no more than 4 elements per package have been manufactured, it is difficult to achieve high integration of P-type transistors. Although this is close to possible, there is very little hope that it will be integrated into an IC together with logic circuits such as gate selection circuits, and this transistor also has many problems, including high manufacturing costs.

本発明は走査電極を駆動するP型トランジスタ
の所要耐圧を下げる回路を用いて、駆動時の迅速
性を改善し、中間調書込を実行する技術を提唱す
るものである。
The present invention proposes a technique for improving driving speed and executing halftone writing using a circuit that lowers the required withstand voltage of a P-type transistor that drives a scan electrode.

<先願発明> メモリ付薄膜ELマトリツクス素子の構成及び
特性は本願出願人が出願した特願昭50−83767号
「大容量性表示素子の駆動回路」その他に説明さ
れている。
<Prior Application Invention> The structure and characteristics of the thin film EL matrix element with memory are described in Japanese Patent Application No. 50-83767 "Drive circuit for large capacitance display element" filed by the applicant of the present invention and others.

即ち、薄膜EL表示装置はガラス基板の上に透
明電極を縞状に配置し、この上に例えばY2O3
Si3N4、TiO2、Al2O3等の誘電物質を、更にこの
上に例えばMnをドープしたZnS、ZnSe等の蛍光
層を、その上に更にY2O3、Si3N4、TiO2、Al2O3
等の誘電物質を蒸着法、スパツタ法等の薄膜技術
により各々の層を500〜10000Aの厚さに被着する
とともに2重絶縁型3層構造にして、その上に上
記透明電極と直交する方向に縞状背面電極を配置
しマトリツクス形電極を構成する。かかる構造の
3層構造薄膜EL表示装置において、透明電極群
のうちの一つと背面電極群のうちの一つを選び適
当な交流電圧を印加すると、この両電極が交差し
て挾まれた微少面積部分が発光する。これが画面
の一絵素に相当する。これの組合せによつて、文
字、記号、模様等が表示される。
That is, in a thin film EL display device, transparent electrodes are arranged in stripes on a glass substrate, and on this, for example, Y 2 O 3 ,
A dielectric material such as Si 3 N 4 , TiO 2 , Al 2 O 3 , etc., a fluorescent layer such as ZnS or ZnSe doped with Mn on top of this, and then Y 2 O 3 , Si 3 N 4 , etc. TiO2 , Al2O3
A layer of dielectric material such as the above is deposited to a thickness of 500 to 10,000 A using a thin film technique such as vapor deposition or sputtering, and a double-insulated three-layer structure is formed. A striped back electrode is arranged on the surface of the substrate to form a matrix electrode. In a three-layer thin-film EL display device with such a structure, when one of the transparent electrode groups and one of the back electrode groups is selected and an appropriate AC voltage is applied, a small area sandwiched between the two electrodes intersects. Parts glow. This corresponds to one picture element on the screen. By combining these, characters, symbols, patterns, etc. are displayed.

このような構造のEL素子は輝度や寿命、安定
性の点で従来の分散型EL素子に比して優れた特
性を有しているが、このEL素子は更に新たな特
性として印加電圧と発光輝度の間にヒステリシス
特性を示す。即ち電圧振幅V1のパルスを維持電
圧として印加すると、輝度は低レベルの輝度B1
にある。ここで維持電圧V1は発光閾値電圧Vth
するとV1>Vthに設定されている。維持電圧V1
連続印加期間中輝度はB1に維持される。次に書
込み電圧V2(V2>V1)を印加すると、輝度は高レ
ベルの輝度B3にまで一挙に上昇し、以後、電圧
が維持電圧V1に再び戻つても輝度は先の輝度B1
より大きい輝度B2に落着く。維持電圧V1の連続
印加では輝度はB2に維持される。この状態のと
き、次に消去電圧V3(V3<V1)を印加すると、輝
度レベルは急激に減少し、再び維持電圧V1まで
戻すと前の低レベルの輝度B1に落着く。この履
歴現象は書き込み電圧の振幅やパルス幅、パルス
周波数に応じて任意の小ループをとりうる。即ち
中間調の表示も可能である。
EL elements with this structure have superior characteristics compared to conventional distributed EL elements in terms of brightness, lifespan, and stability, but this EL element also has new characteristics that improve the applied voltage and light emission. Shows hysteresis characteristics during brightness. In other words, when a pulse with voltage amplitude V 1 is applied as a sustaining voltage, the brightness decreases to the low level brightness B 1
It is in. Here, the sustaining voltage V 1 is set to be V 1 >V th , where V th is the light emission threshold voltage. The brightness is maintained at B 1 during the period of continuous application of the maintenance voltage V 1 . Next, when the write voltage V 2 (V 2 > V 1 ) is applied, the brightness increases all at once to the high level brightness B 3 , and thereafter, even if the voltage returns to the maintenance voltage V 1 again, the brightness remains the same as before. B 1
The brightness settles to B2 , which is greater. The brightness is maintained at B2 by continuous application of the sustaining voltage V1 . In this state, when the erase voltage V 3 (V 3 <V 1 ) is applied next, the brightness level decreases rapidly, and when it is returned to the sustaining voltage V 1 again, it settles to the previous low level of brightness B 1 . This hysteresis phenomenon can take any small loop depending on the amplitude, pulse width, and pulse frequency of the write voltage. That is, it is also possible to display halftones.

このように一度書き込み電圧、又は消去電圧を
与えると、各絵素は維持パルスによつてそれぞれ
与えられた階調を失わずに発光し続けるのが、
EL表示装置の他の表示装置に無い大きな特徴で
ある。上記の各電圧は組成や膜厚の物理条件や製
造条件、印加波形により大分異なるが、因みにあ
る試作例ではVth=200V、V1=210V、V2=210〜
280V、V3=190Vなる値を得ている。
In this way, once a write voltage or an erase voltage is applied, each picture element continues to emit light without losing the gradation given by the sustain pulse.
This is a major feature of EL display devices that other display devices do not have. The above voltages vary greatly depending on the physical conditions of composition and film thickness, manufacturing conditions, and applied waveform, but in a prototype example, V th = 200 V, V 1 = 210 V, V 2 = 210 ~
The values are 280V and V 3 = 190V.

この薄膜ELパルスの駆動回路を本発明者等は
特願昭52−126948号「薄膜EL素子の駆動回路」
及び特願昭52−130529号「薄膜EL素子の駆動回
路」で特許出願したのでこれを先願発明として第
1図に示し以下説明する。
This thin film EL pulse drive circuit was developed by the present inventors in Japanese Patent Application No. 52-126948 entitled "Drive Circuit for Thin Film EL Element".
and Japanese Patent Application No. 52-130529 ``Driving circuit for thin film EL element'', this is shown in FIG. 1 as a prior invention and will be described below.

10は前記薄膜EL素子であり、ここでは透明
電極11よりなる列(X)電極X1〜Xnと、アル
ミニウム電極12よりなる行(Y)電極Y1〜Yo
のみを示す。
Reference numeral 10 denotes the thin film EL element, in which column (X) electrodes X 1 to X n are made of transparent electrodes 11 and row (Y) electrodes Y 1 to Y o are made of aluminum electrodes 12.
Only shown.

20はY電極へ正の維持電圧Vs1を電源ライン
Aより供給する回路で、維持信号T1によつて動
作するトランジスタ21,22よりなり、各電極
Y1〜Yoとは各電極に接続したダイオード23,
23,………を介して接続する。
Reference numeral 20 denotes a circuit that supplies a positive sustaining voltage V s1 to the Y electrode from the power supply line A, and is composed of transistors 21 and 22 operated by the sustaining signal T 1 .
Y 1 to Y o are the diodes 23 connected to each electrode,
Connect via 23, .

30は維持駆動時に全のX電極をアースに導く
回路で、維持信号T4によつて動作するトランジ
スタ31よりなり、各電極X1〜Xnとダイオード
32,32………を介して接続される。
Reference numeral 30 denotes a circuit that leads all the X electrodes to ground during sustain drive, and is composed of a transistor 31 that operates in response to a sustain signal T4 , and is connected to each electrode X1 to Xn via diodes 32, 32, . . . Ru.

40は全てのX電極へラインBより正の維持電
圧Vs1を供給する回路で、ラインCに加えられる
維持信号T3によつて動作するトランジスタ4
1,42よりなり、各電極X1〜Xnとはダイオー
ド43,43,………を介して接続される。
40 is a circuit that supplies a positive sustaining voltage V s1 from line B to all X electrodes, and transistor 4 is operated by a sustaining signal T 3 applied to line C.
1 and 42, and are connected to each of the electrodes X 1 to X n via diodes 43, 43, .

50は全てのY電極Y1〜Yoをアースに導く回
路で、各電極はダイオード51,51,………を
介して維持信号T2によつて動作するトランジス
タ52に接続される。
Reference numeral 50 denotes a circuit that connects all the Y electrodes Y 1 to Y o to the ground, and each electrode is connected via diodes 51, 51, . . . to a transistor 52 operated by a sustain signal T 2 .

60はY電極Y1〜Yoを選択するスイツチング
回路で、各電極に電圧Vw,Ve,Vrを供給する
電源63のラインD間に高耐圧P型スイツチング
トランジスタ61,………とダイオード62,…
……が接続され、上記トランジスタ61は垂直バ
イナリアドレス信号によつて、動作するデコーダ
(図示しない)により選択動作される。デコーダ
は高電圧トランジスタにより直接トランジスタ6
1のベースを駆動するように、或いはオプトアイ
ソレータ等によりバイナリアドレス信号のレベル
シフトを行い、5ボルト程度の出力によりトラン
ジスタ61のベースを駆動するように構成され
る。上記電源ラインDには書込み電圧、消去電
圧、読出し電圧を薄膜EL素子の動作モードに合
わせて選択的に出力し、上記トランジスタ61の
1個を通して選ばれたY電極の一つに上記各種電
圧を印加する。
Reference numeral 60 denotes a switching circuit for selecting Y electrodes Y 1 to Y o , and a high voltage P-type switching transistor 61, . and diode 62,...
. . . are connected, and the transistor 61 is selectively operated by a decoder (not shown) operated by a vertical binary address signal. The decoder is directly connected to the transistor 6 by the high voltage transistor.
The base of the transistor 61 is driven by an output of about 5 volts by level shifting the binary address signal using an opto-isolator or the like. A write voltage, an erase voltage, and a read voltage are selectively output to the power supply line D according to the operation mode of the thin film EL element, and the various voltages are applied to one of the selected Y electrodes through one of the transistors 61. Apply.

70はX電極をアースに導びくスイツチング回
路で、各電極X1〜Xnに高耐圧N型トランジスタ
71,………が電極X1〜Xnとアース間に接続さ
れる。このトランジスタのベースには、書込み信
号WRITE、消去信号ERASEが水平パイナリア
ドレス信号によつて動作するアナログスイツチ
(図示しない)を介して加えらる。このトランジ
スタ71,………は書込み、消去、読出しの時の
電極を選択するスイツチング素子として作用す
る。
Reference numeral 70 denotes a switching circuit for guiding the X electrodes to the ground, and high voltage N-type transistors 71, . . . are connected to each of the electrodes X 1 to X n between the electrodes X 1 to X n and the ground. A write signal WRITE and an erase signal ERASE are applied to the base of this transistor via an analog switch (not shown) operated by a horizontal pinary address signal. These transistors 71, . . . act as switching elements for selecting electrodes during writing, erasing, and reading.

この駆動回路の動作を第2図に示すタイムチヤ
ートとともに説明する。
The operation of this drive circuit will be explained with reference to the time chart shown in FIG.

Γ維持駆動 第1のタイミングで信号T1が回路20に加え
られるとともに、信号T4が回路30に加えられ
る。従つて、維持電圧Vs1はトランジスタ22→
ダイオード23,………→Y電極→X電極→ダイ
オード32,………トランジスタ31を介して加
えられる。
Γ Maintain Drive At the first timing, the signal T 1 is applied to the circuit 20 and the signal T 4 is applied to the circuit 30. Therefore, the sustaining voltage V s1 is the transistor 22→
It is applied via the diode 23,...→Y electrode→X electrode→diode 32,...transistor 31.

第2のタイミングで信号T2が回路50に加え
られ、ダイオード44→ダイオード43,………
→X電極→Y電極→ダイオード51,………→ト
ランジスタ52の回路に残留している電荷を放電
させる。これは残留電荷による薄膜EL表示のブ
レークダウンを防止するためである。
At the second timing, the signal T 2 is applied to the circuit 50, and the diode 44→diode 43,...
→X electrode→Y electrode→diode 51, . . . →Discharge the charge remaining in the circuit of transistor 52. This is to prevent breakdown of the thin film EL display due to residual charges.

第3のタイミングで信号T2が回路50に、ま
た信号T3が回路40に加えられる。従つて、維
持電圧Vs1はトランジスタ24→ダイオード4
3,………→X電極→Y電極→ダイオード51,
………→トランジスタ52を介して加えられる。
このときの維持電圧は薄膜EL素子に対して前記
と逆方向に加えられることとなる。
At the third timing, the signal T 2 is applied to the circuit 50 and the signal T 3 is applied to the circuit 40. Therefore, the sustaining voltage V s1 is from transistor 24 to diode 4.
3, ......→X electrode→Y electrode→diode 51,
......→Added via transistor 52.
At this time, the sustaining voltage is applied to the thin film EL element in the opposite direction to that described above.

第4のタイミングで信号T4が回路30に加え
られ、ダイオード24→ダイオード23,………
→Y電極→X電極→ダイオード32,………トラ
ンジスタ31→の回路で残留電荷を放電させる。
At the fourth timing, the signal T 4 is applied to the circuit 30, and the diode 24→diode 23,...
→ Y electrode → X electrode → diode 32, ...... Transistor 31 → discharges the residual charge in the circuit.

以上の4つのタイミングを順次繰返して、維持
駆動を行う。
The above four timings are sequentially repeated to perform maintenance drive.

Γ書込み、消去、読出し駆動 薄膜EL素子の駆動モード、例えば書込み、消
去、読出し駆動に合わせて電源63は書込み電圧
w、消去電圧Ve、読出し電圧VrをラインDに
出力する。
Γ Write, erase, read drive The power supply 63 outputs a write voltage V w , an erase voltage V e , and a read voltage V r to the line D according to the drive mode of the thin film EL element, for example, write, erase, or read drive.

そして、書込み、消去、或いは読出しを希望す
る絵素に接続されたX電極及びX電極のトランジ
スタ61,71を電極選択信号により選択的にオ
ンする。電極選択信号は維持駆動の第4のタイミ
ング終了後で第1のタイミングの開始前に与えら
れる。このため書込み電圧Vw、消去電圧Ve或い
は読出し電圧Vrは、ラインD→トランジスタ6
1→ダイオード62→Y電極→X電極→トランジ
スタ71の回路で加えられる。このときの駆動は
点順次方式、又は線順次方式により行われる。
Then, the X electrode and the X electrode transistors 61 and 71 connected to the picture element desired to be written, erased, or read are selectively turned on by the electrode selection signal. The electrode selection signal is applied after the fourth timing of sustain driving ends and before the first timing starts. Therefore, the write voltage V w , erase voltage V e or read voltage V r is changed from line D to transistor 6.
1→diode 62→Y electrode→X electrode→transistor 71. Driving at this time is performed by a point sequential method or a line sequential method.

上記回路において、書込み電圧Vw、消去電圧
e及び読出し電圧Vrは維持電圧が加えられてい
ない時、即ち0Vの時加えられるから、トランジ
スタ61,………,71,………の耐圧は書込み
電圧Vw以上例えば250ボルト以上を必要とす
る。こはダイオード23,32,43,51,2
4,44に対しても同様にあてはまり、同じだけ
の耐圧を必要とする。トランジスタ61,71、
ダイオード23,32,43,51は薄膜EL素
子の電極数と同数用意する必要があるので、これ
ら各素子はIC化しなければ小型化することはで
きない。ところで、N型トランジスタ71はロジ
ツク回路も含めてIC化することが可能であるが
P型トランジスタ61は高耐圧のものを作ること
が困難であるばかりでなく、集積化することは殆
んど不可能である。
In the above circuit, the write voltage V w , the erase voltage V e and the read voltage V r are applied when the sustain voltage is not applied, that is, when the voltage is 0 V, so the withstand voltage of the transistors 61, 71, 71, . requires a write voltage Vw or higher, for example, 250 volts or higher. This is the diode 23, 32, 43, 51, 2
The same applies to 4 and 44, and the same amount of withstand voltage is required. transistors 61, 71,
Since it is necessary to prepare the same number of diodes 23, 32, 43, and 51 as the number of electrodes of the thin film EL element, each of these elements cannot be miniaturized unless they are integrated into ICs. By the way, the N-type transistor 71 can be integrated into an IC including a logic circuit, but the P-type transistor 61 is not only difficult to manufacture with high voltage resistance, but also almost impossible to integrate. It is possible.

上記問導点に鑑み、特にP型トランジスタ61
の所要耐圧を低減した基本回路を第3図に示し、
その動作を4図のタイムチヤートとともに説明す
る。
In view of the above points, in particular, the P-type transistor 61
Figure 3 shows a basic circuit that reduces the required withstand voltage.
The operation will be explained with reference to the time chart shown in FIG.

第3図において、第1図と同一回路部分はは同
一符号を付して説明を詳略する。但し、トランジ
スタ61,71は第1図ではバイポーラトランジ
スタであるが、第3図ではMOSトランジスタで
あるのでシンボルを変え、符号を61′,71′と
している。また電源81は耐圧軽減電圧発生部で
あり、この実施例では維持電圧源である。第3図
において電源63′は書込補助電圧Vweを発生
し、この電圧は書込み電圧Vwと維持電圧Vs1
の間に、Vwe=Vw−Vs1の関係がある。電源6
3′はトランジスタ61′のソース共通ラインとダ
イオード23のアノード共通ライン間に接続され
る。
In FIG. 3, circuit parts that are the same as those in FIG. However, although the transistors 61 and 71 are bipolar transistors in FIG. 1, they are MOS transistors in FIG. 3, so the symbols are changed and the symbols are 61' and 71'. Further, the power supply 81 is a withstand voltage reduction voltage generating section, and in this embodiment is a sustaining voltage source. In FIG. 3, a power supply 63' generates a write auxiliary voltage V we , which has a relationship between the write voltage V w and the sustain voltage V s1 as V we =V w −V s1 . power supply 6
3' is connected between the source common line of the transistor 61' and the anode common line of the diode 23.

第3図を簡略化した回路を第5図に示す。第5
図では薄膜EL素子を1絵素ELだけ表わしそのX
及びY電極を1本だけで表わしている。また選択
トランジスタ61′,71′、ダイオード23,3
2,43,51も1個だけ表わしている。
FIG. 5 shows a simplified circuit of FIG. 3. Fifth
In the figure, only one pixel EL of a thin film EL element is shown, and its
and only one Y electrode is shown. Also, selection transistors 61', 71', diodes 23, 3
Only one number 2, 43, and 51 is also represented.

第3図、第5図の回路において、維持駆動は第
1図の回路と同様に行われるので説明を省略す
る。
In the circuits shown in FIGS. 3 and 5, sustain driving is performed in the same manner as in the circuit shown in FIG. 1, so a description thereof will be omitted.

書込み、消去、読出しなど電極を選択して駆動
するタイミングは第1図の場合とは異なり、第4
図の如く動作する。ここでは書込み駆動を例にし
て説明する。
The timing of selecting and driving the electrodes such as writing, erasing, and reading is different from that in Figure 1, and is
It works as shown in the figure. Here, write drive will be explained as an example.

書込み駆動は3段階よりなる。 The write drive consists of three stages.

信号T1とT4が回路20と30に加えられ、維
持電圧Vs1を薄膜EL素子の全絵素に印加し、薄
膜EL素子の両端電圧が維持電圧Vs1になるまで
加える。
Signals T 1 and T 4 are applied to circuits 20 and 30 to apply a sustain voltage V s1 to all pixels of the thin film EL device until the voltage across the thin film EL device reaches the sustain voltage V s1 .

次に、信号T1は加え続け、信号T4は0にす
る。そして書込みを希望する絵素を含むX電極及
びY電極を選択するため、電極選択信号TvとTh
をトランジスタ61′,71′に加える。従つて書
込み絵素には維持電圧Vs1と書込補助電圧Vwe
重畳されて印加され、書込み絵素は発光する。
Then the signal T 1 continues to be applied and the signal T 4 goes to zero. Then, in order to select the X electrode and Y electrode containing the picture element desired for writing, electrode selection signals T v and T h are used.
is added to the transistors 61' and 71'. Therefore, the sustain voltage V s1 and the write auxiliary voltage V we are applied in a superimposed manner to the write picture element, and the write picture element emits light.

最後に信号T1,Tv,Thを0にして記号T2
T4を加えて放電回路を形成し、薄膜EL素子の両
端電圧を0にする。
Finally, the signals T 1 , T v , T h are set to 0 and the symbols T 2 ,
A discharge circuit is formed by applying T4 , and the voltage across the thin film EL element is set to zero.

上記回路構成は第5図の回路より明らかなよう
にダイオード23の両端に書込用電源63′とト
ランジスタ61′とダイオード62の直列回路を
並列に接続し、且つ第4図より明らかなように維
持電圧Vs1を全絵素に印加した後、書込補助電圧
weを印加している点が特徴である。
As is clear from the circuit of FIG. 5, the above circuit configuration has a series circuit of a write power supply 63', a transistor 61', and a diode 62 connected in parallel across both ends of the diode 23, and as is clear from the circuit of FIG. The feature is that the write auxiliary voltage V we is applied after the sustain voltage V s1 is applied to all picture elements.

このため上記回路構成によれば次の理由で耐圧
が軽減される。
Therefore, according to the above circuit configuration, the withstand voltage is reduced for the following reason.

(1) 維持電圧Vs1を薄膜EL素子の全絵素に印加
した後、書込補助電圧Vweを印加する場合に初
めトランジスタ22と31をオンにして全絵素
に維持電圧を加えると、薄膜EL素子は電極間
に蛍光層を挾持する絶縁層を介在させているか
ら等価的にコンデンサと考えることができ、そ
のため維持電圧の印加後にトランジスタ31を
オフにしても薄膜EL素子の両端電圧は維持電
圧を保つている。従つて書込補助電圧Vweを印
加する場合のトランジスタ61′,71′のオン
耐圧は書込補助電圧Vweとなる。
(1) After applying the sustain voltage V s1 to all picture elements of the thin-film EL element, when applying the write auxiliary voltage V we , first turn on transistors 22 and 31 and apply the sustain voltage to all picture elements. Since the thin film EL element has an insulating layer interposed between the electrodes to sandwich the fluorescent layer, it can be equivalently thought of as a capacitor.Therefore, even if the transistor 31 is turned off after applying the sustain voltage, the voltage across the thin film EL element remains unchanged. It maintains the maintenance voltage. Therefore, when the write auxiliary voltage V we is applied, the on-breakdown voltage of the transistors 61' and 71' becomes the write auxiliary voltage V we .

(2) 書込み絵素に書込み電圧Vwが印加された
後、第5図に示すS点が0電位になつた場合、
書込用電源63′、トランジスタ61′、ダイオ
ード62の直列回路に書込み電圧Vwが印加さ
れることになるが、このときダイオード62は
この電圧に対して逆方向であるから、ダイオー
ド62がオフになり、トランジスタ61′に電
圧が印加されるのを阻止する。従つてこの場合
には、ダイオード62の耐圧が充分にあればト
ランジスタ61′の耐圧は高電圧を必要としな
い 以上の理由によつてトランジスタ61′の絶対
耐圧は書込補助電圧Vwe以上、トランジスタ7
1′のオン耐圧は書込補助電圧Vwe以上、トラン
ジスタ71′のオフ耐圧は維持電圧Vs1以上とな
る。1例として維持電圧Vs1は210ボルト、書込
補助電圧Vweは35ボルト程度である。
(2) After the write voltage V w is applied to the write picture element, when the S point shown in Fig. 5 becomes 0 potential,
A write voltage V w is applied to the series circuit of the write power supply 63', the transistor 61', and the diode 62, but at this time, the diode 62 is in the opposite direction to this voltage, so the diode 62 is turned off. , which prevents voltage from being applied to transistor 61'. Therefore, in this case, if the withstand voltage of the diode 62 is sufficient, the withstand voltage of the transistor 61' does not require a high voltage.For the above reasons, the absolute withstand voltage of the transistor 61' is higher than the write auxiliary voltage Vwe , 7
The on-breakdown voltage of the transistor 71' is higher than the write auxiliary voltage Vwe , and the off-breakdown voltage of the transistor 71' is higher than the sustain voltage Vs1 . As an example, the sustain voltage V s1 is about 210 volts, and the write auxiliary voltage V we is about 35 volts.

上記回路構成は一度の書込動作で1点を書込む
点順次方式を基調としている。
The above circuit configuration is based on a point sequential method in which one point is written in one write operation.

<本発明の説明> 本発明は上記回路構成を用いて、選択X電極を
接地、選択Y電極に書込用、消去用、読出用電圧
を印加する場合、非選択Y電極にも重畳して、上
記各電圧の1/2電圧値を印加することにより、Y
電極選択スイツチトランジスタの耐圧を略々半減
すると同時に廻り込み容量の影響を除き、線順次
走査を可能とするとともに中間調書込、消去を実
行する駆動方式を提供することを目的とするもの
である。
<Description of the present invention> The present invention uses the above circuit configuration to ground the selected X electrode, and when applying write, erase, and read voltages to the selected Y electrode, the voltages are applied to the non-selected Y electrodes as well. , by applying 1/2 voltage value of each voltage above, Y
It is an object of the present invention to provide a drive system that can reduce the withstand voltage of an electrode selection switch transistor by approximately half, eliminate the influence of wrap-around capacitance, enable line sequential scanning, and perform halftone writing and erasing.

以下、本発明の1実施例について、図面を参照
しながら詳細に説明する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

第6図は本発明の1実施例を示す基本回路図で
ある。第7図は第6図に示す実施例の動作説明に
供するタイムチヤート図である。
FIG. 6 is a basic circuit diagram showing one embodiment of the present invention. FIG. 7 is a time chart for explaining the operation of the embodiment shown in FIG.

第6図に於て同一符号はそれぞれ第3図、第5
図と同一内容を示す。64は書込補助電圧保持用
コンデンサ、65はコンデンサ64を書込補助電
圧まで充電する前にダイオード24とともにコン
デンサ64の両端電位を零にリセツトするための
トランジスター、66はコンデンサ64とダイオ
ード23,24との共通接続部A点が維持電圧等
の高電圧まで上昇した時オフとなり、後述するエ
ミツタフオロワ94等を保護するダイオードであ
る。91はバイナリイ・データに対応した電流を
出力するDAコンバータ、92はDAコンバータ9
1の出力電流を低インピーダンスで受け、出力端
での電圧如何にかかわらず一定電流を流すための
トランジスタ、93はトランジスタ92のコレク
タ端子とエミツタフオロワ94のベース端子とに
共通接続され、該共通接続部C点の電圧を書込電
圧源63の電圧からDAコンバータ91の出力電
流に応じて低下させ、バイナリイ・データに対応
した電圧を発生させるための抵抗、94はC点で
の高インピーダンスを充分低くするため附加した
エミツタフオロワである。
The same reference numerals in Figure 6 refer to Figures 3 and 5, respectively.
Shows the same content as the figure. 64 is a capacitor for holding the write auxiliary voltage, 65 is a transistor for resetting the potential across the capacitor 64 to zero together with the diode 24 before charging the capacitor 64 to the write auxiliary voltage, and 66 is the capacitor 64 and the diodes 23, 24. This is a diode that is turned off when the common connection point A with the terminal rises to a high voltage such as a maintenance voltage, and protects the emitter follower 94, etc., which will be described later. 91 is a DA converter that outputs a current corresponding to binary data, 92 is a DA converter 9
A transistor 93 is connected in common to the collector terminal of the transistor 92 and the base terminal of the emitter follower 94, and the common connection portion A resistor 94 is used to reduce the voltage at point C from the voltage of the write voltage source 63 in accordance with the output current of the DA converter 91, and to generate a voltage corresponding to binary data. This is the emitsuta follower added for this purpose.

トランジスタ65のコレクター側にはエミツタ
フオロワ94のベース端子と接続される経路上及
びダイオード66と接続される経路上にダイオー
ド95が介設されている。従つてトランジスタ6
5がオンの時点でエミツタフオロワ94のベース
電位が零となりエミツタフオロワ94とダイオー
ド66の共通接地点D点の電位が零となる。
A diode 95 is interposed on the collector side of the transistor 65 on a path connected to the base terminal of an emitter follower 94 and on a path connected to the diode 66. Therefore transistor 6
5 is on, the base potential of the emitter follower 94 becomes zero, and the potential at the common ground point D of the emitter follower 94 and the diode 66 becomes zero.

ダイオード101はダイオード24と、ダイオ
ード102はダイオード66と、トランジスター
103はトランジスター94と、トランジスタ1
04はトランジスター92と、電圧源105は電
圧源63と、抵抗106は抵抗93と、それぞれ
書込動作時に同様の作用をする。抵抗106と抵
抗93は等しい書込補助電圧を発生させるため、
抵抗値を相等しい値に設定する必要がある。
The diode 101 is connected to the diode 24, the diode 102 is connected to the diode 66, the transistor 103 is connected to the transistor 94, and the transistor 1
04 acts in the same way as the transistor 92, the voltage source 105 acts in the same way as the voltage source 63, and the resistor 106 acts in the same way as the resistance 93 during the write operation. Since the resistor 106 and the resistor 93 generate the same write auxiliary voltage,
It is necessary to set the resistance values to equal values.

107は書込み時にオンとなり、F点の電位を
s+(コンデンサ110に充電された電圧)に上昇
させるためのスイツチングトランジスター、10
8はF点の電位が上昇し、Vs以上になつた時オ
フになり、VsをF点から切離すためのダイオー
ド、109はコンデンサ110に書込補助電圧を
充電する時オンになり、コンデンサ110の一端
を接地してコンデンサ110を書込補助電圧まで
充電する一方の経路を形成するトランジスタ、1
10は書込補助電圧保持用コンデンサ、111は
書込時のみオンとなり、その他の時はコンデンサ
110をF点から切離すためのダイオードであ
る。
107 is a switching transistor that is turned on during writing and increases the potential at point F to V s + (voltage charged in capacitor 110);
8 is a diode that turns off when the potential at point F rises and exceeds V s and disconnects V s from point F; 109 turns on when the capacitor 110 is charged with the writing auxiliary voltage; a transistor that forms one path for grounding one end of the capacitor 110 and charging the capacitor 110 to a write auxiliary voltage;
10 is a capacitor for holding a write auxiliary voltage, and 111 is a diode that is turned on only during writing and disconnects the capacitor 110 from point F at other times.

書込動作を行なう前には、前述した如く書込絵
素の両端電位は零に設定されている。
Before a write operation is performed, the potentials across the write picture element are set to zero, as described above.

書込みに対する基本的動作は次のようにして行
なわれる。タイミング信号を第7図に示す。
The basic operation for writing is performed as follows. The timing signals are shown in FIG.

(1) 書込動作に移る前にDIS信号によりトランジ
スタ65をオンにし、ダイオード24→コンデ
ンサ64→トランジスタ65の経路でコンデン
サ64を放電させ、両端電位を零にする(リセ
ツト)。同時に、この時点までにDAコンバータ
91に所要の値をセツトする。この結果D点の
電圧=(書込電圧源63の電圧)−抵抗93の抵抗値
R×(DAコンバータ91の出力電流)となり適切
な書込補助電圧になる。
(1) Before proceeding to the write operation, the transistor 65 is turned on by the DIS signal, and the capacitor 64 is discharged along the path from the diode 24 to the capacitor 64 to the transistor 65, and the potential at both ends is brought to zero (reset). At the same time, the required values are set in the DA converter 91 up to this point. As a result, the voltage at point D = (voltage of write voltage source 63) - resistance value R of resistor 93 x (output current of DA converter 91), resulting in an appropriate write auxiliary voltage.

(2) 次にT2によりトランジスタ52をオンにす
れば、D点の電圧がダイオード66→コンデン
サ61→ダイオード23→トランジスタ52の
経路でコンデンサ64に印加され、コンデンサ
64の両端電圧が適切な書込補助電圧にセツト
される。コンデンサ64の値はELに書込を行
なつてもほとんど電位低下のないように大きく
選定されているので(〜1μF)一度書込補助
電圧に充電すれば、リーク分等は無視でき、そ
のままの電圧を保持する。
(2) Next, when the transistor 52 is turned on by T 2 , the voltage at point D is applied to the capacitor 64 via the path of diode 66 → capacitor 61 → diode 23 → transistor 52, and the voltage across the capacitor 64 is adjusted to an appropriate value. is set to the included auxiliary voltage. The value of the capacitor 64 is selected to be large (~1μF) so that there is almost no potential drop even when writing to EL, so once it is charged to the write auxiliary voltage, leakage etc. can be ignored and it can be used as is. Hold voltage.

(3) 続いて前述したと同様の方式により書込動作
を行なえば、書込電圧に対応してEL素子の選
択絵素は書込まれる。
(3) Subsequently, when a write operation is performed in the same manner as described above, the selected picture element of the EL element is written in accordance with the write voltage.

第7図に於いてAはトランジスター109のベ
ース端子に現出するチヤージ(CHARGE)信号
で、これはトランジスタ103→ダイオード10
2→コンデンサ110→トランジスタ109の経
路で書込補助電圧充電部を構成するための信号で
ある。またBはコンデンサ64,110の両端電
圧波形である。
In FIG. 7, A is a charge signal appearing at the base terminal of the transistor 109, which is transmitted from the transistor 103 to the diode 10.
This is a signal for configuring a write auxiliary voltage charging section along the path 2→capacitor 110→transistor 109. Further, B is a voltage waveform across the capacitors 64 and 110.

上記回路構成に於いて、トランジスタ92,1
04は同一電流源、即ちDAコンバータ91の出
力電流からトランジスタ92,104を通して電
流を2等分する必要があるため、極力VBE,hfe
の揃つたペアタイプのものを用いることが望まし
い。VBE,hfeが異なればその程度に応じて電流
配分が不均等となり、このためコンデンサ64,
110の充電々圧のアンバランスを引き起こし、
非選択絵素に悪影響を及ぼす。
In the above circuit configuration, transistors 92,1
04 is the same current source, that is, the output current of the DA converter 91, and it is necessary to divide the current into two through transistors 92 and 104, so V BE , hfe
It is preferable to use a pair type with a matching number. If V BE and hfe differ, the current distribution will be uneven depending on the degree, and therefore the capacitors 64,
This causes an imbalance in the charge and pressure of 110,
It has a negative effect on non-selected picture elements.

トランジスタ群61′の内オンにするトランジ
スタを決定する電極指定用ロジツク回路を構成す
る場合、CMOSを浮遊状態で用いるのがスペー
ス、消費電力の点で有利であるが、その場合コン
デンサ64と直列に固定電圧源(10V程度)を挿
入する必要がある。この場合には電圧源105の
電圧は印加源63の電圧と固定電圧の合計値にし
なければVt=1/2Vwの関係が満足されず電圧の
アンバランスが生ずる。しかしトランジスター9
2,104とも一定のベース電流印加時にはコレ
クタ電流はコレクタ電圧が変化してもほぼ一定で
あるので、何ら不都合を生じない。トランジスタ
61′の耐圧はEL素子への最大書込補助電圧の1/
2であり、18V程度で充分である。
When configuring an electrode designation logic circuit that determines which transistor to turn on in the transistor group 61', it is advantageous to use CMOS in a floating state in terms of space and power consumption. It is necessary to insert a fixed voltage source (about 10V). In this case, unless the voltage of the voltage source 105 is set to the sum of the voltage of the application source 63 and the fixed voltage, the relationship of V t =1/2V w will not be satisfied, resulting in voltage imbalance. But transistor 9
In both cases, when a constant base current is applied, the collector current remains almost constant even if the collector voltage changes, so no problem occurs. The withstand voltage of transistor 61' is 1/ of the maximum write auxiliary voltage to the EL element.
2, and around 18V is sufficient.

中間調書込はパルス幅を変えることによつても
可能であるが、薄膜EL素子に対しては以下の理
由により本発明の方が優る。
Although halftone writing is also possible by changing the pulse width, the present invention is superior to thin film EL elements for the following reasons.

即ち、中間調パルス幅の変化によりとると8レ
ベル程度でも最低輝度を与えるパルス幅は数μ秒
程度となり、大きな透明電極抵抗の存在のため、
電極引出し部ではほぼ完全に印加されるとしても
先端部では印加されない惧れがあり、輝度ムラが
大きくなる。これに対して本発明の如く電圧を変
えて書込んだ場合には、充分のパルス幅がとれ
る。また、パルス幅が狭いと電極選択トランジス
タのhfo(MOSではgm)のバラツキがパルス幅
に大きな影響を与え、出力パルスはかなりのバラ
ツキを生ずる。これを除くためにはトランジスタ
の選別、抵抗等の調整が必要となり手間がかかる
のみならず、かなりのコストアツプにつながる
が、本発明はこのような問題から解放されてい
る。本発明は単にメモリ付薄膜EL素子のみでな
く、リフレツシユ型薄膜EL素子のように基本絵
素構成要素にコンデンサを含む場合にも実施可能
である。
That is, based on the change in halftone pulse width, the pulse width that provides the lowest brightness even at about 8 levels is about several microseconds, and due to the presence of a large transparent electrode resistance,
Even if the voltage is almost completely applied to the electrode lead-out portion, there is a risk that the voltage will not be applied to the tip portion, resulting in increased brightness unevenness. On the other hand, when writing is performed by changing the voltage as in the present invention, a sufficient pulse width can be obtained. Furthermore, if the pulse width is narrow, variations in hfo (gm in MOS) of the electrode selection transistor have a large effect on the pulse width, resulting in considerable variation in the output pulse. In order to eliminate this problem, it is necessary to select transistors and adjust resistors, etc., which not only takes time and effort, but also leads to a considerable increase in cost, but the present invention is free from such problems. The present invention is applicable not only to a thin film EL element with a memory but also to a case where a basic picture element component includes a capacitor, such as a refresh type thin film EL element.

また本発明において、書込み駆動をするとき、
維持電圧を全絵素に印加し、書込のためにコンデ
ンサの充電電圧を書込み絵素にのみ加えるので、
書込み絵素に書込み電圧を印加して書込みが行わ
れると同時に、その他の絵素には維持電圧が印加
され維持駆動することができる。
Further, in the present invention, when performing write driving,
The maintenance voltage is applied to all pixels, and the charging voltage of the capacitor for writing is applied only to the writing pixels.
At the same time that a write voltage is applied to the write picture element to perform writing, a sustain voltage is applied to the other picture elements so that they can be sustain-driven.

この書込み駆動は維持電圧の印加タイミングに
合わせて行われる。
This write drive is performed in accordance with the application timing of the sustain voltage.

選択されたY電極上の同一書込レベルのX電極
を一度に書込むことにより、X電極数がどのよう
に多くなつても(設定した階調−1)回だけの書
込で1ラインの中間調画像の書込を完了できるの
で、静止画、あるいは動きの遅い動画表示には本
発明は非常に有効なものとなる。(最低レベルの
書込は不必要である。) 次に消去又は読出し駆動は維持パルスの第4の
タイミングと第1のタイミングの間で行われ、上
記書込み駆動と同じ要領で実施される。但し、初
めに加える電圧は維持電圧Vs1ではなく、消去あ
るいは読出し電圧より書込用電圧Vwsだけ低い電
圧である。
By writing to the X electrodes at the same writing level on the selected Y electrode at once, one line can be written only once (set gradation - 1) times, no matter how many Since writing of a halftone image can be completed, the present invention is very effective for displaying still images or slow-moving moving images. (Writing to the lowest level is unnecessary.) Next, erasure or read driving is performed between the fourth timing and the first timing of the sustain pulse, and is performed in the same manner as the write driving described above. However, the voltage initially applied is not the sustain voltage V s1 but a voltage lower than the erase or read voltage by the write voltage V ws .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は先願発明の一実施例の回路図、第2図
は第1図のタイムチヤート、第3図は先願発明の
改良実施例の回路図、第4図は第3図の回路の動
作を説明するタイムチヤート、第5図は第3図の
概略回路図を示す。第6図は本発明の1実施例を
示す基本回路図、第7図は第6図の動作説明に供
するタイムチヤート図である。 10:薄膜EL素子、20:維持電圧印加回
路、30:X電極のアース回路、40:維持電圧
印加回路、50:Y電極のアース回路、60:Y
電極選択回路、63:書込用電圧源、64:コン
デンサ、70:X電極選択回路、81:耐圧軽減
電圧源、91:DAコンバータ。
Figure 1 is a circuit diagram of an embodiment of the earlier invention, Figure 2 is a time chart of Figure 1, Figure 3 is a circuit diagram of an improved embodiment of the earlier invention, and Figure 4 is the circuit of Figure 3. FIG. 5 shows a schematic circuit diagram of FIG. 3. FIG. 6 is a basic circuit diagram showing one embodiment of the present invention, and FIG. 7 is a time chart for explaining the operation of FIG. 10: Thin film EL element, 20: Sustaining voltage application circuit, 30: X electrode earthing circuit, 40: Sustaining voltage application circuit, 50: Y electrode earthing circuit, 60: Y
Electrode selection circuit, 63: Write voltage source, 64: Capacitor, 70: X electrode selection circuit, 81: Withstand voltage reduction voltage source, 91: DA converter.

Claims (1)

【特許請求の範囲】 1 互いに直交するマトリツクス電極間に薄膜
EL層を介在させてなり、印加電圧と発光輝度特
性にヒステリシス現象を呈する薄膜EL素子の駆
動回路において、 維持電圧源と、第1のスイツチング素子を含
み、該第1のスイツチング素子のオン時、前記マ
トリツクス電極間に、前記薄膜EL層に対する維
持電圧を印加する回路と、 前記第1のスイツチング素子と前記維持電圧源
の間にあつて、第1のコンデンサと第2のスイツ
チング素子を含み、前記維持電圧の印加後、前記
第1のスイツチング素子のオン状態を維持し、前
記第2のスイツチング素子のオン動作により前記
第1のコンデンサの充電電圧を前記維持電圧に重
畳せしめる回路と、 前記第1のスイツチング素子と前記マトリツク
ス電極の一方の電極間にあつて、第2のコンデン
サと第3のスイツチング素子を含み、前記第2の
スイツチング素子のオン動作に同期して前記第3
のスイツチング素子を選択的にオン状態とし、前
記第2のコンデンサの充電電圧を前記維持電圧と
前記第1のコンデンサの充電電圧の重畳電圧に重
畳せしめる回路と、 データ信号に呼応して前記第1のコンデンサと
前記第2のコンデンサの各充電電圧値を変換せし
めかつ各々の充電電圧を同電圧値とする回路と、 を具備して成り、 前記一方の電極より他方の電極へ選択電極を通
して前記維持電圧と前記第1及び第2のコンデン
サの充電電圧が重畳された書込み電圧を、非選択
電極を通して前記維持電圧と前記第1のコンデン
サの充電電圧が重畳された電圧を、それぞれ印加
して中間調書込みを実行することを特徴とする薄
膜EL素子の駆動回路。
[Claims] 1. A thin film between mutually orthogonal matrix electrodes.
A driving circuit for a thin-film EL element having an EL layer interposed therein and exhibiting a hysteresis phenomenon in applied voltage and luminance characteristics includes a sustaining voltage source and a first switching element, and when the first switching element is turned on, a circuit for applying a sustaining voltage to the thin film EL layer between the matrix electrodes, a first capacitor and a second switching element between the first switching element and the sustaining voltage source; a circuit that maintains the first switching element in an on state after application of a sustaining voltage, and superimposes the charged voltage of the first capacitor on the sustaining voltage by turning on the second switching element; between the switching element and one electrode of the matrix electrode, and includes a second capacitor and a third switching element, and the third switching element is turned on in synchronization with the turning-on operation of the second switching element.
a circuit for selectively turning on the switching element of the second capacitor to superimpose the charging voltage of the second capacitor on a superimposed voltage of the sustaining voltage and the charging voltage of the first capacitor; and a circuit for converting each charging voltage value of the capacitor and the second capacitor and making each charging voltage the same voltage value, and passing the selection electrode from the one electrode to the other electrode to perform the maintenance. A write voltage in which the voltage and the charging voltage of the first and second capacitors are superimposed is applied, and a voltage in which the sustaining voltage and the charging voltage of the first capacitor are superimposed is applied through the non-selected electrode, respectively. A drive circuit for a thin film EL element, which is characterized by executing writing.
JP3708678A 1978-03-29 1978-03-29 Circuit system for thin film el element Granted JPS54128630A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3708678A JPS54128630A (en) 1978-03-29 1978-03-29 Circuit system for thin film el element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3708678A JPS54128630A (en) 1978-03-29 1978-03-29 Circuit system for thin film el element

Publications (2)

Publication Number Publication Date
JPS54128630A JPS54128630A (en) 1979-10-05
JPS624717B2 true JPS624717B2 (en) 1987-01-31

Family

ID=12487735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3708678A Granted JPS54128630A (en) 1978-03-29 1978-03-29 Circuit system for thin film el element

Country Status (1)

Country Link
JP (1) JPS54128630A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0640173B2 (en) * 1987-02-05 1994-05-25 オリンパス光学工業株式会社 Endoscope

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0640173B2 (en) * 1987-02-05 1994-05-25 オリンパス光学工業株式会社 Endoscope

Also Published As

Publication number Publication date
JPS54128630A (en) 1979-10-05

Similar Documents

Publication Publication Date Title
US7358935B2 (en) Display device of digital drive type
EP0595792B1 (en) Method and apparatus for driving capacitive display device
US7071932B2 (en) Data voltage current drive amoled pixel circuit
US8587569B2 (en) Image display device and driving method thereof
JP2003223137A (en) Display device and its driving method
AU2003238700A1 (en) Light emitting element display apparatus and driving method thereof
JPH0546952B2 (en)
CN108806591B (en) Pixel device, driving method of pixel device, and display apparatus
JP2006503327A (en) Active matrix organic electroluminescence display device
JP2620585B2 (en) Display device driving method and device
JPS624717B2 (en)
CN107516489A (en) OLED pixel drive circuit and its driving method
JPS62512B2 (en)
JPS624718B2 (en)
JPS62510B2 (en)
JP2619027B2 (en) Display device driving method and device
JPS62511B2 (en)
JPS62516B2 (en)
JPS62515B2 (en)
JPS638479B2 (en)
JPS6311680B2 (en)
JPH1164893A (en) Liquid crystal display panel and driving method therefor
JPS62517B2 (en)
JPS62507B2 (en)
JPS6133198B2 (en)