JPS5828595B2 - Readout drive device for EL display device - Google Patents

Readout drive device for EL display device

Info

Publication number
JPS5828595B2
JPS5828595B2 JP7085176A JP7085176A JPS5828595B2 JP S5828595 B2 JPS5828595 B2 JP S5828595B2 JP 7085176 A JP7085176 A JP 7085176A JP 7085176 A JP7085176 A JP 7085176A JP S5828595 B2 JPS5828595 B2 JP S5828595B2
Authority
JP
Japan
Prior art keywords
voltage
read
line
drive
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7085176A
Other languages
Japanese (ja)
Other versions
JPS52153341A (en
Inventor
雅博 伊勢
憲三 稲崎
吉晴 金谷
悦夫 水上
忠二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP7085176A priority Critical patent/JPS5828595B2/en
Priority to GB2830976A priority patent/GB1556450A/en
Priority to FR7620774A priority patent/FR2317722A1/en
Priority to DE19762630622 priority patent/DE2630622C2/en
Publication of JPS52153341A publication Critical patent/JPS52153341A/en
Publication of JPS5828595B2 publication Critical patent/JPS5828595B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

【発明の詳細な説明】 ヒステリシスメモリーを有する薄膜EL表示装置におい
て維持交流駆動の下で、瞬時に維持交流振幅以上あるい
は以下の電圧を印加することによって、書込み又は消去
を行い、後続する維持交流電圧によって、その発光状態
又は消灯状態を維持する技術、および発光、消灯状態を
読出す技術は先願発明として、本出願人が既に出願して
いる。
DETAILED DESCRIPTION OF THE INVENTION In a thin film EL display device having a hysteresis memory, writing or erasing is performed by instantaneously applying a voltage equal to or less than the maintenance AC amplitude under maintenance AC driving, and the subsequent maintenance AC voltage is Accordingly, the technology for maintaining the light-emitting state or the light-off state, and the technology for reading the light-emission or light-off state have already been filed by the present applicant as prior inventions.

本発明は交流ヒステリシス現象、即ちメモIJ−機能を
有した薄膜ELマトリックスパネルの各絵素の発光状態
又は消灯状態を読出す回路に関するものである。
The present invention relates to a circuit for reading out the light emitting state or non-lighting state of each picture element of a thin film EL matrix panel having an AC hysteresis phenomenon, that is, a memo IJ-function.

まず、本発明の基礎となる、先願発明の技術を簡単に説
明しておく。
First, the technology of the prior invention, which is the basis of the present invention, will be briefly explained.

最初に薄膜EL表示装置の構成を説明する。First, the configuration of a thin film EL display device will be explained.

第1図に示したようにガラス基板1の上に透明電極2を
縞状に配置する。
As shown in FIG. 1, transparent electrodes 2 are arranged in stripes on a glass substrate 1.

この上に例えばY2O3等の誘電物質3を、更にこの上
に例えばMnをドープしたZnS等の螢光層4を、更に
その上に更にY2O3等の誘電物質31を蒸着法、スパ
ッタ法等により500〜10000人の厚さに被着して
2重絶縁型3層構造にし、その上に透明電極2と直交す
るような電極5を縞状に配置する。
A dielectric material 3 such as Y2O3 is deposited on top of this, a fluorescent layer 4 such as ZnS doped with Mn is further applied thereon, and a dielectric material 31 such as Y2O3 is further deposited on top of this by vapor deposition, sputtering, etc. The layer is deposited to a thickness of ~10,000 to form a double-insulated three-layer structure, and electrodes 5 perpendicular to the transparent electrode 2 are arranged in a striped pattern on top of the layer.

かかる構造にすると、第1の電極群2のうちの一つと、
第2の電極群5のうちの一つに適当な交流電圧が印加さ
れた場合、両電極が交叉して挾まれた微小面積のみが発
光することになり、これが画面の一絵素に相当する。
With such a structure, one of the first electrode group 2 and
When a suitable alternating current voltage is applied to one of the second electrode group 5, only a small area sandwiched between the two electrodes will emit light, which corresponds to one pixel on the screen. .

EL先発光る螢光層4を誘電体3,31で挾んでその上
に更に電極2,5を形成すればEL表示装置は構成でき
るのであるが、上記の如く、電極2゜5の形成を格子状
にしておくと、マトリックス表示パネルが形成できるの
である。
An EL display device can be constructed by sandwiching the phosphor layer 4 that emits light between the dielectrics 3 and 31 and further forming the electrodes 2 and 5 thereon, but as described above, the formation of the electrodes 2. By making it into a shape, a matrix display panel can be formed.

このような構造のELにおいては輝度や寿命・安定性の
点で従来の分散型EL素子に比して優れた特性を有して
いるが、個々の絵素は新たに輝度と印加電圧の間に第2
図すの如き履歴現象を示す。
EL with this structure has superior characteristics in terms of brightness, lifespan, and stability compared to conventional distributed EL elements, but each pixel has a new characteristic between brightness and applied voltage. second to
The historical phenomenon shown in the figure is shown.

この特性を第2図に従い説明すると、最初第2図aの如
く電圧振幅v1 のパルスを印加するト輝度は同図す
、cに示すようにB1のレベルにある。
This characteristic will be explained with reference to FIG. 2. First, when a pulse of voltage amplitude v1 is applied as shown in FIG. 2a, the luminance is at the B1 level as shown in FIG. 2c.

こ\で維持電圧■1 は発光閾値電圧vth とす
るとvl>vthである。
Here, when the sustaining voltage (1) is the light emission threshold voltage vth, vl>vth.

これに書き込み電圧V2 を印加すると輝度は一挙にB
3まで上昇し、以後電圧値を再び維持電圧■1に戻して
も輝度はB1より大きいB2に落着く、これに消去電圧
■3を印加すると輝度レベルは急激に減少し、再び維持
電圧■1まで戻すと輝度はB1に落着く。
When a write voltage V2 is applied to this, the brightness changes all at once to B.
After that, even if the voltage value is returned to the maintenance voltage ■1, the brightness settles to B2, which is larger than B1. When the erase voltage ■3 is applied to this, the brightness level decreases rapidly, and the brightness level decreases again to the maintenance voltage ■1. When the brightness is returned to B1, the brightness settles down to B1.

これら時間的な関係は第2図aに附された記号t1.t
3・・・・・・・・・・・・t2□が同図Cの各同じ記
号の位置に対応させることにより示されている。
These temporal relationships are indicated by the symbol t1 in FIG. 2a. t
3......t2□ is shown by corresponding to the positions of the same symbols in C of the same figure.

この履歴現象は第2図すの細線で示された如く、書込み
電圧の振幅やパルス幅(図示せず)に応じて任意の小ル
ープをとりうる。
As shown by the thin line in FIG. 2, this hysteresis phenomenon can take any small loop depending on the amplitude and pulse width (not shown) of the write voltage.

即ち中間調の表示も可能である。一度書込み電圧を与え
ると、各絵素は維持パルスによってそれぞれ与えられた
階調を失わずに発光し続けるのがELPの他の表示素子
に無い大きな特徴である。
That is, it is also possible to display halftones. A major feature of the ELP, which is not found in other display elements, is that once a write voltage is applied, each picture element continues to emit light without losing the gradation given to it by the sustain pulse.

上記の各電圧は組成や膜厚及び印加波形により大分異な
るが、因みにある試作例ではvth=200V、 V
=210V、 V2=210〜280V、■3 =19
0■である。
The above voltages vary greatly depending on the composition, film thickness, and applied waveform, but in a prototype example, vth=200V, V
=210V, V2=210~280V, ■3 =19
It is 0 ■.

本発明は発明者らが先に発明した「EL表示装置の駆動
装置」(昭和50年7月18日出願特願昭5O−885
10)に関連するものであって、読出回路を提供するこ
とを目的とする。
The present invention is directed to a "driving device for an EL display device" (patent application filed July 18, 1975, Patent Application No. 5O-885), which was previously invented by the inventors.
10), and its purpose is to provide a readout circuit.

以下実施例を用いて本発明の詳細な説明する。The present invention will be described in detail below using Examples.

第3図に本発明の一実施例を掲げる。FIG. 3 shows an embodiment of the present invention.

本図は犬きく5つのブロックより成る。This diagram consists of five blocks.

第1ブロツクは維持駆動回路10である。The first block is a sustain drive circuit 10.

第3図には3相共振維持駆動回路を示しているが4相そ
れ以上の多相でも良い。
Although FIG. 3 shows a three-phase resonance maintaining drive circuit, a multi-phase circuit having four or more phases may also be used.

第2ブロツクは書込み及び読出しスイッチ回路20で、
書込み位相において書込みたいXラインに書込み電圧V
Wを印加するためのスイッチ回路である。
The second block is a write and read switch circuit 20,
Write voltage V to the X line to be written in the write phase
This is a switch circuit for applying W.

また読出しをしたい場合に読出位相時に読出しをするX
ラインに読出駆動回路60より読出し電圧Vrを印加す
るスイッチ回路である。
Also, if you want to read out, read out during the readout phase.
This is a switch circuit that applies a read voltage Vr from the read drive circuit 60 to the line.

後述する回路説明においてXラインを走査ラインとして
扱う。
In the circuit description to be described later, the X line will be treated as a scanning line.

第3フロツクはスイッチDS1〜DSnと検出抵抗Rよ
りなるデータスイッチ回路30である。
The third block is a data switch circuit 30 consisting of switches DS1 to DSn and a detection resistor R.

全てのスイッチは維持駆動時及び読出駆動時において短
絡(接地)。
All switches are shorted (grounded) during sustain drive and read drive.

書込み位相において書込みたいYラインのみ短絡状態を
続け、非書込みYラインを開底する。
In the write phase, only the Y line to be written continues to be short-circuited, and the non-write Y line is opened.

第4ブロツクは書込み及び読出しライン分離及び維持振
幅保持回路40である。
The fourth block is a write and read line isolation and sustain amplitude hold circuit 40.

X方向の走査書込みラインを分離するための回路と同時
に共振駆動振幅保持のためのダイオード回路である。
This is a circuit for separating the scanning write lines in the X direction and a diode circuit for maintaining the resonance drive amplitude at the same time.

第5のブロックは第1図に示すようなマトリックスパネ
ル50である。
The fifth block is a matrix panel 50 as shown in FIG.

また第4図にスイッチングパルスaと充放電電流波形す
およびXラインに印加される1駆動電圧波形Cを示す。
Further, FIG. 4 shows the switching pulse a, the charging/discharging current waveform, and the driving voltage waveform C applied to the X line.

発明者らが試作した8吋ELパネルの仕様は線ピッチ:
2本/mm、Xライン(透明電極側)320本、Yライ
ン(背面アルミ電極 側)240本 表示文字:5×7ドツト構成の64種類のローマ字、ア
ラビア数字、記号 表示文字数:X方向(走査側)52文字 Y方向(データー側)24行 最大表示文字数 1248文字 有効表示線数:X方向 260ライン(文字間隔194
7分) Y方向 168ライン(行間隔2ライ ン分) であった。
The specifications of the 8-inch EL panel prototyped by the inventors are line pitch:
2 lines/mm, 320 X lines (transparent electrode side), 240 Y lines (back aluminum electrode side) Display characters: 64 types of Roman letters, Arabic numerals, and symbols of 5 x 7 dot configuration Number of characters displayed: X direction (scanning) side) 52 characters Y direction (data side) 24 lines Maximum number of display characters 1248 characters Effective display line number: X direction 260 lines (character spacing 194
7 minutes) 168 lines in the Y direction (line spacing of 2 lines).

以上のELパネルを維持駆動するため第5図の回路が試
作された。
In order to maintain and drive the above EL panel, the circuit shown in FIG. 5 was prototyped.

本図に於て、U:オーブンコレクタTTL Trニスイツチングトランジスタ T1 :段間結合トランス Dl :保護ダイオード D:保持ダイオード T:共振トランス であって、他の記号は以前に説明した図面と同じ意味に
用いている。
In this figure, U: oven collector TTL transistor switching transistor T1: interstage coupling transformer Dl: protection diode D: holding diode T: resonant transformer, and other symbols have the same meanings as in the previously explained drawings. It is used for.

本回路に於て、回路定数、共振トランスのインダクタン
ス:L=29mH有効表示線数を接続したときのパネル
容量:CT=0.377μF φ1.φ2.φ3、パルス幅:200μec各パルスの
繰返し:330H2 で、共振1駆動を行った結果 +V1 =215ボルト ホールドされる電圧二 −V2= −230ボルトvH
中70ボルト このときの電源電圧、 +0“ −]、]80d″″′
1−E2−=135ボル ト有振動数:4〜5KHz であった。
In this circuit, circuit constants, inductance of resonant transformer: L = 29mH Panel capacitance when connecting the number of effective display lines: CT = 0.377μF φ1. φ2. φ3, pulse width: 200μec, repetition of each pulse: 330H2, resulting in resonance 1 drive +V1 = 215 volts held voltage 2 -V2 = -230 volts vH
The power supply voltage at this time is 70 volts, +0"-],]80d""'
1-E2-=135 volts Existing frequency: 4 to 5 KHz.

さて、第4図及び第5図に於て、第1タイミングφ1で
第1維持スイツチSW1が閉成されると、第3保持電位
■□と第1電源電位E、との差が容量素子CT(本図に
於てEL表示パネル全体を近似的に一定容量の容量素子
cTと考える)に印加され、第1保持電位 で保持される。
Now, in FIGS. 4 and 5, when the first holding switch SW1 is closed at the first timing φ1, the difference between the third holding potential ■□ and the first power supply potential E is (In this figure, the entire EL display panel is approximately considered to be a capacitive element cT having a constant capacity) and is held at the first holding potential.

同様に第2タイミングφ2で第2維持スイツチSW2が
閉成されると、第2保持電位 になり、その後、第3タイミングφ3で第3維持スイツ
チSW3が閉成されると、第3保持電位になる。
Similarly, when the second maintaining switch SW2 is closed at the second timing φ2, the potential is set to the second holding potential, and then when the third maintaining switch SW3 is closed at the third timing φ3, the potential is set to the third holding potential. Become.

このようにして、3相駆動が実現した。このようにして
、3相以上の多相維持駆動をするのは、中間保持電位(
この実施例では第3保持電位vH)で書込みを行なうこ
とによってデータスイッチ素子DSI、DS2.・・・
・・・・・・・・・の耐圧要求を軽減するためである。
In this way, three-phase drive was realized. In this way, multi-phase sustaining drive with three or more phases is performed at an intermediate holding potential (
In this embodiment, data switching elements DSI, DS2 . ...
This is to reduce the pressure resistance requirements of .

書込みは、第4図に示すように、中間保持期間(■H期
間)中に、書込み絵素M(j−i)のX、Y側を夫々書
込み及び読出しスイッチ回路20及びデータスイッチ回
路30で選択して行なう。
As shown in FIG. 4, writing is performed by switching the X and Y sides of the writing picture element M(ji) by the writing and reading switch circuit 20 and the data switching circuit 30, respectively, during the intermediate holding period (■H period). Choose and do it.

次に本発明の要旨である読出駆動について第3図、第6
図、第7図、第8図を用いて説明する。
Next, regarding the read drive which is the gist of the present invention, FIGS.
This will be explained using FIGS. 7 and 8.

読出駆動のため読出駆動回路60と、データラインに各
々接続された検出抵抗Rを具備している。
It is provided with a read drive circuit 60 for read drive and detection resistors R connected to each data line.

読出駆動回路60は第6図に示すように、読出位相φ4
の前半期間だけバイレベルになる直線波発生用パルスφ
4がトランジスタQ1のペース端子61に加えられる。
The read drive circuit 60 has a read phase φ4 as shown in FIG.
Linear wave generation pulse φ that becomes bi-level only during the first half of
4 is applied to the pace terminal 61 of transistor Q1.

このためトランジスタQ1 はオンとなり、PNP)
ランジスタQ2は定電流源として動作し、コンデンサC
を充電する。
Therefore, transistor Q1 is turned on and PNP)
Transistor Q2 operates as a constant current source, and capacitor C
to charge.

このときの定電流をi としてB点に現われる電圧■b は 但し、CはコンデンサCの容量値 となる。The constant current at this time is i The voltage appearing at point B as teeth However, C is the capacitance value of capacitor C. becomes.

φ4の時間幅をTとして電圧■bの最大値を維持電圧v
Sと等しくなるように調整する。
The time width of φ4 is T, and the maximum value of voltage b is the maintenance voltage v
Adjust so that it is equal to S.

即ち の範囲で調整する。That is, Adjust within the range.

このようにしてB点に直線波が発生する。In this way, a straight wave is generated at point B.

この直線波はダーリント接続したドライバー用トランジ
スタQ3 を介して書込み及び読出しスイッチ回路20
のラインAに加えられる。
This straight wave is transmitted to the write/read switch circuit 20 via the driver transistor Q3 connected in a darling manner.
is added to line A of

トランジスタQ3は読出しをするラインの容量成分が直
線波発生に影響を与えるのを防止する目的のためにも挿
入されている。
Transistor Q3 is also inserted for the purpose of preventing the capacitance component of the read line from affecting the linear wave generation.

ダイオードD61は書込駆動時にラインAに書込電圧V
wが加えられたときにトランジスタQ3を保護するため
のダイオードである。
Diode D61 applies write voltage V to line A during write drive.
This is a diode for protecting transistor Q3 when w is applied.

読出位相φ4の後半期間だけ・・イレベルになる保持電
位復帰用パルスφlがトランジスタQ4の入力端子62
に加えられる。
Only during the latter half of the read phase φ4...the holding potential return pulse φl that goes to the high level is applied to the input terminal 62 of the transistor Q4.
added to.

パルスφlがノ・イレベルの期間だけトランジスタQ4
はオンになり、ラインAに電圧VHを供給する。
Transistor Q4 only during the period when the pulse φl is at the no-low level.
turns on and supplies voltage VH to line A.

これは読出しラインXiが読出電圧vSまで充電された
のを保持電位VHまで戻すためと、コンデンサCの電位
を保持電位VHまで戻すためである。
This is to return the read line Xi charged to the read voltage vS to the holding potential VH, and to return the potential of the capacitor C to the held potential VH.

ダイオードD3□はラインAが保持電位VH以下になっ
たときトランジスタQ4 を保護するためのダイオード
である。
The diode D3□ is a diode for protecting the transistor Q4 when the line A becomes lower than the holding potential VH.

データスイッチ回路30の詳細は第7図に示すように、
データラインY1〜Yn はそれぞれNPNトランジス
タDS1〜DSnのコレクタに接続されエミッタは検出
抵抗Rを介してアースされる。
The details of the data switch circuit 30 are as shown in FIG.
Data lines Y1-Yn are connected to the collectors of NPN transistors DS1-DSn, respectively, and their emitters are grounded via a detection resistor R.

エミッタと抵抗Rの接続点は比較器C1〜Cnの+側端
子に接続される。
The connection point between the emitter and the resistor R is connected to the + side terminals of the comparators C1 to Cn.

一側端子は分極電流分離用電源■。One side terminal is a power supply for polarization current separation■.

に接続される。比較器C1〜Cnの各出力は、読出期間
だけ開くようパルスφ4′が加えられるゲー1−G、〜
Gn を介して出力される。
connected to. Each output of the comparators C1 to Cn is connected to a gate 1-G to which a pulse φ4' is applied so as to open only during the read period.
It is output via Gn.

読出駆動時に読出モードスイッチR8が閉成して中間保
持期間(VH)中に、位相φ4において読出したい絵素
M(i−j)を含むXラインXiのラインスイッチWS
iが閉じる。
During the read drive, the read mode switch R8 is closed and during the intermediate holding period (VH), the line switch WS of the X line Xi containing the picture element M(i-j) to be read out at the phase φ4
i closes.

このときデータラインY1〜YnのスイッチDS1〜D
Snは閉じている。
At this time, the switches DS1 to D of the data lines Y1 to Yn
Sn is closed.

そしてパルスφ4′が加えられるとき、ラインA、スイ
ッチWSiを介してラインXiに直線波信号を加える。
When pulse φ4' is applied, a straight wave signal is applied to line Xi via line A and switch WSi.

この直線波信号がラインXiに加えられ読出1駆動され
るとき、ラインXi上の絵素の状態(書込みおよび非書
込み状態)は何ら影響を受けることなく、データライン
Y1〜Yn上に絵素の書込状態に起因する分極電流を伴
った変位電流(絵素容量に応じた電流)が流れる。
When this straight wave signal is applied to the line Xi to drive the read 1, the state of the picture elements on the line Xi (written and non-written states) is not affected in any way, and the picture elements on the data lines Y1 to Yn are A displacement current (current according to the pixel capacitance) flows together with a polarization current caused by the write state.

この分極電流と変位電流を分離して分極電流を検出する
ことによってラインXi上の絵素の状態を非破壊に読出
せる訳である。
By separating this polarization current and displacement current and detecting the polarization current, the state of the picture element on the line Xi can be read out non-destructively.

今、ラインXi上の絵素M(i −j )のみが書込ま
れ発光状態にあり、その他の全ての絵素M(i、1’<
j)は非書込状態であり消灯状態とすると、読出駆動に
よってデータ側ラインYjの電流は絵素容量に起因する
変位電流id と書込状態に基ずく分極電流i、が重畳
した電流が流れる。
Now, only the picture element M (i - j) on the line Xi is written and is in a light emitting state, and all other picture elements M (i, 1'<
When j) is in a non-written state and turned off, the current in the data side line Yj due to the read drive is a current in which the displacement current id caused by the pixel capacitance and the polarization current i based on the written state are superimposed. .

その他のデータラインYk=jには変位電流idのみが
流れる。
Only the displacement current id flows through the other data lines Yk=j.

この読出駆動における直線波の傾改 斜を−として1個の絵素容量をCe とすると、t 変位電流idは で表わされ、 抵抗Rの端子間に現われる電圧Ud は となる。The slope of the linear wave in this readout drive If the slope is - and the capacitance of one picture element is Ce, then t The displacement current id is It is expressed as The voltage Ud appearing between the terminals of the resistor R teeth becomes.

分極電流i、は直線波電圧が発光スレッショルド以上に
なると、即ち書込絵素には内部分極電場が形成されてい
るため、外部駆動電場との重量効果により維持電圧■S
より低い外部発光スレッショルド以上になると、急激に
流れる。
When the linear wave voltage exceeds the light emission threshold, the polarization current i, in other words, since an internal polarization electric field is formed in the writing picture element, the maintenance voltage S
Above the lower external emission threshold, there is a rapid flow.

第9図aに分極電流がある場合の電圧波形を拡大にして
示し、第9図すに分極電流がない場合の電圧波形を拡大
して示す。
FIG. 9a shows an enlarged voltage waveform when there is a polarizing current, and FIG. 9 shows an enlarged voltage waveform when there is no polarizing current.

変位電流id は絵素容量に基ずく電流であるから、こ
の電流id による電圧降下分(id−R)以上の電
圧を変位電流の分離電圧Vf として比較器C1〜Cn
の比較入力に与えておけば、その出力には分極電流i、
に基ずく成分だけを分離して検出することができる。
Since the displacement current id is a current based on the pixel capacitance, a voltage equal to or higher than the voltage drop (id-R) due to this current id is set as the separation voltage Vf of the displacement current and the comparators C1 to Cn
If the comparison input is given to the comparison input of the polarization current i,
It is possible to separate and detect only the components based on

従って書込みのあったデータラインYjに接続された比
較器Cjには読出信号が得られ、その他の比較器C1’
=jには出力が得られない。
Therefore, a read signal is obtained from the comparator Cj connected to the written data line Yj, and the other comparators C1'
No output is obtained for =j.

その後比較器の出力をパルスφ4′とアンドを取って読
出信号が検出される。
Thereafter, a read signal is detected by ANDing the output of the comparator with pulse φ4'.

以上のようにして読出しが終了した後、読出駆動回路6
0は中間保持電圧VHを書込みおよび読出しスイッチ回
路20のラインAに与え読出しの際に絵素に与えられた
電圧■Sを中間保持電圧VHに戻す。
After reading is completed as described above, the read drive circuit 6
0 applies the intermediate holding voltage VH to the line A of the write/read switch circuit 20, and returns the voltage S applied to the picture element during reading to the intermediate holding voltage VH.

なお、上記実施例の説明において、書込絵素は■個であ
り、lラインだけを読出す場合を説明したが、書込絵素
が2個以上のときも同様に読出しが可能である。
In the description of the above embodiment, the case where the number of written picture elements is ■ is described and only the l line is read out, but reading is possible in the same way when there are two or more written picture elements.

また各絵素単位ごとの状態を必要としない場合には2ラ
イン以上を同時に読出すこともできる。
Furthermore, if the state of each picture element unit is not required, two or more lines can be read out simultaneously.

上述のように本発明はマトリックス電極の走査側から読
出駆動電圧を供給し、データ側に接続した検出抵抗より
書込状態を読出すから、維持、書込1駆動装置に影響を
与えることなく、且つ維持及び書込駆動時に使用される
スイッチ回路等を兼用することができるので、読出装置
の構成が簡単であり、確実で正確な読出しが期待できる
As described above, in the present invention, the read drive voltage is supplied from the scanning side of the matrix electrode, and the write state is read from the detection resistor connected to the data side, without affecting the maintenance and write 1 drive devices. In addition, since the switch circuit and the like used during maintenance and write driving can be used in common, the configuration of the reading device is simple and reliable and accurate reading can be expected.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は薄膜EL表示装置の一部を切欠いた斜視図、第
2図は該装置の動作を説明するための印加電圧と発光輝
度との特性曲線図、第3図は本発明の一実施例のブロッ
ク化回路図、第4図は本実施例の維持及び書込駆動の動
作波形図、第5図は維持駆動ブロックの回路図、第6図
は読出駆動回路の回路図、第7図はデータスイッチ回路
及び検出回路の回路図、第8図は読出駆動時の動作波形
図、第9図は第8図に示した波形の一部拡大図を示す。 10は維持駆動ブロック、20は書込みおよび読出しス
イッチ回路、30はデータスイッチ回路、50はELマ
トリックスパネル、60は読出駆動回路、Rは検出抵抗
FIG. 1 is a partially cutaway perspective view of a thin film EL display device, FIG. 2 is a characteristic curve diagram of applied voltage and luminance to explain the operation of the device, and FIG. 3 is an embodiment of the present invention. FIG. 4 is an operational waveform diagram of sustain and write drive in this embodiment. FIG. 5 is a circuit diagram of the sustain drive block. FIG. 6 is a circuit diagram of the read drive circuit. 8 is a circuit diagram of a data switch circuit and a detection circuit, FIG. 8 is an operational waveform diagram during read drive, and FIG. 9 is a partially enlarged diagram of the waveforms shown in FIG. 8. 10 is a sustain drive block, 20 is a write and read switch circuit, 30 is a data switch circuit, 50 is an EL matrix panel, 60 is a read drive circuit, and R is a detection resistor.

Claims (1)

【特許請求の範囲】 1 マトリックス状に配置された電極を有するEL表示
装置において、 読出駆動時に上記一方の電極へ読出電圧を印加するスイ
ッチ回路と、 上記他方の電極に接続された検出抵抗と、上記検出抵抗
の端子間に現われる電圧を、変位電流による成分と、分
極電流による成分に分離して分極電流による成分の有無
を検出する手段と、を具備してなることを特徴とするE
L表示装置の読出駆動装置。
[Scope of Claims] 1. An EL display device having electrodes arranged in a matrix, comprising: a switch circuit that applies a read voltage to one of the electrodes during read drive; a detection resistor connected to the other electrode; E characterized by comprising means for separating the voltage appearing between the terminals of the detection resistor into a component due to displacement current and a component due to polarization current and detecting the presence or absence of the component due to polarization current.
Readout drive device for L display device.
JP7085176A 1975-07-07 1976-06-15 Readout drive device for EL display device Expired JPS5828595B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7085176A JPS5828595B2 (en) 1976-06-15 1976-06-15 Readout drive device for EL display device
GB2830976A GB1556450A (en) 1975-07-07 1976-07-07 Combination of an el display panel and a drive system therefor
FR7620774A FR2317722A1 (en) 1975-07-07 1976-07-07 CONTROL SYSTEM FOR A CAPACITIVE DISPLAY SUCH AS AN EL DISPLAY PANEL
DE19762630622 DE2630622C2 (en) 1975-07-07 1976-07-07 Arrangement for controlling a capacitive display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7085176A JPS5828595B2 (en) 1976-06-15 1976-06-15 Readout drive device for EL display device

Publications (2)

Publication Number Publication Date
JPS52153341A JPS52153341A (en) 1977-12-20
JPS5828595B2 true JPS5828595B2 (en) 1983-06-16

Family

ID=13443473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7085176A Expired JPS5828595B2 (en) 1975-07-07 1976-06-15 Readout drive device for EL display device

Country Status (1)

Country Link
JP (1) JPS5828595B2 (en)

Also Published As

Publication number Publication date
JPS52153341A (en) 1977-12-20

Similar Documents

Publication Publication Date Title
EP0595792B1 (en) Method and apparatus for driving capacitive display device
US4594589A (en) Method and circuit for driving electroluminescent display panels with a stepwise driving voltage
US4237456A (en) Drive system for a thin-film EL display panel
JPS5922953B2 (en) Drive device for thin film EL display device
JPS63314594A (en) Method and circuit for driving thin film el display unit
JP2728567B2 (en) Aging method of EL panel
JPS5828595B2 (en) Readout drive device for EL display device
JP2693238B2 (en) Driving method of display device
JPH0460316B2 (en)
JPS599067B2 (en) Elimination circuit for thin film electroluminescent panels
JPS638479B2 (en)
JP2618994B2 (en) Display device driving method and device
JP2533945B2 (en) Driving method for thin film EL display device
JPS5935031B2 (en) EL display device drive device
JPS62510B2 (en)
JPS62507B2 (en)
JPS5847715B2 (en) Driving device for thin film electroluminescent panels
JP2635787B2 (en) Driving method of thin film EL display device
JPS62509B2 (en)
JPS623431B2 (en)
JPS648829B2 (en)
JPS62513B2 (en)
JPS5828594B2 (en) Driving method of thin film EL display device
JPS62515B2 (en)
JPS5922950B2 (en) EL display device drive device