JPS6132829B2 - - Google Patents
Info
- Publication number
- JPS6132829B2 JPS6132829B2 JP52136089A JP13608977A JPS6132829B2 JP S6132829 B2 JPS6132829 B2 JP S6132829B2 JP 52136089 A JP52136089 A JP 52136089A JP 13608977 A JP13608977 A JP 13608977A JP S6132829 B2 JPS6132829 B2 JP S6132829B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- electrodes
- charge
- clock
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/472—Surface-channel CCD
- H10D44/478—Four-phase CCD
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
この発明は電荷移送型半導体装置において、高
密度集積化を容易にする駆動方式に関する。
密度集積化を容易にする駆動方式に関する。
このこの発明は“１”信号と“０”信号を電荷
の有無によつて処理するデイジタルシフトレジス
タに最もよく適用されるのでこれによつて説明す
る。また説明の都合上、正の転送クロツクによつ
て駆動されるｎチヤンネル電荷移送型シフトレジ
スタを例にとつて説明する。
の有無によつて処理するデイジタルシフトレジス
タに最もよく適用されるのでこれによつて説明す
る。また説明の都合上、正の転送クロツクによつ
て駆動されるｎチヤンネル電荷移送型シフトレジ
スタを例にとつて説明する。
第１図は従来の、４相駆動の電荷移送型シフト
レジスタを示す断面図であり、図において１は基
体半導体、２は基体半導体１の上に形成されたゲ
ート絶縁膜、３〜６は信号電荷を蓄積しかつ移送
するための蓄積電極で、下層ゲート電極で構成さ
れている。７〜１０は信号電荷を移送するための
移送電極で上層ゲート電極で構成されている。１
１は上層と下層のゲート電極間を絶縁する絶縁膜
である。
レジスタを示す断面図であり、図において１は基
体半導体、２は基体半導体１の上に形成されたゲ
ート絶縁膜、３〜６は信号電荷を蓄積しかつ移送
するための蓄積電極で、下層ゲート電極で構成さ
れている。７〜１０は信号電荷を移送するための
移送電極で上層ゲート電極で構成されている。１
１は上層と下層のゲート電極間を絶縁する絶縁膜
である。
従来の４相駆動の電荷移送型シフトレジスタは
上記のように構成され、電荷の転送に必要な４相
の転送クロツクφ１，φ２，φ３，φ４の波形を
第２図に示す。蓄積電極３，５には転送クロツク
φ１が印加され、蓄積電極４，６には転送クロツ
クφ４が印加され、移送電極７，９には転送クロ
ツクφ１が印加され、移送電極８，１０には転送
クロツクφ１が印加されている。
上記のように構成され、電荷の転送に必要な４相
の転送クロツクφ１，φ２，φ３，φ４の波形を
第２図に示す。蓄積電極３，５には転送クロツク
φ１が印加され、蓄積電極４，６には転送クロツ
クφ４が印加され、移送電極７，９には転送クロ
ツクφ１が印加され、移送電極８，１０には転送
クロツクφ１が印加されている。
第２図に示す各時刻における、基体半導体１と
ゲート絶縁膜２との界面の電位（以下これを表面
ポテンシヤルと呼ぶ）曲線を第３図に示す。第３
図によつて従来の駆動方式による電荷の転送を説
明する。時刻t1によつて、転送クロツクφ２だけ
“Ｈ”レベルであるので蓄積電極３，５下の表面
ポテンシヤル１２が深くなつており、このポテン
シヤルの井戸に今、信号電荷１３が蓄積されてい
る。転送クロツクφ４が“Ｈ”レベルになる時刻
t3には、蓄積電極４，６下の表面ポテンシヤルが
深くなるが、移送電極７，９がバリヤとなつて電
荷の転送はおこなわれず、したがつて空のポテン
シヤルの井戸１４が生じる。転送クロツクφ３が
“Ｈ”レベルになる時刻t3になつて電荷の転送が
始まり、時刻t4に転送クロツクφ３が“Ｌ”レベ
ルになると電荷は右側におしやられる。さらに時
刻t5において、転送クロツクφ３が“Ｌ”レベル
になると信号電荷１３は蓄積電極４，６下に転送
されて、蓄積電極３から４、および５から６への
電荷の転送が完了する。以下同様の動作が行われ
て次々に電荷は転送される。
ゲート絶縁膜２との界面の電位（以下これを表面
ポテンシヤルと呼ぶ）曲線を第３図に示す。第３
図によつて従来の駆動方式による電荷の転送を説
明する。時刻t1によつて、転送クロツクφ２だけ
“Ｈ”レベルであるので蓄積電極３，５下の表面
ポテンシヤル１２が深くなつており、このポテン
シヤルの井戸に今、信号電荷１３が蓄積されてい
る。転送クロツクφ４が“Ｈ”レベルになる時刻
t3には、蓄積電極４，６下の表面ポテンシヤルが
深くなるが、移送電極７，９がバリヤとなつて電
荷の転送はおこなわれず、したがつて空のポテン
シヤルの井戸１４が生じる。転送クロツクφ３が
“Ｈ”レベルになる時刻t3になつて電荷の転送が
始まり、時刻t4に転送クロツクφ３が“Ｌ”レベ
ルになると電荷は右側におしやられる。さらに時
刻t5において、転送クロツクφ３が“Ｌ”レベル
になると信号電荷１３は蓄積電極４，６下に転送
されて、蓄積電極３から４、および５から６への
電荷の転送が完了する。以下同様の動作が行われ
て次々に電荷は転送される。
しかるに上記のような駆動方式では信号電荷を
蓄積しているポテンシヤルの井戸に隣接する次段
のポテンシヤルの井戸の領域に一斉に電荷を転送
するので、上層ゲート電極２個と下層ゲート電極
２個の合計４電極で１ピツトが構成され、高密度
化に非常に不利であるという欠点があつた。
蓄積しているポテンシヤルの井戸に隣接する次段
のポテンシヤルの井戸の領域に一斉に電荷を転送
するので、上層ゲート電極２個と下層ゲート電極
２個の合計４電極で１ピツトが構成され、高密度
化に非常に不利であるという欠点があつた。
この発明は、電荷を蓄積しかつ移送するための
MIS構造の複数の蓄積電極と、電荷を移送するた
めのMIS構造の複数の転送電極とを交互に配置し
てなる電荷移送電型半導体装置において、各移送
電極に互いに重なりのない複数相の転送クロツク
を印加し、各蓄積電極には上記複数相の転送クロ
ツクを反転した複数相の転送クロツクを印加して
電荷を転送するようにした電荷転送型半導体装置
の駆動方法を提供することを目的としている。
MIS構造の複数の蓄積電極と、電荷を移送するた
めのMIS構造の複数の転送電極とを交互に配置し
てなる電荷移送電型半導体装置において、各移送
電極に互いに重なりのない複数相の転送クロツク
を印加し、各蓄積電極には上記複数相の転送クロ
ツクを反転した複数相の転送クロツクを印加して
電荷を転送するようにした電荷転送型半導体装置
の駆動方法を提供することを目的としている。
第４図はこの発明の一実施例を示す断面図であ
り、１〜１１は上記従来装置と全く同一のもので
ある。そして実施例装置には、図示していない第
１、第２クロツク印加手段が設けており、第１ク
ロツク印加手段は、移送電極７〜１０の各々に互
いに重なりのない転送クロツクφ1T〜φ4Tの各々
を印加するためのものであり、上記第２クロツク
印加手段は蓄積電極３〜６の各々に互いに重なり
がなくかつ上記転送クロツクφ1T〜φ4Tを反転し
た転送クロツクφ1S〜φ4Sを印加するものであ
る。第５図に電荷の転送に必要な８相の転送クロ
ツクφ1S，φ2S，φ3S，φ4S及びφ1T，φ2T，φ3
Ｔ，φ4Tの波形を示す。蓄積電極３には転送クロ
ツクφ1Sが印加され、蓄積電極４には転送クロツ
クφ2Sが印加され、蓄積電極５には転送クロツク
φ3Sが印加され、蓄積電極６には転送クロツクφ
4Sが印加されている。また、移送電極７には転送
クロツクφ1Tが印加され、移送電極８には転送ク
ロツクφ3Tが印加され、移送電極９には転送クロ
ツクφ3T印加され、移送電極１０には転送クロツ
クφ4Tが印加されている。ここで転送クロツクφ
1Sはφ1Tをあける遅延時間をもつて反転した波形
しており、同様のことはφ2Sとφ2T，φ3Sとφ3
Ｔ，φ4Sとφ4Tに関してもいえる。
り、１〜１１は上記従来装置と全く同一のもので
ある。そして実施例装置には、図示していない第
１、第２クロツク印加手段が設けており、第１ク
ロツク印加手段は、移送電極７〜１０の各々に互
いに重なりのない転送クロツクφ1T〜φ4Tの各々
を印加するためのものであり、上記第２クロツク
印加手段は蓄積電極３〜６の各々に互いに重なり
がなくかつ上記転送クロツクφ1T〜φ4Tを反転し
た転送クロツクφ1S〜φ4Sを印加するものであ
る。第５図に電荷の転送に必要な８相の転送クロ
ツクφ1S，φ2S，φ3S，φ4S及びφ1T，φ2T，φ3
Ｔ，φ4Tの波形を示す。蓄積電極３には転送クロ
ツクφ1Sが印加され、蓄積電極４には転送クロツ
クφ2Sが印加され、蓄積電極５には転送クロツク
φ3Sが印加され、蓄積電極６には転送クロツクφ
4Sが印加されている。また、移送電極７には転送
クロツクφ1Tが印加され、移送電極８には転送ク
ロツクφ3Tが印加され、移送電極９には転送クロ
ツクφ3T印加され、移送電極１０には転送クロツ
クφ4Tが印加されている。ここで転送クロツクφ
1Sはφ1Tをあける遅延時間をもつて反転した波形
しており、同様のことはφ2Sとφ2T，φ3Sとφ3
Ｔ，φ4Sとφ4Tに関してもいえる。
上記のように構成された電荷移送型シフトレジ
スタにおいては転送可能な電荷量を減ずることな
なしに、高密度化が可能になることを以下に説明
する。第５図に示す各時刻における、表面ポテン
シヤル曲線を第６図に示す。時刻t1において、蓄
積電極３〜６にはすべて“Ｈ”レベルが印加され
ており、今蓄積電極５下には空のポテンシヤルの
井戸１４が形成され、蓄積電極３，４，６下には
信号電荷１３が蓄積されている。転送クロツクφ
2Tが“Ｈ”レベルになる時刻t2になると蓄積電極
４から蓄積電極５に電荷が転送し始める。時刻t3
において転送クロツクφ2Sが“Ｌ”レベルになる
と電荷は右側におしやられる。さらに時刻t4にお
いて、転送クロツクφ2Tが“Ｌ”レベルになると
信号電荷１３は蓄積電極４から蓄積電極５に転送
される。時刻t5において、転送クロツクφ2Sが
“Ｈ”レベルになると蓄積電極４の下に空のポテ
ンシヤルの井戸１４が形成される。以上の過程
は、あたかも空のポテンシヤルの井戸１４が蓄積
電極５から蓄積電極４に転送されたと考えらる。
以下同様の動作が行われて次々に電荷は転送され
る。
スタにおいては転送可能な電荷量を減ずることな
なしに、高密度化が可能になることを以下に説明
する。第５図に示す各時刻における、表面ポテン
シヤル曲線を第６図に示す。時刻t1において、蓄
積電極３〜６にはすべて“Ｈ”レベルが印加され
ており、今蓄積電極５下には空のポテンシヤルの
井戸１４が形成され、蓄積電極３，４，６下には
信号電荷１３が蓄積されている。転送クロツクφ
2Tが“Ｈ”レベルになる時刻t2になると蓄積電極
４から蓄積電極５に電荷が転送し始める。時刻t3
において転送クロツクφ2Sが“Ｌ”レベルになる
と電荷は右側におしやられる。さらに時刻t4にお
いて、転送クロツクφ2Tが“Ｌ”レベルになると
信号電荷１３は蓄積電極４から蓄積電極５に転送
される。時刻t5において、転送クロツクφ2Sが
“Ｈ”レベルになると蓄積電極４の下に空のポテ
ンシヤルの井戸１４が形成される。以上の過程
は、あたかも空のポテンシヤルの井戸１４が蓄積
電極５から蓄積電極４に転送されたと考えらる。
以下同様の動作が行われて次々に電荷は転送され
る。
このような本実施例装置によれば、信号電荷を
蓄積しているポテンシヤルの井戸に隣接する次段
のポテンシヤルの井戸の領域は８電極ごとに生じ
るので８電極で３ビツトが構成される。したがつ
てこの実施例では従来の方式に比べて密度1.5倍
にすることができる。しかも１ビツト分に蓄積さ
れる電荷量は従来と全く同じである。
蓄積しているポテンシヤルの井戸に隣接する次段
のポテンシヤルの井戸の領域は８電極ごとに生じ
るので８電極で３ビツトが構成される。したがつ
てこの実施例では従来の方式に比べて密度1.5倍
にすることができる。しかも１ビツト分に蓄積さ
れる電荷量は従来と全く同じである。
ところで上記実施例では８相の転送クロツクを
用いたが、これに限定するものではなく、一般に
2N相の転送クロツク（φ1S，φ2S，……，φNS及
びφ1T，φ2T，……φNT）を用いれば2N個の電極
に（Ｎ−１）ビツト蓄積することが可能になり、
従来の方式では2N個の電極にＮ／２ビツトしか蓄積で きないので、Ｎが増すにつれて約２倍の集積度を
得ることができる。
用いたが、これに限定するものではなく、一般に
2N相の転送クロツク（φ1S，φ2S，……，φNS及
びφ1T，φ2T，……φNT）を用いれば2N個の電極
に（Ｎ−１）ビツト蓄積することが可能になり、
従来の方式では2N個の電極にＮ／２ビツトしか蓄積で きないので、Ｎが増すにつれて約２倍の集積度を
得ることができる。
また、デイジタル電荷移送型シフトレジスタに
限定せずアナログ電荷移送型シフトレジスタにも
適用し得ることはいうまでもない。
限定せずアナログ電荷移送型シフトレジスタにも
適用し得ることはいうまでもない。
この発明は以上説明したとおり、移送電極に互
いに重なりのない複数相の転送クロツクを印加
し、蓄積電極には上記複数相の転送クロツクを反
転した複数相の転送クロツクを印加することによ
つて高密度集積化を容易にするという効果があ
る。
いに重なりのない複数相の転送クロツクを印加
し、蓄積電極には上記複数相の転送クロツクを反
転した複数相の転送クロツクを印加することによ
つて高密度集積化を容易にするという効果があ
る。
第１図は従来の電荷移送型シフトレジスタを示
す断面図、第２図は従来装置の駆動に必要な転送
クロツク波形を示す図、第３図は従裸装置の動作
説明図、第４図はこの発明の一実施例を示す断面
図、第５図はこの発明に係る装置の駆動に必要な
転送クロツク波形を示す図、第６図はこの発明に
係る装置の動作説明図である。 図において１は基体半導体、２はゲート絶縁
膜、３〜６は蓄積電極、７〜１０は移送電極であ
る。なお各図中同一符号は同一または相当部分を
示すものとする。
す断面図、第２図は従来装置の駆動に必要な転送
クロツク波形を示す図、第３図は従裸装置の動作
説明図、第４図はこの発明の一実施例を示す断面
図、第５図はこの発明に係る装置の駆動に必要な
転送クロツク波形を示す図、第６図はこの発明に
係る装置の動作説明図である。 図において１は基体半導体、２はゲート絶縁
膜、３〜６は蓄積電極、７〜１０は移送電極であ
る。なお各図中同一符号は同一または相当部分を
示すものとする。
Claims (1)
- １ 電荷を蓄積しかつ移送するためのMIS構造の
複数の蓄積電極と、電荷を移送するためのMIS構
造の複数の移送電極とを交互に配置してなる電荷
移送型半導体装置において、各移送電極に互いに
重なりのない複数相の転送クロツクを印加し、各
蓄積電極には上記複数相の転送クロツクを反転し
た複数相の転送クロツクを印加して電荷を転送す
るようにしたことを特徴とする電荷移送型半導体
装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13608977A JPS5469086A (en) | 1977-11-11 | 1977-11-11 | Charge transfer type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13608977A JPS5469086A (en) | 1977-11-11 | 1977-11-11 | Charge transfer type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5469086A JPS5469086A (en) | 1979-06-02 |
| JPS6132829B2 true JPS6132829B2 (ja) | 1986-07-29 |
Family
ID=15166989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13608977A Granted JPS5469086A (en) | 1977-11-11 | 1977-11-11 | Charge transfer type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5469086A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0466428U (ja) * | 1990-10-22 | 1992-06-11 |
-
1977
- 1977-11-11 JP JP13608977A patent/JPS5469086A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0466428U (ja) * | 1990-10-22 | 1992-06-11 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5469086A (en) | 1979-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3656011A (en) | Charge coupled device | |
| US4799040A (en) | Data conversion circuit | |
| US4087812A (en) | Digital-to-analog and analog-to-digital converter circuit | |
| JPS5974724A (ja) | パルス発生回路 | |
| IE54240B1 (en) | Charge-coupled device | |
| JPS6132829B2 (ja) | ||
| US3909803A (en) | Multi-phase CCD shift register optical sensor with high resolution | |
| US4264964A (en) | Dynamic memory cell of the charge transfer type applicable in particular to a shift register | |
| JPS5925315B2 (ja) | シフト・レジスタ・メモリ | |
| US3961352A (en) | Multi-ripple charge coupled device | |
| US4037119A (en) | Charge transfer delay circuit for analog signals | |
| JPS58180060A (ja) | 電荷結合装置 | |
| JPH04239735A (ja) | 電荷転送装置 | |
| JPS6127676A (ja) | 電荷転送を用いるアナログ影像記憶装置 | |
| JPS5827673B2 (ja) | 電荷移送形半導体装置 | |
| JPH0255942B2 (ja) | ||
| JP2685690B2 (ja) | 電荷結合素子 | |
| JPS5826668B2 (ja) | 電荷移送形半導体装置 | |
| JP2508638B2 (ja) | 固体撮像装置 | |
| JPS60119779A (ja) | 電荷結合素子の駆動方法 | |
| JPS5850432B2 (ja) | 電荷移送形半導体装置 | |
| JPS63152098A (ja) | 電荷転送装置 | |
| JP3122562B2 (ja) | 電荷転送素子の駆動用回路 | |
| JP2890444B2 (ja) | 電荷転送素子およびその駆動方法 | |
| JPS6045519B2 (ja) | 電子装置 |