JPS613201A - Ｐｉ調節器 - Google Patents
Ｐｉ調節器Info
- Publication number
- JPS613201A JPS613201A JP12192284A JP12192284A JPS613201A JP S613201 A JPS613201 A JP S613201A JP 12192284 A JP12192284 A JP 12192284A JP 12192284 A JP12192284 A JP 12192284A JP S613201 A JPS613201 A JP S613201A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- output
- analog
- digital value
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B11/00—Automatic controllers
- G05B11/01—Automatic controllers electric
- G05B11/36—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
- G05B11/42—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential for obtaining a characteristic which is both proportional and time-dependent, e.g. P. I., P. I. D.
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明杜、自動制御におけるＰＩ（比例・積分）調節器
の改良に関するものである。
の改良に関するものである。
第３図拡一般的なフィードツク制御系を示すプ四ツク線
図である。同図において、１はアナログＰＩ［＠器、２
は制御対象、ｒは設定ｍ、ｙは操作量、ｃｄ制御量、ｅ
は制御偏差、ｄはドリフト（周囲温度や部品のパラメー
タなどくよる特性変動分）である。
図である。同図において、１はアナログＰＩ［＠器、２
は制御対象、ｒは設定ｍ、ｙは操作量、ｃｄ制御量、ｅ
は制御偏差、ｄはドリフト（周囲温度や部品のパラメー
タなどくよる特性変動分）である。
１１１３図において、設定値ｒを変更したり、或いは制
御対象２に外乱が加わって制御量Ｃが変化すると、制御
偏差ｅを打ち消して零にするように調ｍｓｉが動作して
操作量ｙを変化させるようになっている。
御対象２に外乱が加わって制御量Ｃが変化すると、制御
偏差ｅを打ち消して零にするように調ｍｓｉが動作して
操作量ｙを変化させるようになっている。
さてｂｌｓ図において、調節器１としてはＰＩ’調節器
が用いられているわけであるが、同図に示されるようＫ
このアナ璽グ調節器１にトリアドｄが存在すると、調節
器１、制御対象２の伝達関数をそれぞれＧＲ（Ｓ）、
ＧＳ（Ｓ）とすると、となるから、ドリフトｄが存在す
ると、制御量Ｃはその影響をうけることになり、高精度
の制御を望めないという問題があり、この影響をなくす
ためには、調節器１を構成する部品の選択に注意が必要
であるという煩わしさがあり、またこのような考慮を払
ったとしてもドリフトの軽減に祉限界があった。
が用いられているわけであるが、同図に示されるようＫ
このアナ璽グ調節器１にトリアドｄが存在すると、調節
器１、制御対象２の伝達関数をそれぞれＧＲ（Ｓ）、
ＧＳ（Ｓ）とすると、となるから、ドリフトｄが存在す
ると、制御量Ｃはその影響をうけることになり、高精度
の制御を望めないという問題があり、この影響をなくす
ためには、調節器１を構成する部品の選択に注意が必要
であるという煩わしさがあり、またこのような考慮を払
ったとしてもドリフトの軽減に祉限界があった。
本発明は、と述のような従来の技術的事情Ｋかんがみな
されたものであり、従って本発明の目的は、周囲温度の
変化や部品のパラメータの影響を受けることなく、常に
高精度の制御を期待できるＰＩ＠節器を提供することに
ある。
されたものであり、従って本発明の目的は、周囲温度の
変化や部品のパラメータの影響を受けることなく、常に
高精度の制御を期待できるＰＩ＠節器を提供することに
ある。
本発明の要点は、アナ四グＰ調節器とデジタルＩｌ１節
器を作り、後者からの操作出力をデジタル・アナログ変
換して、前者からのアナリグ操作出力に加算することに
より、制御系への外乱のほか、アナはグＰｌｕｍ器の部
分におけるトリ゛７ト、その他、設定値のドリフト等を
補償するようにした点にある０ 〔発明の実施例〕 次に図を参照して本発明の詳細な説明する。
器を作り、後者からの操作出力をデジタル・アナログ変
換して、前者からのアナリグ操作出力に加算することに
より、制御系への外乱のほか、アナはグＰｌｕｍ器の部
分におけるトリ゛７ト、その他、設定値のドリフト等を
補償するようにした点にある０ 〔発明の実施例〕 次に図を参照して本発明の詳細な説明する。
第１図は本発明の一実施例を示すプルツク線図である０
同図において、１人はアナログＰＷ４節器、２は制御対
象、３はブロック（デジタルＩｌｆ！ｉＢ器）、４１ｔ
ＤＡ（デジタル・アナリグ）変換器、５はＡＤ（アナロ
グ・デジタル）変換器、６と７はそれぞれメモリ、８は
ＤＡ変換器、９紘サンプリングタイマー（サンプリング
用の互いに位相の異なったタイミングパルスφ１とφ２
を発生し、φ１はメモリ６へ、φ２はメモリ７へ、それ
ぞれ供給するタイマー）、１０は係数器、である０ 第２図紘口拡図におけるブロック（デジタルｌ１ｌＩｔ
Ｊ器）３の各部における動作波形図である０第１図、第
２図を参照して回路動作を説明する。
同図において、１人はアナログＰＷ４節器、２は制御対
象、３はブロック（デジタルＩｌｆ！ｉＢ器）、４１ｔ
ＤＡ（デジタル・アナリグ）変換器、５はＡＤ（アナロ
グ・デジタル）変換器、６と７はそれぞれメモリ、８は
ＤＡ変換器、９紘サンプリングタイマー（サンプリング
用の互いに位相の異なったタイミングパルスφ１とφ２
を発生し、φ１はメモリ６へ、φ２はメモリ７へ、それ
ぞれ供給するタイマー）、１０は係数器、である０ 第２図紘口拡図におけるブロック（デジタルｌ１ｌＩｔ
Ｊ器）３の各部における動作波形図である０第１図、第
２図を参照して回路動作を説明する。
先ず、制御量の設定（目標）値ｒＤをデジタル値（例え
ば１６ビツト）で与え、これと制御ｊｌＣ０ＡＤ器５に
よる変換値ＣＤ（例えば１６ビツ）ｌｌｉＤデジタル値
）との偏差をｅとする。同図のブロック３内の矢印付の
二重線は、デジタル信号（１６ビツト）の流れを表わし
ている。
ば１６ビツト）で与え、これと制御ｊｌＣ０ＡＤ器５に
よる変換値ＣＤ（例えば１６ビツ）ｌｌｉＤデジタル値
）との偏差をｅとする。同図のブロック３内の矢印付の
二重線は、デジタル信号（１６ビツト）の流れを表わし
ている。
メモリ回路６，７拡サンプリングタイマー９からの互い
に位相を異にしたサンプリング信号φｌ。
に位相を異にしたサンプリング信号φｌ。
φ２により、入力されるデジタル値を読み込み、読み込
んだ値は同時に出力側に取り出されるものとする。φｌ
、φ２は給２図に示すように、互いに位相をずらした２
相信号とすると、次のような回路動作をする。
んだ値は同時に出力側に取り出されるものとする。φｌ
、φ２は給２図に示すように、互いに位相をずらした２
相信号とすると、次のような回路動作をする。
メモリ６．７の内容の初期値をゼロとし、偏差ｅを一定
値とし、メモリ６．７０％出力ｔｍｘ。
値とし、メモリ６．７０％出力ｔｍｘ。
ｍｌとし、φ１．φ２のパルスをそれぞれ＃！２図に示
す如く、サンプリング時間Ｔの間隔（Ｔ、２Ｔ。
す如く、サンプリング時間Ｔの間隔（Ｔ、２Ｔ。
３Ｔ、・・・・・・ＫＴ、・・・・・・の壺時点）で発
生するものとする〇 メモリ６ＦＡ、Ｒ初のφ１のタイミングで、偏差ｅ ｔ
−ｅ（Ｔ）として読み込み、同時にそのｅ （Ｔ）を出
力ｆｆ１ｌとして出力している０メモリ７は、次にφ２
のタイミングで、メモリ６の出力ｍ１を読み込み、゛同
時に＃ｍｔすなわちｅ（Ｔ）をｍｌとして出力する。
生するものとする〇 メモリ６ＦＡ、Ｒ初のφ１のタイミングで、偏差ｅ ｔ
−ｅ（Ｔ）として読み込み、同時にそのｅ （Ｔ）を出
力ｆｆ１ｌとして出力している０メモリ７は、次にφ２
のタイミングで、メモリ６の出力ｍ１を読み込み、゛同
時に＃ｍｔすなわちｅ（Ｔ）をｍｌとして出力する。
このｍｌすなわちｅ（Ｔ）は、偏差Ｃと加算された後、
次のφ１のタイミングでメモリ６に読み込まれ、同時に
出力ｍ１として出力される０ 以上が繰り返されて次式の如き結果が得られる。
次のφ１のタイミングでメモリ６に読み込まれ、同時に
出力ｍ１として出力される０ 以上が繰り返されて次式の如き結果が得られる。
ｍ５（Ｔ）＝ｅ（Ｔ）＋ｍ２（Ｔ） 、ｍｌ（Ｔ）
−０ｍｔ（２Ｔ）＝ｅ（２Ｔ）＋ｍ２（２Ｔ） ＃ ｍ
ｚ（２Ｔ）＝ｍｘ（Ｔ）ｍｌ （ａ’ｒ）−ｅ（３Ｔ）
＋ｍ２（３，Ｔ） ｓ ｍｚ（３Ｔ）＝ｍ２（２Ｔ）ｍ
ｌ （ＫＴ）−ｅ（ＫＴ）’＋ｍｚ（ＫＴ）、ｍｚ（Ｋ
Ｔ）＝ｍｚ（（Ｋ−ｉ）’ｒ）となるので、 このようにしてメモリ６の出力に拡、偏差ｅの積分値（
デジタル値）がとり出される。以上の動作は＃！２図か
らも読み取れるであろう。
−０ｍｔ（２Ｔ）＝ｅ（２Ｔ）＋ｍ２（２Ｔ） ＃ ｍ
ｚ（２Ｔ）＝ｍｘ（Ｔ）ｍｌ （ａ’ｒ）−ｅ（３Ｔ）
＋ｍ２（３，Ｔ） ｓ ｍｚ（３Ｔ）＝ｍ２（２Ｔ）ｍ
ｌ （ＫＴ）−ｅ（ＫＴ）’＋ｍｚ（ＫＴ）、ｍｚ（Ｋ
Ｔ）＝ｍｚ（（Ｋ−ｉ）’ｒ）となるので、 このようにしてメモリ６の出力に拡、偏差ｅの積分値（
デジタル値）がとり出される。以上の動作は＃！２図か
らも読み取れるであろう。
調節器ＩＡは比例調節器（Ｐｌｉ節器）であるから、上
記の如きメモリ６の出力ｍ１をＤＡ変換器８によりアナ
ログ値（但し、正負の符号付き）に変換した後、ゲイン
がＫｌの係数器１０で積分定数倍してＰ調節器ＩＡの出
力に加算して制御対象２に印加するようにすれば、ＩＡ
と３でＰＩ＠＠器を構成できることになる。この場合、
Ｋｌが積分ゲインに相当するものとなる。
記の如きメモリ６の出力ｍ１をＤＡ変換器８によりアナ
ログ値（但し、正負の符号付き）に変換した後、ゲイン
がＫｌの係数器１０で積分定数倍してＰ調節器ＩＡの出
力に加算して制御対象２に印加するようにすれば、ＩＡ
と３でＰＩ＠＠器を構成できることになる。この場合、
Ｋｌが積分ゲインに相当するものとなる。
以上のような構成にすれば、ｐ、１節器の入力にドリフ
トｄが存在しても、デジタル値に変換された偏差ｅがＯ
になるまで積分動作がつづき、ｅ＝０になった時点では
、ドリフトｄに相当する量を相殺するような量をＤＡ変
換器８の出力に発生していることになる。また、ＤＡ変
換器８の出力以降にドリフトがあって制御量Ｃが変動し
ても、最終的にｅ＝ｏとするように働くのでＤＡ変換器
８以降のドリフトも補償される。
トｄが存在しても、デジタル値に変換された偏差ｅがＯ
になるまで積分動作がつづき、ｅ＝０になった時点では
、ドリフトｄに相当する量を相殺するような量をＤＡ変
換器８の出力に発生していることになる。また、ＤＡ変
換器８の出力以降にドリフトがあって制御量Ｃが変動し
ても、最終的にｅ＝ｏとするように働くのでＤＡ変換器
８以降のドリフトも補償される。
なお、アナソゲ設定量ｒは、ＤＡ変換器４により、デジ
タル設定量ｒＤをアナジグ値に変換して得るようにして
いるが、こＯＤＡ変換器４のドリフトもデジタル■調節
器３により補償される。
タル設定量ｒＤをアナジグ値に変換して得るようにして
いるが、こＯＤＡ変換器４のドリフトもデジタル■調節
器３により補償される。
この発明によれば、従来のアナジグＰＩＩ１節器の工動
作を奥行する回路部分をデジタル回路により構成したこ
とＫなるのでアナログ系のドリフト補償が可能となると
ともに、■動作を行うデジタル回路は、制御系への外乱
及びドリフトの両者を同時に補償出来るという効果があ
る。
作を奥行する回路部分をデジタル回路により構成したこ
とＫなるのでアナログ系のドリフト補償が可能となると
ともに、■動作を行うデジタル回路は、制御系への外乱
及びドリフトの両者を同時に補償出来るという効果があ
る。
また、このデジタル補償回路（デジタル■調節器）は、
ＩＣ素子により簡単に製作できるので安価であり、また
、ドリフト補償器として独立して付加することもできる
ので、その試験調整、保守・点検が容易である。
ＩＣ素子により簡単に製作できるので安価であり、また
、ドリフト補償器として独立して付加することもできる
ので、その試験調整、保守・点検が容易である。
＃！１図は本発明の一奥施岡を示すブシツク線図、第２
図は１ｌＩ１図における要部の動作を示すタイミング図
、［３図は一般的なフィードバック制御系を示すブ四ツ
ク線図、である。 符号説明 １・・・・・・アナログＰＩＩｌＮ節器、 ＩＡ・・間
アナ四グＰＩＩ節器、２・・・・・・制御対象、３・・
・・・・ブロック（デジタル■調節器）、４・・・・・
・ＤＡ変換器、５・・・・・・ＡＤ変換器、６，７・・
・・・・メモリ、８・・・・・・ＤＡ変換器、９・・・
・・・サンプリングタイマー、１０・・・１・・係数器
代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第１図 ！
図は１ｌＩ１図における要部の動作を示すタイミング図
、［３図は一般的なフィードバック制御系を示すブ四ツ
ク線図、である。 符号説明 １・・・・・・アナログＰＩＩｌＮ節器、 ＩＡ・・間
アナ四グＰＩＩ節器、２・・・・・・制御対象、３・・
・・・・ブロック（デジタル■調節器）、４・・・・・
・ＤＡ変換器、５・・・・・・ＡＤ変換器、６，７・・
・・・・メモリ、８・・・・・・ＤＡ変換器、９・・・
・・・サンプリングタイマー、１０・・・１・・係数器
代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第１図 ！
Claims (1)
- 【特許請求の範囲】 １）制御偏差に比例した操作量を出力するアナログＰ調
節器と、前記制御偏差をデジタル値に変換する手段と、
前記制御偏差のデジタル値をデジタル的に積分する手段
と、積分結果であるデジタル値をアナログ値に変換して
前記操作量に加算する手段と、から成ることを特徴とす
るＰＩ調節器。 ２）特許請求の範囲第１項に記載のＰＩ調節器において
、前記積分手段は、制御偏差のデジタル値を或る第１の
タイミングで取り込む第１のメモリと、該第１のメモリ
の出力を、前記第１のタイミングとは異なる第２のタイ
ミングで取り込む第２のメモリと、該第２のメモリの出
力を前記制御偏差のデジタル値に加算して加算結果を前
記第１のメモリに、次回の前記第１のタイミングで取り
込ませる手段と、から成り、前記第１のメモリの出力と
して積分結果であるデジタル値を得るようにしたことを
特徴とするＰＩ調節器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12192284A JPS613201A (ja) | 1984-06-15 | 1984-06-15 | Ｐｉ調節器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12192284A JPS613201A (ja) | 1984-06-15 | 1984-06-15 | Ｐｉ調節器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613201A true JPS613201A (ja) | 1986-01-09 |
Family
ID=14823230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12192284A Pending JPS613201A (ja) | 1984-06-15 | 1984-06-15 | Ｐｉ調節器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613201A (ja) |
-
1984
- 1984-06-15 JP JP12192284A patent/JPS613201A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0147700A2 (en) | Apparatus for temperature compensation in a digital data handling system | |
| EP0527305A1 (en) | Phase compensation for electromagnetic resolvers | |
| US4430622A (en) | Offset correction circuit | |
| GB2060293A (en) | Analogue to digital converter system with an output stabilizing circuit | |
| JPS57208768A (en) | Digitizing system for video signal | |
| US4341999A (en) | High accuracy phase shift control system | |
| JPS613201A (ja) | Ｐｉ調節器 | |
| US3971015A (en) | Recirculating type analog to digital converter | |
| US4445111A (en) | Bi-polar electronic signal converters with single polarity accurate reference source | |
| EP0510649A2 (en) | Feedback controller | |
| JPH0661761A (ja) | マイクロ波管によって増幅された波の位相の不安定性を補償するための方法及び装置 | |
| JPH0664678B2 (ja) | アナログ入力装置 | |
| US5272658A (en) | Long-term integrator | |
| SU1104463A1 (ru) | Устройство компенсации люфта | |
| SU750449A1 (ru) | Способ настройки цепей температурной компенсации параметрического преобразовател с дифференциальным выходом | |
| GB2098420A (en) | Conversion between analogue and digital signals | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| JPS61245202A (ja) | 非干渉最短時間制御方法 | |
| JPS6244814A (ja) | デジタルサ−ボの格子点位置決め方式 | |
| SU1525590A1 (ru) | Способ компенсации аддитивной погрешности измерительного устройства | |
| JPS6119131B2 (ja) | ||
| SU1228122A1 (ru) | Интегратор с запоминанием | |
| JPH01309417A (ja) | Ａｄ変換器用前置回路 | |
| JPH02285803A (ja) | 自動レベル制御回路 | |
| RU2002302C1 (ru) | Квадратирующий преобразователь |