JPS6130053A - 段差の被覆方法 - Google Patents

段差の被覆方法

Info

Publication number
JPS6130053A
JPS6130053A JP59150491A JP15049184A JPS6130053A JP S6130053 A JPS6130053 A JP S6130053A JP 59150491 A JP59150491 A JP 59150491A JP 15049184 A JP15049184 A JP 15049184A JP S6130053 A JPS6130053 A JP S6130053A
Authority
JP
Japan
Prior art keywords
film
pattern
insulating film
deposited
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59150491A
Other languages
English (en)
Other versions
JPH0618194B2 (ja
Inventor
Toru Mogami
徹 最上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59150491A priority Critical patent/JPH0618194B2/ja
Publication of JPS6130053A publication Critical patent/JPS6130053A/ja
Publication of JPH0618194B2 publication Critical patent/JPH0618194B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10W20/01

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は1段差の被覆方法に関するもので、4vに多層
薄膜構造の形成方法あるいは微細な開孔部の側面など急
峻な段差を持つ表面に導体膜全形成する方法に関するも
のである。
(従来技術とその問題点) 例えば半導体装置において配線を行う場合には、微細な
開孔部を有する下地絶縁膜上に導体膜を被着することに
よりなされる。この時、従来のスパッタ法あるいは蒸着
法によれば開孔部の段差の肩部分で配線が切れたシ薄く
なったりし易(、LSIの製造歩留まりや信頼性が著し
く低下していた。
こうした欠点を防ぐため、@細な開孔部の側面をテーパ
ー形状として傾斜を持えせ導体膜が均一に被着するよう
な形状が用いられるようになってきているが、微細な開
孔部の側面に傾斜を持たせることはLSIの高集積化t
−阻害することになり、好ましい改善法ではない。その
ため急峻で探い段差に対して段差被覆性の良い状態で導
体膜を被着する方法が提案されておシ、そのうちの1つ
としてアルミニウム減圧CVD法がある。アルミニウム
膜全減圧CVD法によ膜被着することによシ段差被覆性
の良い膜が形成されることはM 、 J 、 Cook
e氏らによりソリッド・ステイト・テクノロジー(5o
lid 5tate Technology )誌第2
5巻第12号62頁々65頁に報告されている。しかし
多層配線構造においては段差被覆性の良い膜形成法を用
いても、段差の累積に伴い上層はどパターンの寸法加工
精度が悪くなるという欠点がある。
LSIあるいはVLSIの配線のような多層薄膜構造で
の微細な開孔部上への導体膜被着においてM要なことは
、1つは微細な開孔部全被着膜にマイクロクラックを生
じず埋めること、もう1つは微細な開孔部を埋めるよう
に導体膜が被着された後、表面が平坦になることの2つ
である。特にLSIの高集積化、多層化を計シ、高い信
頼性を得るためにはこの2つは極めて重要である。しか
しながら上記のような多層薄膜構造全従来のスパッタ法
や蒸着法で実現しようとすると開孔部の埋め込み工程と
導体膜の平坦化工程とを分離した工程数の多い、また多
くの装置を必要とする複雑なものにならざるを得なかっ
た。このようなパターン間の平坦な埋め込みの方法の1
つとして、リフトオフ法を用いた方法が提案されている
。レジストを用いたり7トオフ法は第1図(a)〜斜)
に示すようにしてなされる。まず第1図(a)において
101はシリコン基板、102はシリコン基板上に形成
されたシリコン酸化膜で、その上面にレジスト103を
塗布しパターニングした後、第1図(b)に示すように
通常のドライエツチングによってシリコン酸化膜102
t−垂直にエツチングし、開孔部を形成する。次いで、
第1図(e)に示すように基板上に導体膜な膜厚だけ被
着する。このようなリフトオフ法では絶縁膜の開孔部を
被着膜にマイクロクラックを生じず導体膜で埋め込むこ
ととレジスト剥離のためにレジスト側面にできるだけ導
体膜が被着しないことが必要でアシ、そのため導体膜の
被着方法あるいは被着条件が重要である。通常、絶#膜
の開孔部をマイクロクラックがなく導体膜で埋め込むた
めには従来の蒸着方法やスパッタ方法では膜被着を段差
被覆性の良い条件で行うかあるいは膜被着指向性の良い
蒸着方法で行うかのどちらかであった。しかし被着指向
性の良い蒸着方法たとえば電子ビーム蒸着法では膜被着
は第2図に示すような膜断面形状となシ、被着腹にマイ
クロクラ、りを生じずに絶縁膜の開孔部を埋め込むこと
ができない。また段差核種性の良い被着条件での蒸着方
法あるいはスパッタ方法等では第3図に示すようにレジ
スト側面が導体膜でおおわれてレジストを溶解できなく
な9リフトオフできなくなる。
このようにリフトオフ法を用いたパターン間の平坦な埋
め込みは、開孔部の埋め込み工程と導体膜の平坦化工程
と全分離した数多くの工程と技術的困s’i持っている
(発明の目的) 本発明の目的社以上述べたごとき、従来の段差の被覆方
法の問題点に関して特に微細な開孔部全被着導体膜にマ
イクロクラックを生じずかつ平坦に導体膜で埋め込む微
細な段差の被覆方法を提供することにある。
(発明の構成) 本発明によれば1表面に絶縁膜のパターンが形成された
基板に対して、イオンビームデポジション法を用いて前
記絶縁膜のパターンを導体膜で埋め込む場合、被着導体
膜にマイクロクラ、りを生じずかつ下地基板においてパ
ターン段差の底部に沿って溝が生じない膜被着条件で導
体膜を少なくとも前記絶縁膜の膜厚以上の厚さまで被着
する工程と表面平坦部における照射イオンの自己スパッ
タ率がほぼ1となシ、表面傾斜部では実効的に工、チン
グが生じる膜被着条件で前記導体膜を選択エツチングし
1表面を平坦にする工程とを含むこロン法において使用
されていなかった大きなイオン加速電圧(たとえばアル
ミニウムでは0,5〜2KV)即ち入射イオンエネルギ
ー(たとえばアルミニウムではO15〜2keマ)の領
域が使用されている。
イオンビームデポジション法においては膜被着とスパッ
タエツチングが同時進行していて、入射イオンエネルギ
ーが9.5keマ以上になると照射イオンの自己スパッ
タ効果が犬きくなシ、膜の被着速度が極めて遅くなる、
例えばW、H,Haward氏らによシジャーナル・オ
ブ・アプライド・フィジクス(Journal of 
Applied Phyaies ) 1第40巻第7
号2911頁〜2916頁に示されているようにアルミ
ニウムにおいては入射イオンエネルギーが約0.5ke
yで照射イオンの自己スパッタ率が1となシ、それ以上
の入射イオンエネルギーを用いると被着膜のエツチング
が生じてしまう。よって、従来のイオンビームデポジシ
ョン法では、入射イオンエネルギーが0.5〜2 ke
y以上の領域は、膜被着が極めて遅いか全く生じない実
用性の低い領域と考えられていた。しかしながら一般的
に知られているように金属や半導体や絶縁体には第4図
に定性的に示すように堆積速度(p)とエツチング速度
(ト))にイオン入射角依存性がるることを利用すると
イオンビームデポジション法を用いて1表面に微細な凹
凸がある基板上に膜被着を行う場合には、基板表面凹凸
の傾斜面の入射イオンビームに対する角度によって、そ
れぞれの傾斜面における膜のエツチング速度あるいは被
着速度が異なる。第4図の例では平坦面では堆積とエツ
チングが平衡し、傾斜面ではエツチングが生じているこ
とになる。
第5図(c) 、(d)に示すように絶縁膜のパターン
を埋面では実効的にスパッタエツチングが進行する。
その結果、絶縁膜のパターン上に被着した導体膜のみが
パターン段差上に当初形成されていた傾斜面からスパッ
タエツチングでれて平坦化が行われ、凹凸を有する基板
上に平坦な導体膜が形成されるのである。
(実施例) 以下1本発明について実施例を用いて説明する。
第5図(a)〜(d)は一実施例を工程を追りて順次−
、クシた模式的断面図である。第5図(a)は平坦な表
面を持つシリコン基板501上にシリコン酸化膜502
會厚さ約1μmcVD法で被着した後1通常のホト・レ
ジスト工程とドライエツチング工程を経て開孔部503
全形成した状態を示す。
次いで第5図tmに示すように、開孔部内に導体膜がマ
イクロクラックを生じずに被着しかつ下地シリコン基板
において開孔部の段差の底部に沿って溝が生じない低い
入射イオンエネルギー条件(入射イオンエネルギー約0
.1keマ)でのイオンビームデポジションで、アルミ
ニウム膜504t−少なくともシリコン酸化膜502の
厚さ以上被着する。この時、アルミニウム膜504は開
孔部503内部でマイクロクラックを生じない。
さらに第5図(e)に示すように基板上水平面での照射
イオンの自己スパッタ率が1となる入射イオンエネルギ
ー条件(入射イオンエネルギー約0.5keマ)でイオ
ンビームデポジションを行う。この条件では基板上水平
面ではアルミニウム膜の被着とエツチングが平衡し膜厚
に変化は生じないが。
基板上傾斜面ではすべてエツチングが進行する。
その為、開孔部5030段差上に形成された被着アルミ
ニウム膜の傾斜面505ではエツチングが進行する。
最終的には第5図(d)K示すようにシリコン酸化膜5
02上のアルミニウム膜504のみが選択工。
チングされて基板パターン上のアルミニウム膜は殆ど平
坦になる。
以上説明したように、本発明は導体膜の膜被着工程と平
坦化工程と全入射イオンエネルギーを2段階に切)替え
たイオンビームデポジション法によシ行うものである。
特に平坦化工程においては従来イオンビームデポジショ
ン法で実用的ではないとされていた入射イオンエネルギ
ー領域(アルミニウムでは0.5〜2keマ)を用い、
基板上の傾斜面のみを選択エツチングすることによシ平
坦化を可能とした。
前記実施例においてはアルミニウム膜を被着したが、何
もこれに限る必要はなく、モリブデン等の他の金属、不
純物をドープした多結晶シリコンやシリサイド等の合金
も用いることができる。
(発明の効果) 以上説明したごとく1本発明によれば急峻な側面を持つ
開孔部においてもシャドー効果音生じることなく、開孔
部tマイクロクラ、りがなく埋め込み、絶縁膜のパター
ン上に導体膜を平坦にしかも同一真空系内で形成するこ
とができる。その結果多層薄膜構造では、後に形成され
る高次の薄膜の段切れ、接触不良1寸法加工粉度の悪化
が回避でき、それ’1LsIに使用した場合、信頼性、
集積度を飛躍的に向上することができる。
【図面の簡単な説明】
第1図(a)〜(e)はレジストを用いたリフトオフ法
による平坦な導体膜の形成を説明する模式的断面図、第
2図は被着指向性の良い蒸着法によシ、パターンを導体
膜で埋め込んだ構造の模式的断面図。 第3図は段差被覆性の良い蒸着法によシバターンを導体
膜で埋め込んだ構造の模式的断面図、第4図、第5図(
a)〜(d)は本発明の方法の一実施例を説明するため
の模式的断面図である。 101.201,301,501・・・シリコン基板。 102.202,302.502・・・シリコン酸化膜
等の絶縁膜。 103.203.303・・・レジスト。 104.105,204,304・・・導体膜。 503・・・絶縁膜の開孔部。 504・・・アルミニウム膜。 505・・・アルミニウム膜の傾斜面。 工業技術院長 (b) (C) (d) 72図 第3図 第4 図 イオン入射角θ

Claims (1)

    【特許請求の範囲】
  1.  表面に絶縁膜のパターンが形成された基板に対して、
    イオンビームデポジション法を用いて前記絶縁膜のパタ
    ーンを導体膜で埋め込む場合、被着導体膜にマイクロク
    ラックを生じずかつ下地基板においてパターン段差の底
    部に沿って溝が生じない膜被着条件で導体膜を少なくと
    も前記絶縁膜の膜厚以上の厚さまで被着する工程と、表
    面平坦部における照射イオンの自己スパッタ率がほぼ1
    となり表面傾斜部では実効的にエッチングが生じる膜被
    着条件で前記導体膜を選択エッチングし、表面を平坦に
    する工程とを含むことを特徴とする段差の被覆方法。
JP59150491A 1984-07-21 1984-07-21 段差の被覆方法 Expired - Lifetime JPH0618194B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59150491A JPH0618194B2 (ja) 1984-07-21 1984-07-21 段差の被覆方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59150491A JPH0618194B2 (ja) 1984-07-21 1984-07-21 段差の被覆方法

Publications (2)

Publication Number Publication Date
JPS6130053A true JPS6130053A (ja) 1986-02-12
JPH0618194B2 JPH0618194B2 (ja) 1994-03-09

Family

ID=15498028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59150491A Expired - Lifetime JPH0618194B2 (ja) 1984-07-21 1984-07-21 段差の被覆方法

Country Status (1)

Country Link
JP (1) JPH0618194B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130147A (en) * 1973-06-29 1980-10-08 Ibm Multilayer wired integrated circuit
JPS57134950A (en) * 1981-02-16 1982-08-20 Nippon Telegr & Teleph Corp <Ntt> Forming method of flattened wiring layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130147A (en) * 1973-06-29 1980-10-08 Ibm Multilayer wired integrated circuit
JPS57134950A (en) * 1981-02-16 1982-08-20 Nippon Telegr & Teleph Corp <Ntt> Forming method of flattened wiring layer

Also Published As

Publication number Publication date
JPH0618194B2 (ja) 1994-03-09

Similar Documents

Publication Publication Date Title
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
US4172758A (en) Magnetic bubble domain device fabrication technique
JP2727984B2 (ja) 半導体装置の製造方法
US4662985A (en) Method of smoothing out an irregular surface of an electronic device
US4847673A (en) Semiconductor device
JPH0551174B2 (ja)
JPS6130053A (ja) 段差の被覆方法
CN1051401C (zh) 一种形成薄和厚金属层的方法
US5372971A (en) Method for forming via hole in multiple metal layers of semiconductor device
KR100200499B1 (ko) 반도체 소자의 금속배선막 형성방법
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
KR19980060592A (ko) 반도체소자의 금속 배선 형성 방법
JPS61172327A (ja) 導体膜の堆積方法
KR100484253B1 (ko) 반도체 장치의 타이타늄막 형성방법
JPH084088B2 (ja) 薄膜形成方法
JPS60233840A (ja) 段差の被覆方法
JPS60245254A (ja) 層間絶縁膜の形成方法
JP3329148B2 (ja) 配線形成方法
JPS59104143A (ja) 配線の形成方法
JPH0552057B2 (ja)
EP0543254A2 (en) A method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers
JPH06177255A (ja) 半導体集積回路装置の製造方法
JPS61120417A (ja) コンタクト電極の形成方法
JPH0122738B2 (ja)
JPH02137329A (ja) 多層配線用Al薄膜

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term