JPS61296509A - マルチ・トラツク・デイジタル記録装置の速度変動検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数トラック媒体上での記録と読取りに関す
るものであり、具体的には、現在既知の検出方法では検
出できない、リール間テープ駆動機構の許容できない瞬
間的速度変動の検出に関するものである。

〔従来技術〕

テープ上の複数の高密度トラックに記録できるリール間
テープ駆動機構では、駆動機構の記録ヘッドおよび読取
りヘッドを通るテープの移動を厳密に制御することが必
要である。米国特許第４０１５７９９号には、テープ移
動に対する高度の制御が得られるようにテープの移動を
制御するだめの装置が記載されている。しかし、米国特
許第４０１５７９９号が提供する精巧な制御装置を使っ
ても、検出されない瞬間的速度変動（ｒｓｖ）があるこ
とが発見された。これらのＩＳＶは、持続時間が極めて
短く、ある種の速度変動に適合できるように設計された
記録用駆動機構で検出されないことがある。ＩＳＶが検
出されない場合、その後に問題が生じることがある。た
とえば、テープが、元の記録用駆動機構と同じ位うまく
応答できない別の駆動機構にロードされることがらシ、
シたがって記録されたデータを読み取れないことがある
。本発明は、ＩＳｖが検出されないことがないようにす
ることによって、この問題を克服するものである。

テープ速度を監視するための様々な方法が知られている
。たとえば、米国特許第３４３９３５４には、テープに
ビットを記録してから、書込みヘッドからある正確な距
離の所にある読取りヘッドでそのピットを検出するまで
の時間間隔を検出して速度を決定するテープ送シ用速度
検知装置が記載されている。この方法は、書込みヘッド
と読取りヘッドの間でのテープの平均速度を検出するも
のであるが、今問題にしている非常に高密度のテープ媒
体で問題となっているヘッド間移動中に起こシ得る瞬間
的速度変動は検出しない。米国特許第３８２９８９３号
は、テープ媒体上でのデータの記録と読取シの間の時間
間隔を測定することによってテープ速度を決定する、別
型式の速度モニタである。この特許でも、工Ｓｖを検出
するための配置は開示されていない。

米国特許第４００７４９２号には、回転部材の速度を監
視して部材が許容速度で回転するようにするための装置
が記載されている。この装置では、部材の回転速度が非
同期交流線周波数と比較される。この比較は、媒体の移
動が変換操作に対して適当なときのみ磁気ヘッドが媒体
と変換関係が生じるよう位置決めされるように記録媒体
が許容速度で動いているかどうかを判断するのに使用さ
れる。この特許では、媒体に記録を行うときにＩＳＶを
検出する手段は開示されていない。

〔発明が解決しようとする問題点〕

本発明の目的は、磁気テープなどの記録媒体上に記録を
行うときに生じる瞬間的速度変動（ＩＳＶ）を検出する
ことである。

非常に高密度で比較的高速度のリール間テープ駆動装置
では、変換ヘッド上でテープ移動が僅かに揺動（ｐｅｒ
ｔｕｒｂａｔｉｏｎ　）しても、他のすべての互換性あ
るテープ駆動装置で読取れない記録を生じさせることが
あることが発見された。これが起こるのは、駆動機構が
異なると、テープ上の変動データ速度として現われるテ
ープ速度の変動に応答する能力が異なるためである。こ
の問題は、特に、テープが最初ある駆動機構で満足に記
録され、別の駆動機構が変化するデータ速度に充分に対
応できないために、後でその駆動機構では読取れない場
合に、許容できないものとなる。持続時間の非常に短か
いこれらの速度変動を検出することが、本発明の主目的
である。

〔問題を解決するだめの手段〕

本発明は、マルチ・トラック・デジタル記録装置におい
て、記録媒体の移動の瞬間的速度変動を検出するだめの
装置を提供する。この装置は、媒体上の予め選択した数
の記録トラック上での記録速度の変化を検出する手段と
、予め選択したすべての記録トラックが許容できない記
録速度の変化を検出したことを認識する手段とからなる
。本発明は、アナログ形でもデジタル形でも実施できる
。

好ましいアナログ形では、バッファが予め選択した記録
トラックからの瞬間的記憶電圧変化に応答し、次にトラ
ックからの瞬間電圧の変化の和が求められ、この和が閾
値電圧と比較される。電圧和が閾値電圧を越えた場合、
許容できないデータ速度変動が検出され、満足に記録さ
れなかったデータが再書込みされる。好ましいデジタル
形では、電圧制御発振器（ＶＣＯ）の公称周波数が複数
の時間間隔に分割される。ＶＣＯの周波数出力は、読取
回路の位相ロック・ループの位相エラー検出器からの記
憶電圧出力で制御される。高速クロックが各時間間隔の
前半ではカウンタを正方向に歩進させ、後半では負方向
に歩進させる。各時間間隔の終わシに計数が終了し、予
め選択した記録トラック用のカウンタからのカウントが
終了時に指定された最小値よりも大きい場合、瞬間的速
度変動の可能性を示す信号が発生する。予め選択した記
録トラック検出回路の出力の論理積がとられ、予め選択
されたすべてのトラックがＴＳＶ状態を示すときだけ、
ｒｓｖ状態を示す出力が発生される。

〔実施例〕

少くともいくつかのリール間テープ駆動機構では、テー
プ径路が瞬間的速度変動（工ＳＶ）を受けることがある
ことが発見された。かかるテープ速度の変化は、データ
速度の変化として変換系に示され、通常は該系によって
調整される。しかし、データ速度の変化が急速すぎる場
合には、システム・クロックは必要な調節を行うことが
できず、データは誤まって検出される。速度変化はテー
プの幅全体に影響するので、すべてのトラックが同時に
誤まったデータを生成することになる。このユニークな
条件を使って、ＩＳＶ状態を、通常はすべてのトラック
に同時に影響を与えない他のテープ・エラー状態と区別
することができる。

書込み動作中に大幅のテープ、速度変動が起こると、テ
ープに書き込まれるデータの密度は大幅の変化を受ける
。このデータ速度の変化が、ある種のテープ装置の読取
り動作の能力を越え、したがって後でそれらの装置で有
効なデータとして検出できないというストレス条件を生
み出す。駆動機構の書込みチェック動作中にデータ密度
の変動が検出されない場合、その駆動機構はデータを許
容可能とみなすことができる。その上、そのデータは他
の駆動機構でも充分に読み取られることがしばしばであ
る。しかし、ストレス条件のためにある種の駆動機構が
そのテープを読取れなくなることがある。ある駆動機構
では読取ることができ、別の機構では読取れないデータ
を記録することは許容できないことは明らかである。も
ちろん、厳しいＩＳＶ状態の場合は、どの駆動機構もそ
のデータを読取れず、したがって始めからデータの記録
が拒否され、後で問題が生じることはない。問題が生じ
るのは、より厳しくないｒｓｖ状態の場合である。比較
的厳しくないＩＳＶ状態は、最初は検出されず、後で別
のテープ駆動機構でそのデータを読取ろうとしたときに
それが発見されることがある。そのときそのデータが読
取れない場合、そのデータは完全に失われることがある
。したがって、この余シ厳しくないｒｓｖ状態をその発
生時に検出することが絶対に必要である。本発明は、こ
の余シ厳しくない状態を記録時に検出して、■ＳＶ状態
で書き込まれたデータを後に書き直し、記録データ速度
変動がすべての互換性あるテープ駆動機構の許容範囲内
に保たれるようにするための手段を提供するものである
。

第２図は、テープ経路中で瞬間的速度変動の問題が生じ
る可能性のある型のリール間テープ駆動機構を概略的に
示したものである。テープ１４は、テープ・リール１０
と１２の間のテープ経路内で厳密に制御されているもの
の、持続時間が非常に短かい突然の速度変化が生じるこ
とがある。たとえば、どちらかのリール上において一般
に層間スリップと呼ばれているリール上のテープの不均
等な巻付きによる突然のテープのジャンプが生じること
がある。第２図に示すように、タコメータ１８．２４．
３０が、テープ経路中でのテープ線速度とテープ・リー
ルの回転速度を検出する。タコメータ１８．２４．６０
の出力６４．６２．３６が移動制御論理４４によって分
析され、この論理装置４４はデジタル−アナログ変換器
（ＤＡＣ）４６と４８を駆動するために必要な制御信号
を発生させる。変換器４６と４８の出力は、補償フィル
タ５０．５２と増幅器５４．５６を介して駆動モータ２
０と２６に送られる。これにより、駆動軸２２と２８の
相対速度が厳密に制御され、その結果リール１０と１２
の間で比較的安定なテープ移動がもたらされる。テープ
制御手順のより詳しい説明は、上記に米国特許第４０１
５７９９号に記されている。この磁気テープ制御装置は
本発明の一部分ではないので、ここではこれ以上説明し
ない。

しかし、上記説明において強調したように、米国特許第
４０１５７９９号に記載されている制御システムでもた
らされるような厳密に制御されたテープ移動の場合でも
、持続時間が非常に短いテープ移動の揺動が生じ、これ
が検出されないことがあシ得る。後で問題が生じるのを
避けるには、これらの揺動を、その発生時に識別しなけ
ればならない。これらの揺動すなわち瞬間的速度変動（
ｒｓｖ）を検出するには、記録信号を書込みの直後に読
取ることが必要である。さらに、エラーが検出された場
合、それが別の原因によるのではなくてＩＳＶから生じ
るものだとはつきシ識別できるように、記録された充分
な数の並行トラックから読取シ値を得ることが必要であ
る。ＩＳＶから生じたエラーはすべてのトラックに影響
するが、持続時間が短い他のタイプのエラーは、一部の
トラックにしか影響しないため、上記方法をとることが
できる。

複数のデータ・トラックに同時に書込みおよび読取シす
るのに適した回路構成が、それぞれ第２Ａ図および第２
Ｂ図に概略的に示されている。第２Ａ図に示すように、
各書込みヘッド６ｏは書込みデータ信号を受は取る。こ
の書込みデータがフリップ・フロップ６２に送られ、そ
こからトライステート・バッファ６４と６５にクリップ
された信号が送られる。バッファ６４と６５は、書込み
イネーブル信号によって使用可能になシ、書込みヘッド
６０に書込信号を送る。電圧源６６がヘッド６０に印加
されて電流をもたらし、それによってヘッド中に記録用
磁界を生成する。各書込みヘッドには、同一の書込み回
路構成が設けられている。

第２Ｂ図には、読取シ回路構成が示されている。

読取シ回路構成は、書込み回路構成の場合と同様に、ど
の読取シヘッド７０でも同じである。読取りヘッド７０
は読取シヘッド７０の下を通る記録媒体中の磁束変化に
応じて、差動シングル・エンディト変換器７２に信号を
送る。変換器７２は前置増幅器７４に出力信号を送る。

増幅された出力がデータ検出器７６に送られる。データ
検出器７６は、位相検出器７８とループ・フィルタ７９
からなる位相比較機構に入力信号を送り、それが電圧制
御発振器（ｖｃｏ）ｓｏを制御する。位相比較機構は、
検出器７６から受は取った信号の位相を発振器８０から
の周波数信号と比較し、それによって発振器８０に制御
電圧を与え、発振器８０の位相ロック・ループの出力周
波数を変更する。

発振器８０は、データ検出器７６のサンプリング周波数
を制御する。データ速度の変化は、検出されるデータの
位相と発振器８０の位相ロック・ループの出力の位相の
間の位相変動に反映されるため、位相比較機構７８の記
憶電圧出力を使って、データ速度の変化を検出すること
ができる。

ＩＳｖを検出するには２つの方法が考えられるが、現在
好ましい方法は、工Ｓｖの検出にデジタル回路構成を使
用することである。

第１図は、デジタルＩＳＶ検出器のブロック・ダイアグ
ラムである。ゲート１３０が整列フリップ・フロップ１
３１に信号を送って、データがヘッド上にあるときだけ
クリップ・フロップ１３１が活動状態となるようにする
。これによって、駆動機構が開始および停止するために
許容されるブロック間ギャップ中でＩＳＶを検出しよう
とする試みが防止される。第２Ｂ図の８０などの電圧制
御発振器からの読取シデータ・クロック信号が第１のカ
ウンタ・セット１３２に送られて各サイクルを開始し且
つ以前のサイクルを終了するためのアップ／ダウン・ウ
ィンドウを確立する。アップ／ダウン・ウィンドウの長
さは、電圧制御発振器８０の出力によって決定される。

整列クリップ・フロップ１６１は、シングル・ショット
１３３に出力信号を送る。シングル・ショット１３３は
、各サイクルの終わシにおいてエラー・ラッチ１３４に
問合せを行うためにロード・パルスを出力し、次のサイ
クル開始のためにカウンタ１３２をリセットする。ロー
ド・パルスによって開始される時間間隔中に、高周波数
クロック信号が高速カウンタ１３５に与えられる。この
カウンタは、サイクル゛のアップ・ウィンドウ部分の間
は正の方向にカウントし、ダウン・ウィンドウ部分の間
は負の方向にカウントする。カウンタ１３５の出力は、
それぞれサイクルの終わりに正および負の比較器１３６
と１６７に送られる。比較器１３６と１３７は、カウン
タ中に保持されているカウントが予め定めだ正数まだは
負数を越えるかどうか決定する。

比較器１３６または１３７が、カウントが高すぎるまた
は低すぎることを示した場合、ＯＲ回路１３８がエラー
・ラッチ１３４に信号を送シ、このエラーラッチがＡＮ
Ｄゲート１３９にエラー信号を送る。要するに、高速カ
ウンタ１６５、比較器１６６及び１３７、並びにＯＲ回
路１３８は、アップ・ウィンドウとダウン・ウィンドウ
とのわずかな差を求めるために設けられる。これまで説
明してきた回路が、選択された各トラック毎に設けられ
る。各回路のエラー・ラッチからの出力がＡＮＤゲート
１３９で組み合され、その結果選択された各トラックが
エラー状態を識別したときだけ最終エラー・ランチ１４
０がセットされる。最終エラー・ラッチ１４０からの出
力が正であると、瞬間的速度変動があシ、読取シ回路構
成によって信頼できる形でそれを克服できないことを示
す。

第３Ａ図、第３Ｂ図、第４八図ないし第４Ｅ図および第
５図に、ディジタルＩＳＶ検出をより詳しく示す。第６
Ａ図と第６Ｂ図に、検出器で使用する重要なタイミング
・パターンを示す。

検出器回路構成の動作を開始するため、記録をゲートす
るＡＮＤゲート８２によってパ記録中”信号が生成され
る。このＡＮＤゲートは、テープ・サブシステム制御装
置からのコースト及び高ゲイン信号（Ｃｏａｓｔ　　ａ
ｎｄ　　Ｈ４ｇｈ　　Ｇａ１ｎ　　ｓｉｇｎａｌ）に応
答する。それに応じてＡＮＤゲート８２の出力がＮＯＴ
ゲート８４を介してパ非記録中″信号を、または第５図
に示すような”記録中”信号を生成する。ＩＳＶ検出回
路が活動状態になる必要があるのは、テープ・サブシス
テムが活動的に記録中のときだけなので、第６Ａ図には
”記録中”信号のみを示す。テープ・ヘッドがブロック
間ギャップ域の上に来ると、駆動機構は停止および開始
することができる。この場合、駆動機構が正しく停止し
再スタートすれば、瞬間速度変動が示されても、゛それ
は明らかに誤まりである。

“記録中”信号がアップ／ダウン・ウィンドウを作り出
すウィンドウ・カウンタ８６をリセットする。ここに示
す例では、カウンタ８６は１２８までカウントする。カ
ウンタ８６の前半６４ステツプの間、後でさらに詳しく
説明するように高速カウンタ・クロック信号に応答して
、カウンタ・セット８８がカウント・アップする。カウ
ンタ８６の後半６４ステツプの間、カウンタ・セット８
８はカウント・ダウンする。

アップ／ダウン・ウィンドウ・カウンタ８６とカウンタ
・セット８８の間の同期化は、整列フリップ・フロップ
９０によって行われる。このフリップ・７０ツブ９０は
、高速カウンタ・クロック信号およびアップ／ダウン・
ウィンドウ・カウンタ８６の出力をその入力として受は
取る。アップ／ダウン・ウィンドウ・カウンタ８６の出
力がアップし、高速カウンタ・クロック信号の次の連続
上向きパルスが受は取られた後、整列フリップ・フロッ
プ９０からの同期信号がアップしたとき、カウンタ・セ
ット８８のカウント・アップ・サイクルが開始される。

アップ／ダウン・カウンタ８乙の出力がダウンし、高速
カウンタ・クロック信号の連続上向きパルスが受は取ら
れると、整列クリップ・フロップ９０からの同期信号が
ダウンするとき、カウンタ・セット８８のカウント・ダ
ウン・サイクルが開始される。電圧制御発振器信号、整
列フリップ・フロップ９０からの同期信号、および高速
カウンタ・クロック信号がすべてアップのとき、カウン
タ・セット８８は計数動作を停止する。この時点で、カ
ウンタ・セット８８中のカウントが、正および負の比較
器９２と９４に送られる。

この例では、正の比較器９２は、＋５の基準値にセット
され、負の比較器９４は−５の基準値にセットされる。

これらの値が選ばれているのは、それが特定システムの
要件に合致するだめである。

他の設計ではＩＳＶ許容差をもつと高くまたは低くとる
ことができ、したがってカウンタ・セット８８によるよ
シ精密なカウントが必要なこともあシ、よシ精密でなく
てよいこともある。すなわち、比較器９２と９４に設定
可能などんな基準値を入れてもよい。実際、いくつかの
例では、たとえばデータ速度を下げるＩＳＶの方がデー
タ速度を上げるＩＳＶよりもシステムによって許容され
やすいため、正および負の比較器９２と９４に異なる絶
対値を入れることが望ましい場合もある。カウンタ・セ
ット８８からの入力が、予め定めた閾値との例では＋５
または−５を越える場合、比較器９２または９４の出力
は高レールになる。正および負の比較器９２と９４の出
力は、ＯＲゲート９６を経て、エラー・ラッチ（フリッ
プフロップ）９８に送られる。エラー・ラッチ９８は十
ロード信号およびエラー許可ラッチ１００からの正の出
力によって活動化され、その結果、カウント・サイクル
が完了したときに比較器９２または９４の出力が閾値を
越える場合にのみ、エラー・ランチ９８がエラーを示す
出力を発生する。なお、第６図の矢印ＬＳはロード時間
において比較器の出力がサンプリングされることを示す
。

以上説明してきた第６Ａ図、第３Ｂ図、第４Ａ図、ない
し第４Ｅ図、および第５図の検出回路は、ＩＳＶの有無
を検出すべきテープ上の各トラック毎に設けられている
。ＩＳＶ検出のために任意の数のトラックを選択できる
が、選択した各トラックに対して回路構成を設けるだめ
の費用と、ｒｓＶが他のエラーから分離できるようにす
るために充分な数のトラックを選択する必要性を利益考
量して妥協点を選ばなければならない。第３Ｃ図に示し
た実施例では、３本のトラックを選択した。

各トラック回路のエラー・ラッチ９Ｂからの出力が、Ａ
ＮＤゲート１０２で組み合わされる。ＡＮＤゲート１０
２は、３つのエラー・ランチ９８がすべてエラー状態を
示す場合にのみ、エラー状態を示す出力を出す。複数ト
ラック・テープ上の選択された各トラックは、３つのト
ラックのすべてに影響し得る条件がテープ上のすべての
トラックに影響する条件となるように、充分に離れてい
る。かかる条件が、テープ駆動機構の通常のエラー検出
訂正回路構成によって検出されないのは、瞬間的な速度
変動、または持続時間の極めて短い一時的速度変化、ま
たは駆動機構内部の振動揉態によってその条件が生成さ
れる場合だけである。

したがって、ＡＮＤゲート１０２からの出力は、通常の
エラー検出訂正回路構成で検出されないかまたはその後
の動作中に読取れない状態を示す。

ＡＮＤゲート１０２の出力は、最終ニジ−・ラッチ１０
４に送られる。このエラー・ラッチがラッチされると、
データ記録の全体をエラーとみなし、次に再記録すべき
ことを示す信号が出る。

ＩＳＶ検出回路構成のアナログ実施形を第７図に概略的
に示す。

デジタル実施形の場合と同様Ｋ、テープ幅全体から予め
定めた数のトラックを選択する。特定の設計では、各ト
ラックからのデータ信号が、位相検出器１１０に送られ
、そこで受信データ信号と電圧制御発振器（ＶＣＯ）１
１２の出力との位相差を表す位相出力信号が確立される
。この位相差信号が、フィルタ１１４を経てＶＣＯ１１
２の入力として与えられ、ＶＣＯ１１２の出力を変更し
て、データと同位相に保つようにする。フィルタ１１４
の出力は、選択された各トラックに対する加算増幅器１
１６にも送られて、瞬間的速度変動の指標をもたらす。

受信データ信号とＶＣＯ出力信号の位相差信号は、検出
されたデータ間隔中の速度変化の量をはつきシ示す指標
である。

選択した各トラックからの位相差は加算増幅器に送られ
、選択されたすべてのトラックで検出された位相偏差の
合計を表す出力がそこから出る。

加算増幅器１１６の出力は、微分器１１８とフィルタ１
２０を経て、信号比較器１２２に送られる。

比較器１２２には、瞬間的速度変動の結果としてエラー
状態を示すことない許容できる位相偏差の量を示すプリ
セット閾値入力が与えられる。加算増幅器１１６から比
較器１２２への出力が予め定めた閾値な越えると、比較
器１２２は、瞬間的速度変動によって生じたエラー状態
を示し、記録されたデータの再書込みを要求する出力を
出す。

アナログ式のものはデジタル式のものに比べていくつか
の経済上の利点があるものの、技術的欠点もいくつかあ
る。たとえば、選択されたすべてのトラックの出力が合
計されるため、他のトラッりは大幅な位相エラーを含ま
なくとも１本のトラックが大幅な位相エラーを示す場合
、ＩＳＶ状況を識別することができる。これが起こるの
は、１本のトラックでの位相偏差が極めて大きいという
非常に稀な場合だけである。デジタル式の場合は、各ト
ラックがエラー状態の正の指標をＡＮＤ回路に送らなけ
ればならないため、それは不可能である。したがって、
デジタル設計はＩＳＶ状態が存在するときだけエラー信
号を出すが、アナログ設計は、ＩＳＶ以外の何らかの発
生源によってエラー状態が作り出される場合に、該エラ
ー信号状況に応答することができる。

〔発明の効果〕

以上の説明から明らかなように、本発明は、マルチ・ト
ラック・デジタル記録装置において、瞬間的速度変動は
テープ幅全体に影響を与えるので全てのトラックが同時
に誤まったデータを記録することに着目し、予め選択さ
れた複数のトラックから瞬間的記憶電圧の和を求め、こ
の和と閾値電圧とを比較するものであるから、瞬間的速
度変動を検出することができる。

【図面の簡単な説明】

第１図は、瞬間的速度変動検出回路のデジタル型式の実
施形を示すブロック図、 第２図は、本発明を使用できる典型的なテープ駆動機構
を示すブロック図、 第２Ａ図は、複数の典型的な書込みヘッドの各々に使用
できる書込み回路構成を示すブロック図、第２Ｂ図は、
複数の典型的な読取シヘッドの各々に使用できる読取シ
回路構成を示すブロック図、第３Ａ図及び第３Ｂ図は、
ディジタル式速度変動検出回路の具体例のうち主として
カウンタ部分を示すブロック図、 第４図は、第４Ａ図、第４Ｂ図、第４Ｃ図、第４Ｄ図及
び第４Ｅ図の結合態様を示すブロック図、第４Ａ図、第
４Ｂ図、第４Ｃ図、第４Ｄ図及び第４Ｅ図は、ディジタ
ル式速度変動検出回路の具体例のうち主として比較器及
びエラー・ラッチ部分を示すブロック図、 第５図は、ディジタル式速度変動検出回路の異例のうち
第３Ａ図、第３Ｂ図、第４Ａ図、第４Ｂ図、第４Ｃ図、
第４Ｄ図及び第４Ｅ図に示された部分以外の部分を示す
ブロック図、 第６Ａ図及び第６Ｂ図は、ディジタル式の瞬間的速度変
動検出回路中に発生する信号のいくつかを例示したタイ
ミング図、 第７図は、アナログ式の瞬間的速度変動検出回路の具体
例を示すブロック図である。 ７６・・・・データ検出器、７８，１１０・・・・位相
検出器、７９・・・・ループ・フィルタ、８０．１１２
・・・・電圧制御発振器、１１４・・・・フィルタ、１
１６・・・・加算増幅器、１２２．１３６．１６７・・
・・比較器、１３２・・・・カウンタ、１３５・・・・
高速カウンタ、１３４・・・・エラー・ラッチ、１４０
−。 ・・最終エラー・ラッチ。 リール間テープ駆＠像櫛のブロック図 第２図 第４Ｂ図 号゛イソ５７Ｉし六］未度支動検わ目１１字ミリ一体イ
列め一制（疫示ゴブロ／り図 第４Ｃ図 子′イリ′タル代速度償Ｊ功検出、回路の具体９Ｊ　／
）一部吃氷１ブロック図 １ラー許司−ラ７チ

Claims (1)

1. 【特許請求の範囲】 マルチ・トラック・ディジタル記録装置において、デー
   タを記録する上で許容できないデータ密度の変動を生み
   出す瞬間的速度変動を検出する装置であつて、 予め選択した複数のトラックからの瞬間的記憶電圧を検
   出するバッファ手段と、 上記データ・トラックから検出された瞬間的電圧の和を
   求める手段と、 上記電圧の和が予め定めた閾値電圧を越えたときに前記
   許容できないデータ密度が生じたものと判断するために
   、上記電圧の和と上記閾値電圧とを比較する手段、 とを具備する速度変動検出装置。