JPS61294511A - Monitor device for programmable controller - Google Patents

Monitor device for programmable controller

Info

Publication number
JPS61294511A
JPS61294511A JP60136167A JP13616785A JPS61294511A JP S61294511 A JPS61294511 A JP S61294511A JP 60136167 A JP60136167 A JP 60136167A JP 13616785 A JP13616785 A JP 13616785A JP S61294511 A JPS61294511 A JP S61294511A
Authority
JP
Japan
Prior art keywords
display
data
instructions
programmable controller
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60136167A
Other languages
Japanese (ja)
Inventor
Naoki Shimura
直樹 志村
Yukio Fukui
福井 行夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP60136167A priority Critical patent/JPS61294511A/en
Publication of JPS61294511A publication Critical patent/JPS61294511A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

PURPOSE:To attain an easy-to-see display for the data of plural bits by displaying with switching the codes for octal, decimal and sexadecimal displays, etc. in addition to the display for each bit when said data of plural bits is monitored. CONSTITUTION:A programmable controller 10 is provided with a processor CPU11, a user program memory 12, a data memory 13, a system program memory 14, an input/output module 15 and a communication interface 16. While a peripheral device 20 contains a CPU21, a system program memory 22, a keyboard 23, a display 24 and a communication interface 25. Then the bit data produced at each stage for storage of instructions, etc. are read out and converted into the prescribed codes. Thus the types of codes to be delivered are specified. In such a way, those data can be changed as necessary into the proper display modes, e.g., an octal, decimal or sexadecimal display, etc.

Description

【発明の詳細な説明】 [発明の属する技術分野] 本発明は、プログラマブルコントローラの内部メモリ状
態を適宜コード変換して表示するようにしたモニタ装置
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to a monitor device that appropriately converts and displays the internal memory state of a programmable controller.

[従来技術とその問題点] 所謂プログラマブルコントローラは、当初の段階ではシ
ーケンスコントローラと呼ばれ、基本的なシーケンス制
御命令のみを実行するよう構成されていた。すなわち、
この種のシーケンスコントローラは、シーケンス制御向
きの簡単な命令でプログラムすることにより制御対象を
コントロールするよう、比較的限られた分野に適用され
てきた。
[Prior Art and its Problems] At the initial stage, so-called programmable controllers were called sequence controllers and were configured to execute only basic sequence control instructions. That is,
This type of sequence controller has been applied to a relatively limited field because it controls a controlled object by programming it with simple instructions suitable for sequence control.

しかし近年に至り、数値演算機能やデータ処理機能をも
併せて高速で実行しうるプログラマブルコントローラが
低価格で実現できるようになり、その適用分野が大きく
拡大されつつある。
However, in recent years, programmable controllers that can perform numerical calculation functions and data processing functions at high speed have become available at low cost, and the fields of their application are greatly expanding.

こうしたコントローラの高機能化に伴う拡張機。Expansion machines that accompany the increasing functionality of these controllers.

濠としては5例えば加算機能等の演算機能が挙げられる
が、そこでは内部メモリの複数ビットが1単位として(
すなわち、ひとつのデータとして)扱われている。換言
すれば、これらの演算では、内部メモリの複数ビットデ
ータを2進数のま°ま。
An example of a moat is an arithmetic function such as an addition function, where multiple bits of internal memory are treated as one unit (
In other words, it is treated as one piece of data). In other words, these operations leave the multi-bit data in internal memory as binary numbers.

あるいは8進数、16進数、 HCDコードを一単位と
して、データ処理が行われている。
Alternatively, data processing is performed using octal numbers, hexadecimal numbers, and HCD codes as one unit.

ところが、従来から行われている演算対象のデータ表示
方法としては、第2図に示すように、同時にモニタし得
るビット数の表示ランプ4を周辺装置lに設け、表示ラ
ンプ4の点灯あるいは消灯状態により複数ビットの内容
を表示していた。
However, as shown in FIG. 2, the conventional method of displaying data for calculation targets is to provide a peripheral device with display lamps 4 corresponding to the number of bits that can be monitored simultaneously, and to display whether the display lamps 4 are on or off. The contents of multiple bits were displayed.

このような従来の表示態様では、リレー1点毎の状態を
モニタする場合には好適であっても。
Although such a conventional display mode is suitable for monitoring the status of each relay point.

i)同時にモニタすることができるビット数に限りがあ
る: ii)計測データのように10進数を一単位として処理
する場合、あるいは1B進コードに従ってデータ処理を
行う場合にも1人間が見易い表現形式で表示をなすこと
ができない: という欠点がみられた。
i) There is a limit to the number of bits that can be monitored at the same time; ii) An expression format that is easy for one person to read even when processing decimal numbers as one unit, such as measurement data, or when processing data according to a 1B code. The disadvantage was that the display could not be displayed.

[発明の目的1 本発明の目的は、上述の点に鑑み、複数ビットのデータ
をモニタするに際して、ビット毎の表示のみならず、必
要に応じて8進表示、10進表示、1B進表示等のコー
ドをも切換え表示できるよう構成したプログラマブルコ
ントローラのモニタ装置を提供することにある。
[Objective of the Invention 1] In view of the above-mentioned points, the object of the present invention is to display not only each bit but also octal, decimal, 1B-decimal, etc., when monitoring multiple bits of data. It is an object of the present invention to provide a monitor device for a programmable controller configured to be able to switch and display the codes of the programmable controller.

[発明の要点] 本発明はf51図に示すように、シーケンス制御命令お
よび該命令以外の命令から成る命令群に従って作動する
プログラマブルコントローラのモニタ装置において、前
記命令群の格納過程あるいは実行過程の各段階において
生じるビットデータを記憶する記憶手段と、前記記憶手
段の特定領域からデータを読み出して所定のコードに変
換するコード変換手段と、前記コード変換手段から出力
すべきコードの種別を特定する選択手段と、前記コード
変換手段の出力データを表示する表示手段とを具備する
ことにより、必要に応じて表示態様を適宜切り換えるこ
とができる。
[Summary of the Invention] As shown in FIG. storage means for storing bit data generated in the storage means; code conversion means for reading data from a specific area of the storage means and converting it into a predetermined code; and selection means for specifying the type of code to be output from the code conversion means. , and display means for displaying the output data of the code conversion means, the display mode can be appropriately switched as necessary.

[実施例] 第3図は、本発明の一実施例を示すブロック図である6
本図において、10はプログラマブルコントローラ全体
、11は処理装置(CPU) 、 12はユーザプログ
ラムメモリ、13はデータメモリ、14はCPUを駆動
するためのシステムプログラムメモリ、15は入出カモ
ジュール、18は通信インターフェイスである。また、
20は周辺装置全体、21はcpu 。
[Embodiment] FIG. 3 is a block diagram showing an embodiment of the present invention6.
In this figure, 10 is the entire programmable controller, 11 is a processing unit (CPU), 12 is a user program memory, 13 is a data memory, 14 is a system program memory for driving the CPU, 15 is an input/output module, and 18 is a communication unit. It is an interface. Also,
20 is the entire peripheral device, 21 is the CPU.

22はシステムプログラムメモリ、23はキーボード、
24は表示器、25は通信インターフェイスである。
22 is a system program memory, 23 is a keyboard,
24 is a display, and 25 is a communication interface.

第4図は、第3図に示した周辺装置20の外観を示す平
面図である。本図に示す40は接続用コネクタ、41は
英数字および仮名文字を表示する1B桁2行のドツト表
示器、42はキーボードである。
FIG. 4 is a plan view showing the external appearance of the peripheral device 20 shown in FIG. 3. 40 shown in this figure is a connector for connection, 41 is a dot display with 1B digits and 2 lines for displaying alphanumeric characters and kana characters, and 42 is a keyboard.

本実施例では、キーボード42に含まれる“本”キーお
よびテンキーを押下することにより、データメモリ13
(第3図参照)の特定アドレスに記憶されているデータ
を表示器41に表示させることができる、その具体的表
示例については、後に第8図および第9図を参照して説
明する。
In this embodiment, by pressing the "book" key and numeric keypad included in the keyboard 42, the data memory 13 is
A specific display example in which data stored at a specific address (see FIG. 3) can be displayed on the display 41 will be described later with reference to FIGS. 8 and 9.

また、キーボード42に含まれるAND”キー。Also included in the keyboard 42 is an "AND" key.

“OR″キー等はプログラマブルコントローラが実行し
得るシーケンス制御命令をプログラムするための操作キ
・−である、第5図にはこのシーケンス制御基本命令を
、第6図には数値演算命令番データ処理命令等の拡張命
令を示す、なお、シーケンス制御基本命令と拡張命令の
演算データの相違は、前者がビット毎であるのに対し、
後者は即値あるいは複数ビットである点に存する。
The "OR" key etc. are operation keys for programming sequence control commands that can be executed by the programmable controller. Figure 5 shows these sequence control basic commands, and Figure 6 shows the numerical operation command number data processing. Indicates an extended instruction such as an instruction.The difference between the operation data of the sequence control basic instruction and the extended instruction is that the former is bit-by-bit, whereas the former is bit-by-bit.
The latter consists in being an immediate value or multiple bits.

t53図に示すプログラマブルコントローラ(以下、P
Cという)10と周辺装置20は、それぞれ通信インタ
ーフェイス1Bおよび25を介して、接続ケーブル30
により相互に接続しである。そして、 PCIOにおい
ては、内蔵されているシステムプログラムがGPUII
を制御することにより、ユーザプログラムを実行してい
く、その実行の結果である演算データは、データメモリ
13を介して入出カモジュール15側に送出される。
The programmable controller (hereinafter referred to as P
C) 10 and peripheral device 20 are connected to a connection cable 30 via communication interfaces 1B and 25, respectively.
They are interconnected. In PCIO, the built-in system program is GPU II.
The user program is executed by controlling the user program, and the calculated data that is the result of the execution is sent to the input/output module 15 side via the data memory 13.

周辺装置20においては、キーボード23を操作してシ
ステムプログラムを呼び出し、 CPU21を制御する
。このことにより、PCIO内にあるデータメモリ13
の特定領域から記憶データを読み出し、周辺装置内の表
示器24に表示させる。
In the peripheral device 20, the CPU 21 is controlled by operating the keyboard 23 to call up a system program. As a result, the data memory 13 in the PCIO
The stored data is read from a specific area and displayed on the display 24 in the peripheral device.

第4図に示した周辺装置の外観図から明らかなように、
接続用コネクタ40に接続ケーブル30 (t53図参
照)を接続し、 pcxoとの通信を行う。
As is clear from the external view of the peripheral equipment shown in Figure 4,
Connect the connection cable 30 (see figure t53) to the connection connector 40 to communicate with the PCXO.

第7図は、コントローラ内部のリレー領域(内部メモリ
)におけるアドレス表現方法を示す、入出力リレー領域
は外部入出力信号の状態が書込まれる領域である。また
、補助リレー・ラッチリレー領域は入出力リレー領域と
は別にシーケンス演算の途中結果を受は渡しするために
使用する領域である。レジスタ領域はバイト単位でデー
タ処理を行うときに使用する領域である。
FIG. 7 shows an address expression method in a relay area (internal memory) inside the controller. The input/output relay area is an area where the state of an external input/output signal is written. In addition to the input/output relay area, the auxiliary relay/latch relay area is an area used for receiving and passing intermediate results of sequence calculations. The register area is an area used when processing data in bytes.

この内部メモリ内の複数ビットを読み出し、その内容を
表示するためには、第7図に示したバイトアドレスを指
定して行う。
In order to read a plurality of bits in this internal memory and display their contents, the byte addresses shown in FIG. 7 are specified.

第8図は一例としてアドレス400(4000〜400
7)の内容を表示器41に表示した状態を示す、ここで
、(A)は2進数表示、(B)は8進数(18進数)表
示、(C)は10進数で表示したものである。但し、2
進数表示を行うためにはキーボード上の“本”キーを1
回、8進数(16進数)表示を行うためには“零“キー
を2回、10進数表示を行うためには“零”キーを3回
押下した後に特定アドレスをテンキーで入力する。
Figure 8 shows an example of address 400 (4000 to 400).
7) is displayed on the display 41, where (A) is a binary number display, (B) is an octal number (hexadecimal number) display, and (C) is a decimal number display. . However, 2
To display decimal numbers, press the “book” key on the keyboard.
To display an octal number (hexadecimal number), press the "zero" key twice, and to display a decimal number, press the "zero" key three times, and then input a specific address using the numeric keypad.

第9図はレジスタ9000の内容を表示したものでJ>
 ’J 、 (A) L* 2 n a 表示、(B)
 ハs 進a (18進数)表示、(C)は10進数表
示を行ったときの表示態様である。
Figure 9 shows the contents of register 9000.
'J, (A) L*2 na display, (B)
(C) is the display mode when displaying in decimal number (hexadecimal).

なお、これまで述べてきた実施例では“本”キーをコー
ド変換のための専用キーとして用いたが、その他のキー
(兼用キー)の組合せによりコード変換を指示すること
も回部である。
In the embodiments described so far, the "book" key is used as a dedicated key for code conversion, but it is also possible to instruct code conversion using a combination of other keys (common keys).

「発明の効果」 本発明によれば、シーケンス制御の各過程において生じ
るビットデータを、必要に応じて8進数、16進数等の
表示に変換することができるので、視認し易い表示形態
で表示を行うモニタ装置を実現することができる。
"Effects of the Invention" According to the present invention, the bit data generated in each process of sequence control can be converted into an octal number, hexadecimal number, etc. as necessary, so it can be displayed in an easily visible display format. It is possible to realize a monitoring device that performs the following operations.

殊に、拡張命令群(数値演算命令あるいはデータ処理命
令等)を具備するプログラマブルコントローラにおいて
も、複数ビットのデータを2進数、8進数、10進数、
18進数等に変換して表示することができるので、拡張
命令の演算データ、即値あるいは演算結果を容易にチェ
ックし、あるいは、拡張命令のデパック作業等を効率よ
く行うことが可能となる。
In particular, even in programmable controllers equipped with extended instructions (numerical calculation instructions, data processing instructions, etc.), multiple bits of data can be converted into binary numbers, octal numbers, decimal numbers, etc.
Since it can be converted into a hexadecimal number or the like and displayed, it is possible to easily check the operation data, immediate value, or operation result of the extended instruction, or to efficiently depack the extended instruction.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の概略構成を示すブロック図、 第2図は従来技術を説明する図、 第3図は未発[J]の一実施例を示すブロック図、第4
図は本実施例における周辺装置の外観を示す図、 第5図および第6図はプログラマブルコントローラが実
行し得るシーケンス制御基本命令および拡張命令を示す
図、 第7図はプログラマブルコントローラの内部リレーにお
けるアドレス割付けを説明する図。 第8図(A)〜CC)および第9図(A)〜(C)は本
実施例による表示器の表示例を示す図である。 1・・・周辺装置。 2・・・コネクタ。 3・・・表示器、 4・・・表示ランプ。 5・・・キーボード、 10・・・プログラマブルコントローラ、11.2l−
CPU、 12・・・ニーf−−jログラムメモリ、13・・・デ
ータメモリ、 14.22・・・システムプログラムメモリ、15・・
・入出カモジュール、 IEI、25・・・通信インターフェイス。 20・・・周辺装置、 23・・・キーボード、 24・・・表示器、 30・・・接続ケーブル。 40・・・接続用コネクタ、 41・・・表示器、 42・・・キーボード。 第2図 第3図 第4図 第5図 第6図 (A) (B) 第8図
FIG. 1 is a block diagram showing the schematic configuration of the present invention, FIG. 2 is a diagram explaining the prior art, FIG. 3 is a block diagram showing an embodiment of unreleased [J], and FIG.
The figure shows the appearance of the peripheral device in this embodiment. Figures 5 and 6 are diagrams showing sequence control basic commands and extended commands that can be executed by the programmable controller. Figure 7 is the address in the internal relay of the programmable controller. A diagram illustrating layout. 8(A) to (CC) and FIG. 9(A) to (C) are diagrams showing display examples of the display device according to this embodiment. 1... Peripheral device. 2... Connector. 3...Display device, 4...Display lamp. 5...Keyboard, 10...Programmable controller, 11.2l-
CPU, 12... knee f--j program memory, 13... data memory, 14.22... system program memory, 15...
・I/O module, IEI, 25...Communication interface. 20...Peripheral device, 23...Keyboard, 24...Display device, 30...Connection cable. 40...Connector for connection, 41...Display unit, 42...Keyboard. Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 (A) (B) Figure 8

Claims (1)

【特許請求の範囲】 1)シーケンス制御命令および該命令以外の命令から成
る命令群に従って作動するプログラマブルコントローラ
のモニタ装置において、 前記命令群の格納過程あるいは実行過程の各段階におい
て生じるビットデータを記憶する記憶手段と、 前記記憶手段の特定領域からデータを読み出して所定の
コードに変換するコード変換手段と、 前記コード変換手段から出力すべきコードの種別を特定
する選択手段と、 前記コード変換手段の出力データを表示する表示手段と
を具備したことを特徴とするモニタ装置。 2)周辺装置のキーボード上に配置した専用キーの押下
、もしくはその他の兼用キーの押下によって、前記選択
手段における特定コードを指定するようにしたことを特
徴とする特許請求の範囲第1項記載のモニタ装置。
[Scope of Claims] 1) A monitor device for a programmable controller that operates according to a group of instructions consisting of sequence control instructions and instructions other than the sequence control instructions, which stores bit data generated at each stage of the storage process or execution process of the group of instructions. storage means; code conversion means for reading data from a specific area of the storage means and converting it into a predetermined code; selection means for specifying the type of code to be output from the code conversion means; and output of the code conversion means. A monitor device comprising display means for displaying data. 2) The specific code in the selection means is designated by pressing a dedicated key arranged on a keyboard of a peripheral device or by pressing another dual-purpose key. Monitor device.
JP60136167A 1985-06-24 1985-06-24 Monitor device for programmable controller Pending JPS61294511A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60136167A JPS61294511A (en) 1985-06-24 1985-06-24 Monitor device for programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60136167A JPS61294511A (en) 1985-06-24 1985-06-24 Monitor device for programmable controller

Publications (1)

Publication Number Publication Date
JPS61294511A true JPS61294511A (en) 1986-12-25

Family

ID=15168888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60136167A Pending JPS61294511A (en) 1985-06-24 1985-06-24 Monitor device for programmable controller

Country Status (1)

Country Link
JP (1) JPS61294511A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57185512A (en) * 1981-05-11 1982-11-15 Sharp Corp Monitor device for programmable controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57185512A (en) * 1981-05-11 1982-11-15 Sharp Corp Monitor device for programmable controller

Similar Documents

Publication Publication Date Title
JPS60262204A (en) Programmable controller
JPS61294511A (en) Monitor device for programmable controller
US4831572A (en) Polynomial vector arithmetic operation control system
US3427593A (en) Data processor with improved program loading operation
JPS6041102A (en) Sequence control device
JPS5926419Y2 (en) keyboard device
JPH0895850A (en) Microprocessor
JPH0221012B2 (en)
JPS60160447A (en) Programmable controller
JPS6224806B2 (en)
JPH0346005A (en) Programmable controller
KR100573464B1 (en) Character input apparatus of a teach pendant
JPH04205618A (en) Key code processor for keyboard
JPH07134612A (en) Set address confirming method for io card
JPH04124724A (en) Decimal arithmetic circuit
JPS58105304A (en) Monitor displaying system of programmable controller
JPH0377522B2 (en)
JPH01237816A (en) Method for controlling keyboard device
JPH0764611A (en) Programming/debugging equipment for programmable controller
JPS624739B2 (en)
JPS62242233A (en) Display device
JPH0764474A (en) Data setting device
JPS62160531A (en) Arithmetic unit of single chip microcomputer
JPH05289638A (en) Message displaying method of operation display panel
JPS61125635A (en) On/off data setting system for program timer