JPS61292753A - 仮想計算機のデ−タ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 次の順序に従って本発明を説明する。

Ａ、概要 Ｂ、産業上の利用分野 Ｃ６従来の技術 り６発明が解決しようとする問題点 Ｅ０問題点を解決するための手段及びその作用（第１図
、第２図） Ｆ、実施例（第２図、第３図、第４図）Ｆ＋、実施装置
の構成の説明（第４図）Ｆ２．動作の説明（第２図、第
３図、第４図）Ｇ、効果 Ａ（概　要〕 仮想計算機がその命令実行中に特権命令例外が発生して
ＶＭ状態からＨＰＶ状態へプログラム割込みが行われた
とき、動作モードをＨＰＶ状態からＶＭ状態に遷移させ
、ＶＭ状態にあったときの特権命令のアドレスモードに
従って命令をシミュレーションして、その内容を実行す
る。これにより、ＴＡＧｔａ能を用いた場合と同等の効
率を持って命令のシミュレーションが可能となり、仮想
計算機エリアと仮想計算機制御プログラム内のレジスタ
間のデータの読出し又は書込みを効率良く行うことが出
来る。

Ｂ〔産業上の利用分野〕 本発明は、仮想計算機のデータ処理方式、特に仮想計算
機がその命令を実行中（ＶＭ状態）に、そのＶＭ状態で
は実行することが許されない命令（特権命令）が仮想計
算機から発行されたとき、それを仮想計算機の制御プロ
グラムに割出して効率良くシミュレーションし、仮想計
算機エリアと制御プログラム内の制御レジスタ間のデー
タ転送を効率良く行う様に改良された仮想計算機のデー
タ処理方式に関する。

仮想計算機システムは、複数の仮想計算機Ｖ　Ｍ　ｌ〜
ＶＭｎと、これらを管理する共通の制御プログラム（Ｃ
Ｐ’）を備えているが、これらのＶＭに対するプログラ
ム及び制御プログラムＣＰが格納される各エリアは、主
記憶ＭＭ上に第２図に示す様に配置される。即ち、ＶＭ
の制御プログラムＣＰのエリアの下に連続して各Ｖ　Ｍ
　１〜ＶＭｎのエリアが配置されている。各ＶＭエリア
の先頭アドレスはベース（Ｂ　Ａ　Ｓ　Ｅ）アドレス、
最終アドレスはリミット（ＬＩＭＩＴ）アドレスと呼ば
れ、主記憶ＭＭのアドレスは絶対アドレスと呼ばれる。

各ＶＭｔ〜ＶＭｎは、それぞれのｖＭ１〜ＶＭｎのエリ
アのみをアクセスすることが可能である。

各ＶＭｔ−ＶＭｎエリアは、主記憶ＭＭ上に連続したエ
リアに占有的に割当てられる。ＶＭエリアをアクセスす
る絶対アドレスは、アドレス変換バッフｙ　　（Ｔ　Ｌ
　Ｂ　：　Ｔｒａｎｓｌａｔｉｏｎ　Ｌｏｏｋａｓｉｄ
ｅ　Ｂｕｆｆｅｒ）や動的アドレス変換機構（ＤＡＴ機
構）によりＶＭのアドレスをアドレス変換することによ
り求められる。

制御プログラムＣＰは、Ｖ　Ｍ　ｓ〜ＶＭｎの全エリア
をアクセス可能であり、その指示するアドレスは、主記
憶装置上のアドレス（絶対アドレス）であって、アドレ
ス変換は行われない。

仮想計算機システムにおいては、各ＶＭＨｘＶＭｎはそ
れぞれのＶＭｔ−ＶＭｎのエリアのみをアクセス可能で
あり、他のＶＭのエリアや他のＶＭの資源にアクセスす
ることは、禁止される。そこで、１つのＶＭが誤って他
のＶＭのプログラムをアクセスすることが起らない様に
する為、例えばシステム資源を制御する為の特定な命令
（特権命令）の使用は、制御プログラムＣＰだけに許可
されている。この特権命令にはプログラム状況ワード（
ＰＳＷ）をロードさせる命令ＬＰＳＷ（Ｌｏａｄ　　Ｐ
ＳＷ）や入出力装置の動作を開始させる５ＩＯ（Ｓｔａ
ｒｔ　　１０）等がある。

この特権命令の様に、仮想計算機のプログラムを実行し
ている状態（ＶＭ状態）で実行することが許されない特
定の命令（以下、単に特権命令という）がＶＭ状態にお
いて検出された時は、仮想計算機の制御プログラムＣＰ
を実行する状態（Ｈｙｖ状態）へプログラム割込み（特
権命令例外による）が行われる。この特権命令例外によ
るプログラム割込みが行われると、ＨＰＶ状態で制御プ
ログラムＣＰにより特権命令がシミュレートされてその
命令が実行される。

本発明は、この様な仮想計算機において、制御プログラ
ムＣＰへ割出された命令を制御プログラムＣＰで効率良
（シミュレーションし、■Ｍエリアと制御プログラム内
の制御レジスタ間のデータ転送を効率良く行う様にする
仮想計算機のデータ処理方式に関する。

Ｃ〔従来の技術〕 ＶＭ状態で発行されＨＰＶ状態へプログラム割込みされ
た特権命令をシミュレーションする方式として、従来■
ソフトウェアで行う方法と、■タグ（ＴＡＧ）機能を用
いて行う方法があった。

■のソフトウェアで行う方式では、ＶＭのアドレスを絶
対アドレスに変換する処理、得られた絶対アドレスが、
そのＶＭエリアのＢＡＳＥ及びＬＩＭＩＴアドレスで規
定されるエリア内にあるか否かをチェックするアクセス
例外チェック（ＢＡＳＥとＬＩＭＩＴアドレス範囲内に
あるときは、ＶＭ状態から発行された命令は正当であり
、両者のアドレス範囲外にあるときはアクセス例外と判
定されて、その命令の実行は禁止される）、ページ境界
の判定等、複雑な処理が既存の命令によりシミュレーシ
ョンされる。

■のＴＡＧ機能を使用する方式は、ＴＡＧを用いてＶＭ
のアドレ・スをハードウェア構成で絶対アドレスにアド
レス変換し、ＶＭエリアに対するデータの読出し又は書
込みを行う方式である。極めて効率良くアドレス変換及
びＶＭエリアと制御プログラム割込内の制御レジスタ間
のデータ転送を行うことが出来るが、多量のハードウェ
アを必要とする。

Ｄ〔発明が解決しようとする問題点〕 ＶＭ状態で発行されＨＰＶ状態へ割込みされた特権命令
をシミュレートする場合、■のソフトウェアで行う方式
は、ハードウェアの増加は無いが、複雑な処理が既存の
命令によりシミュレーションしなければならない為、多
大なオーバヘッドになるという問題があった。又、■の
ＴＡＧ機能を用いる方式は、シミュレーションを効率良
く実現することが出来るが、多量のハードウェアが必要
となるという問題があった。

本発明は、従来のＶＭの前記シミュレーション方式にお
ける問題を解決し、ＴＡＧ機能を等価な機能を特殊な命
令で行うことにより、ハードウェアを増加せず、且つ効
率良く命令のシミュレーションし、ＶＭエリアと制御プ
ログラム内の制御レジスタ間のデータ転送を効率良く行
う仮想計算機のデータ処理方式を提供することを目的と
する。

Ｅ〔問題点を解決するための手段及びその作用〕仮想計
算機のシミュレーション方式における前述の問題点を解
決する為に本発明が講じた手段及びその作用を、第１図
及び第２図により説明する。

第１図は、本発明の構成をフローチャートで示したもの
で、８１〜Ｓ５は各ステップを示す。

ある仮想計算機（第２図ではＶＭｌ）の命令が実行され
ているＶＭ状態において特権命令例外が検出されると、
ＨＰＶ状態へプログラム割込みが行われる。この特権命
令例外によりプログラム割込みが行われると、ＨＰＶ状
態で、制御プログラムＣＰにより、以下の各ステップＳ
＋”Ｓｓにより特権命令がシミュレーションされて、そ
の命令が実行される。

（１）　　ステップＳ１ 動作モードをＶＭ動作モードにセットしてＨＰｖ状態か
らＶＭ状態に遷移させる。これにより、ＶＭエリアから
データの読出し及び書込みが可能となる。

（２）　　ステップＳ２ 主記憶ＭＭに対するアドレスモードを、シミュレーショ
ンされる特権命令のＶＭ状態におけるアドレスモードに
セットする。これにより、従来のアドレス変換方式を用
いて、主記憶ＭＭをアクセスする絶対アドレスを求める
ことが可能となる。

（３）ステップＳ３ 前記ＶＭ状態におけるアドレスモードによって主記憶Ｍ
ＭのＶＭエリアをアクセスする絶対アドレスが求められ
る。

（４）　　ステップＳ４ 特権命令のデータ転送タイプが読出し又は書込みのいず
れのタイプであるかが指定される。

（５）ステップＳ５ 指定されたデータ転送タイプに従って、主記憶ＭＭ上の
ＶＭエリアと制御プログラムＣＰ内の指定された制御レ
ジスタ間におけるデータの転送が行われる。

以上の様に、本発明は、ＶＭ状態において発行された特
権命令をシミュレートする場合に、動作モードをＨＰＶ
状態から元のＶＭ状態に遷移させ、データを転送すると
きのＶＭエリアへのアクセスをその命令がＶＭ状態にあ
ったときのアドレスモードに従って求めた絶対アドレス
によって行う様にしたので、ＴＡＧ機能を使用すること
なく、それと同等の効率を持って命令のシミュレーショ
ンとデータの転送を行うことが出来る。

Ｆ〔実施例〕 本発明の一実施例を、第３図及び第４図を参照して説明
する。

第３図は、本発明の一実施例のフローチャート、第４図
はそれを実施する装置のブロック図である。

Ｆ＋　　（実施装置の構成の説明） 第４図において、１０は制御レジスタ部で、制御レジス
タとして３２ビツトからなる１６個の汎用レジスタＧＲ
ｏ＝ＧＲ＋ｓを備えている。この中、汎用レジスタＧ　
Ｒｌ　の０〜２３ビツトにはシミュレートされる特権命
令のプログラム状況ワード（ＰＳＷ）がセットされる。

２４ビツト目はその特権命令のデータ転送タイプを示す
ビットで、“０”のときは読出しタイプであることを指
示し、“１”のときは書込みタイプであることを指示す
る。ＧＲｌのビット５はＰＳＷのビット５のトランスレ
ーションモード（Ｔモード）に相当し、ビット１２はＰ
ＳＷのビット１２の拡張制御モード（ＥＣモード）に相
当する。両ビットが共に“１′″であるときは特権命令
のアドレスモードは論理アドレスモードであり、両ビッ
トが“１”以外であるときは実アドレスモードである。

汎用レジスタＧＲ１の８〜１１ビ゛ツトはＰＳＷの８〜
１１ビツトのｐｓｗキーに相当し、主記憶ＭＭの記憶保
護キーと比較され、主記憶ＭＭへアクセス権を制御する
為に使用される。

汎用レジスタＧ　Ｒ２には、アクセス例外の種別を示す
コードがセットされ、その他の汎用レジスタＧＲはＶＭ
エリアとの間で転送されるデータがセットされる制御レ
ジスタである。

１１はＰＳＷレジスタで、６４ピントからなり、そのＯ
〜２３ビットには汎用レジスタＧＲ１のＰＳＷ又はｐｓ
ｗセーブレジスタ（ＳＰＳＷ）にセーブされたＰＳＷが
セットされる。３２〜６３ビツトは命令カウンタ（ＩＣ
）である。

１２はｐｓｗセーブレジスタ“ｓｐｓｗで、汎用レジス
タＧ　Ｒ１のＰＳＷ（旧ＰＳＷ）をｐｓｗレジスタ１１
にセットするとき、それまでセットされていたＰＳＷ（
新ＰＳＷ）をセーブする。

１３はオペランドアドレス・レジスタ（ＯＰＡＤＲ）で
、シミュレートされる特権命令のオペランドアドレスが
セットされる。

１４はメモリアクセス・レジスタ（ＳＡＲ）で、命令や
データをアクセスする為のオペランドアドレスが、０Ｐ
ＡＤＲ１３又はＰＳＷレジスタ１１よりセットされる。

その０〜１１ビツト及び１２〜１９ビツトにはセグメン
ト及びページ番号からなる論理アドレスが２分されてセ
ットされ、２０〜３１ビツトにはページ内相対アドレス
がセットされる。

１５は公知のアドレス変化バッファ　（ＴＬＢ）で、実
アドレス又は論理アドレスであるオペランドアドレスを
高速に絶対アドレス即ち主記憶ＭＭ上のアドレスに変換
する為のバッファである。

１６は比較器（ＣＯＭＰ）で、ＴＬＢ　１５から読み出
された論理アドレスの一部とＳＡＲ１４から読み出され
た論理アドレス（オペランドアドレス）の一部等を比較
して、ＳＡＲ１４とＴＬＢ　１５にある論理アドレスが
一致しているか否かを検出する。比較器１６の一方に入
力されるＶＭｉＤはＶＭ識別子で、複数個あるＶＭの一
つ、即ち特権命令を発したＶＭを同定する。５ＴＯｉＤ
は仮想空間識別子で、ＶＭ内に複数個ある仮想空間の一
つ、即ち特権命令を発行した仮想空間を同定する。Ｒ／
Ｌはアドレスモード指示信号で、ＰＳＷの５及び１２ビ
ツトの値によりアドレスモードが実アドレスモード（Ｒ
）であるか論理アドレスモード（Ｌ）であるかを指示す
る。

１７はセレクタで、ＴＬＢ１５から甚売み出された物理
アドレス（実アドレス）とＳＡＲ１４の２０〜３１ビか
ら読み出されたページ内相対アドレスを結合して主記憶
ＭＭをアクセスする絶対アドレスを作成する。なお、主
記憶ＭＭへのアクセスはバッファストレージ（ＢＳ）に
よって行われる。

１８は制御レジスタ（ＣＲ）の一つで、ＤＡＴ機構によ
り論理アドレスを実アドレスに変換するときの、変換テ
ーブルの先頭アドレスがセットされる。

１９はペースレジスタで、主記憶ＭＭ内の７Ｍエリアの
先頭アドレス（Ｂ　Ａ　Ｓ　Ｅ）がセットされる。ＶＭ
の実アドレスは、このＢＡＳＥを加算することによりそ
の７Ｍエリアの主記憶ＭＭ上のアドレス即ち絶対アドレ
スに変換される。

２０はリミットレジスタで、主記憶ＭＭ内の７Ｍエリア
の最終アドレス（ＬｔＭＩＴ）を示す。

これにより７Ｍエリアの大きさが定まり、その■Ｍエリ
アをアクセスするアドレス値がこのＬＩＭＩＴを越えた
場合はその７Ｍエリアをアクセス出来ず、アクセス例外
の１つであるアドレス指定例外が発生される。

２１はモード指定部で、現在の動作モードがＨＰＶモー
ドであるかＶＭモードであるかを指定する。

２２　ハ公知（７）　Ｄ　Ａ　Ｔｔ＆構で、ＴＬＢ１５
がアドレス変換に成功しなかった場合、ＣＲ１８の指示
するアドレスに従って変換テーブル（図示せず）をサー
チし、オペランドアドレスの論理アドレスに対応する実
アドレス（物理アドレス）を求め、ＴＬＢデータレジス
タ（ＴＬＢＤＲ）２３を介してＴＬＢ１５に登録する。

２４はストアデータ・レジスタ（ＳＴＤＲ）で、汎用レ
ジスタＧＲから主記憶ＭＭに書込むデータがセットされ
る。

２５はリードデータ・レジスタ（ＲＤ　Ｄ　Ｒ）で、主
記憶ＭＭから読出されて汎用レジスタＧＲに転送される
データかセットされる。

２６は制御レジスタ選定部で、制御レジスタ部１０内の
汎用レジスタＧＲから５ＴＤＲ２４に又はＲＤＤＲ２５
から汎用レジスタＧＲにデータを転送するときの汎用レ
ジスタＧＲの選定を行う。

図の場合は、命令がＲ３形式の場合、そのＲ１フィール
ドからＲ３フィールドまでの範囲の汎用レジスタＧＲに
対してデータの転送が行われることを示している。

Ｆ２　　（動作の説明） 第４図の動作を、第３図のフローチャートの各ステップ
に従って説明する。

一つのＶＭにおいて特権命令例外が検出されるとモード
指定部２１にはＨＰＶモードがセットされ、ＶＭからＨ
ＰＶへ状態が遷移し、ＨＰＶ状態へプログラム割込みが
行われるが、その際、従来と同様にＨＰＶ状態に割出さ
れた特権命令の先頭アドレス、主記憶ＭＭをアクセスす
る為のオペランドアドレス及び命令コード等、特権命令
を特定できる情報が、ＨＰＶエリアの固定エリア内に格
納される。

ＨＰＶ状態で制御プログラムＣＰにより特権命令をシミ
ュレートするときは、その前の処理としてロード命令に
より、ＨＰＶエリアの固定エリアから、その特権命令の
ＰＳＷ及びデータ転送タイプが汎用レジスタＧ　Ｒｌ　
にセットされる。

以上の様な状態から、Ｒ３形式の特定命令が発行される
と以下の各ステップにより本発明による特権命令のシミ
ュレーションのためのデータの転送が行われる。特定命
令の第２オペランドアドレス（（Ｂ２　）　＋０２　）
は０ＰＡＤＲ１３にセットされ、その命令のＲ１，Ｒ３
フィールドは制御レジスタ選定部２６にセットされる。

（１）　　ステップＳｌ 動作モードをＶＭ動作モードにセットして、ＨＰＶ状態
からＶＭ状態に遷移させる。これにより、モード指定部
２１の指示はＨＰＶモードからＶＭモードに切換えられ
、主記憶ＭＭ上のＶＭエリアからデータの転送が可能と
なる。

（２）ステップ５２ ＰＳＷレジスタ１１のＯ〜２３ビットにある新ｐｓｗを
５ＰＳＷ１２にセーブし、汎用レジスタＧ　Ｒ１のＯ〜
２３ビットにある旧ｐｓｗ。

即ちシミュレートされる特権命令のＰＳＷをＰＳＷレジ
スタ１１のＯ〜２３ビットにセットする。

これにより、主記憶ＭＭへのアクセスがＶＭのＰＳＷに
より制御されることになり、主記憶ＭＭに対するアドレ
スモードは、シミュレートされる特権命令のＶＭ状態に
おけるアドレスモードにセットされる。

（３）　　ステップ５３ ０ＰＡＤＲ１３のオペランドアドレスが５ＡＲ１４にセ
ットされ、ＴＬＢ　１５、比較器１６、セレクタ１７等
により、先に説明した様にアドレス変換されて絶対アド
レスが求められる。

もし、ＴＬＢ　１５中にオペランドアドレスに対応する
実アドレスが登録されていない為にアドレス変換に成功
しなかった場合、先に説明した様に、ＤＡＴ機構２２に
よりアドレス変換されて得られた絶対アドレスがＴＬＢ
　１５に゛登録される。

（４）　　ステップＳ３２ アクセス例外の有無の検出が、ＤＡＴ機構２２を中心に
して行われる。

ＤＡＴ機構２２によるアドレス変換処理はＴＬＢ１５等
によるアドレス変換処理と並行して行われるが、その際
、モード指定部２１がＨＰＶモードのときは全てのオペ
ランドアドレスは絶対アドレスであるのでＢＡＳＥの加
算は行われない。一方、モード指定部２１がＶＭモード
であるときは、全てのオペランドアドレスは、ｐｓｗの
５及び１２ビツトの指示（Ｒ／Ｌ）又は暗黙の指定によ
り実アドレス又は論理アドレスであり、アドレス変換に
よって得られた実アドレスに対し、ペースレジスタ１９
のＢＡＳＥが加算されて絶対アドレスが求められる。

この様にして求められた絶対アドレスは、エミツトレジ
スタ２０にあるＬ　ＩＭｒＴと比較され、求められた絶
対アドレスがＬ　ＩＭＩＴよりも大きければアドレス指
定例外が発生し、アドレス変換は中止される。ＤＡＴ機
構２２で行われる以上の処理は公知のものであるので、
その詳細な構成及び動作の説明は省略する。

アクセス例外には上述のアドレス指定例外の外、ページ
指定に誤りがあるときに発生するページ変換例外や８〜
１１ビツトのＰＳＷキーに誤りがあるときに発生するプ
ロテクション例外があるが、これらの検出処理も公知で
ある。アクセス例外が検出されたときは、ステップＳ９
に移行する。

（５）ステップＳ４ アクセス例外が検出されなかったときは、汎用レジスタ
Ｇ　Ｒｌ　の２４ビツトの内容からデータ転送タイプが
読出しタイプ（“０”の場合）であるか書込みタイプ（
“１′の場合）であるかが決められる。

（６Ａ）ステップＳｓＡ　（データの読出し）データ転
送タイプか続出しタイプ（汎用レジスタＧ　Ｒ１のビッ
ト２４＝’０”）のときは、ステップＳｓ　Ａ　Ｉにお
いて、主記憶ＭＭ上の所定ＶＭエリアより読出されたデ
ータは、−担ＲＤＤＲ２４にセットされる。なお、主記
憶ＭＭからのデータの読出しはバッファストレージＢＳ
を用いて行われるが、書込みの場合も同様である。又、
主記憶ＭＭ上のＶＭエリアをアクセスする絶対アドレス
は、セレクタ１７より得られる。

次いでステップＳＥＡ□において、ＲＤＤＲ２４の内容
は、制御レジスタ選定部２６のＲ＋フィールドにより指
定された汎用レジスタＯＲに転送される。

（６Ｂ）ステップ５ｓｅ（データの書込み）データ転送
タイプが書込みタイプ（汎用レジスタＧ　Ｒ１のビット
２４＝″１″）のときは、ステップＳｓ　ｓ　ｒにおい
て、制御レジスタ選定部２６のＲ１フィールドにより指
定される汎用レジスタＧＲの内容が５ＴＤＲ２５に転送
される。

次いで、ハードウェアによる書込み指示により５ＴＤＲ
２５の内容は、セレクタ１７から入力される絶対アドレ
スに従って主記憶ＭＭ上の所定のＶＭエリアに書込まれ
る。

（７）ステップＳ６ 制御レジスタ選定部２６における’Ｒ１及びＲ３フィー
ルドの値を比較し、Ｒ３フィールドで指定する範囲の汎
用レジスタＧＲまでのデータ転送（読出し又は書込み）
が行われたか否かが検出される。

（８）　　ステップＳ７．Ｓδ 所定語数のデータ転送が終了しない場合は（Ｒ１≠Ｒ３
）、ステップＳ７において制御レジスタ選定部２６のＲ
１フィールドの値を「１」だけカウントアツプし、次の
語に対する転送を行わせる。

次いで、ステップＳ８において、０ＰＡＤＲ１３も次の
語を指す様に「４」だけカウントアツプされる。

その後、ステップＳ３に戻り、前述の各ステップを行い
、次の語に対する読出し又は書込み処理を行う。

なお、ステップ８５〜Ｓ８で行われるデータ転送処理を
行うハードウェアの構成は周知であるので、図示は省略
されている。

（９）　　ステップＳｓ　　（命令終了処理）以下のス
テップＳ９＋〜Ｓ９４により命令終了処理が行われる。

（９−１）ステップＳ、！ アクセス例外がなく所定語数のデータ転送が終了したと
きは（Ｒ＋　＝Ｒ３）　、命令が正常に終了したので、
完了コードがセットされ（図示せず）命令が正常に終了
したことが指示される。

（９−２）ステップＳ９２．Ｓ９３ ステツプＳ３２においてアクセス例外が検出されたとき
は、その命令は実行出来ないので、ステップＳｇ２にお
いて完了コードを“１″にセットしく図示せず）、次い
でステップＳ９３において、アクセス例外の種別を示す
コードが汎用レジスタＧＲ２の最下位バイトにセットさ
れる。

（９−３）ステップＳ９４ モード指定部２１はＶＭモードからＨＰＶモードに切換
えられ、ＰＳＷレジスタ１１のＯ〜２３ビットには５Ｐ
ＳＷ１２から新ｐｓｗが復元される。

以上のステップＳ、によりＶＭ状態から元のＨＰＶ状態
に戻る処理が行われ、アクセス例外の場合は、所定のア
クセス例外処理が行われる。

Ｇ〔発明の効果〕 以上説明した様に、本発明は、特権命令例外によりＶＭ
状態からＨＰＶ状態へプログラム割込みが行われたとき
、動作モードをＨＰＶ状態からＶＭ状態に遷移させ、Ｖ
Ｍ状態にあったときの特権命令のアドレスモードに従っ
て命令をシミｊ、レーションデータの転送を行う様にし
たので、ＴＡＧ機能を使用すること無く命令のシミュレ
ーションが可能となり、ハードウェアを増加することな
く、ＴＡＧ機能を用いた場合と同等の効率を持って命令
のシミュレーションが可能である。又、■ＭエリアとＶ
Ｍの制御プログラム割込内のレジスタ間のデータの読出
し又は書込みを効率良く行うことが出来るので、仮想計
算機の性能を向上させることが出来る。

【図面の簡単な説明】

第１図・・・本発明の詳細な説明図、 第２図・・・主記憶上の制御プログラムエリア及び仮想
計算ｔ８１（ＶＭ）エリアの配置説明図、第３図・・・
本発明の一実施例の説明図、第４図・・・同実施例の実
施する装置のブロック説明図、 第１図において、 Ｓ】〜Ｓ５・・・本発明の各ステップ、第４図において
、 １０・・・制御レジスタ部、ＧＲｏ＝ＧＲｉ・・・汎用
レジスタ、１１・・・ＰＳＷレジスダ、１２・・・ＰＳ
Ｗセーブレジスタ（ＳＰＳＷ）　、１３・・・オペラン
ドアドレス・レジスタ（ＯＰＡＤＲ）　、１４・・・メ
モリアクセス・レジスタ（ＳＡＲ）　、１５・・・アド
レス変換バッファ（ＴＬＢ）、１６・・・比較器（ＣＯ
ＭＰ）、１７・・・セレクタ、１８・・・制御レジスタ
（ＣＲ）、１９・・・ペースレジスタ、２０・・・リミ
ットレジスタ、２１・・・モード指定部、２２・・・Ｄ
ＡＴ機構、２３・・・ＴＬＢデータレジスタ（ＴＬＢＤ
Ｒ）　、２４・・・ストアデータ・レジスタ（ＳＴＤＲ
）　、２５・・・リードデータ・レジスタ（ＲＤＤＲ）
　、２６・・・制御レジスタ選定部。 特許出願人　　　富　士　通　株式会社゛、′−“：（ 一名己・（與−Ｌ１７１を工・）了の１ｉ−１第２図

Claims (1)

1. 【特許請求の範囲】 仮想計算機システムの各仮想計算機のエリアが主記憶上
   の連続したエリアに占有的に割当てられ、各仮想計算機
   は割当てられたエリアのみをアクセス可能であり、各仮
   想計算機が共通の制御プログラムＣＰによって管理され
   ている場合に、仮想計算機がその命令の実行中即ちＶＭ
   状態において仮想計算機から発行された特権命令を、前
   記制御プログラムＣＰへ割出してシミュレーションとし
   てその内容を実行する仮想計算機のデータ処理方式にお
   いて、 （ａ）動作モードを制御プログラムＣＰを実行する動作
   モード即ちＨＰＶ状態からＶＭ状態へ遷移させ（ステッ
   プＳ＿１）、 （ｂ）主記憶に対するアドレスモードを、シミュレート
   される特権命令のＶＭ状態におけるアドレスモードにセ
   ットし（ステップＳ＿２）、 （ｃ）前記ＶＭ状態におけるアドレスモードによって主
   記憶をアクセスする絶対アドレスを求め（ステップＳ＿
   ３）、 （ｄ）データ転送タイプが読出し又は書込みのいずれの
   タイプであるかを指定し（ステップＳ＿４）、（ｅ）前
   記指定されたデータ転送タイプに従って、主記憶上のＶ
   Ｍエリアと制御プログラムＣＰ内の指定された制御レジ
   スタ（汎用レジスタＧＲ）間におけるデータの転送を行
   う（ステップＳ＿５）、ようにしたことを特徴とする仮
   想計算機のデータ処理方式。