JPS61292422A - Digital-analog converter - Google Patents
Digital-analog converterInfo
- Publication number
- JPS61292422A JPS61292422A JP13301885A JP13301885A JPS61292422A JP S61292422 A JPS61292422 A JP S61292422A JP 13301885 A JP13301885 A JP 13301885A JP 13301885 A JP13301885 A JP 13301885A JP S61292422 A JPS61292422 A JP S61292422A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- switching circuit
- current source
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、入力ディジタル信号に対応するアナログ電圧
を出力するディジタル・アナログ(以下D/Aと略す)
変換器に関するものである。[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a digital analog (hereinafter abbreviated as D/A) that outputs an analog voltage corresponding to an input digital signal.
It concerns a converter.
(従来の技術)
近年、ラスター、スキャン、、CRTディスプレイモニ
タを用いたグラフィック・ディスプレイ端末がCAD/
CAMなどの分野に利用されている。とりわけ、カラー
グラフィック・ディスプレイ端末は、その表現色のゆた
かさにより、表示画面を実物に似せる、シェーディング
図形などの表示に用いら゛れている。カラーグラフィッ
ク画面は、端末内にある複数のフレームメモリから得ら
れる複数ビットのビデオ信号を、D/A変換し、アナロ
グのビデオ信号ヲ、CRTディスプレイモニタに印加し
て図形を表示している。(Prior Art) In recent years, graphic display terminals using raster, scan, and CRT display monitors have become popular for CAD/
It is used in fields such as CAM. In particular, color graphic display terminals are used to display shading figures, etc., which make the display screen resemble the real thing, due to the richness of its expressive colors. A color graphic screen displays graphics by D/A converting a multi-bit video signal obtained from a plurality of frame memories in a terminal and applying the analog video signal to a CRT display monitor.
従来の必変換器を第3図により説明する。同図において
、11,12,13・・・はそれぞれ電流回路で、並列
に°接続されたうえ、その両端が加算増幅器−の入力端
子に接続されている。°Iシ、IIi電流回路11に大
きさ■の電流を流す電流源、112は電流回路12に大
きさI/2の電流を流す電流源、工15は電流回路13
に大きさIAの電流を流す電流源である。図示は省略し
であるが、以下同様にnビットのD/A変換器の場合に
は5、第n番目の電流回路nと、それに大きさく/2n
−1の電流を流す電流源I までが設けられる。811
t 812.#S、3・・・は各電流回路をそれぞれ
オン・オフにスイッチングするスイッチング回路である
。AMPは各電流回路に流れる電流を加算する加算増幅
器、R2は増幅器の帰還抵抗器、Eoutは加算増幅器
AMPの、すなわち脇変換器のアナログ出力である。A conventional transducer will be explained with reference to FIG. In the figure, numerals 11, 12, 13, . . . are current circuits connected in parallel, and both ends of which are connected to the input terminals of the summing amplifier. °I, IIi is a current source that flows a current of size ■ into the current circuit 11, 112 is a current source that flows a current of size I/2 into the current circuit 12, and 15 is a current source that flows through the current circuit 13.
This is a current source that causes a current of magnitude IA to flow through. Although not shown, in the case of an n-bit D/A converter, there is a 5, n-th current circuit n, and a size/2n.
-1 current source I is provided. 811
t 812. #S, 3, . . . are switching circuits that respectively turn on and off each current circuit. AMP is a summing amplifier that adds the currents flowing through each current circuit, R2 is a feedback resistor of the amplifier, and Eout is an analog output of the summing amplifier AMP, that is, the side converter.
このように各電流回路11,12,13・・・に流れる
電流にI t’ I/2 、 I/4−・・の重みがつ
けであるので、各スイッチング回路S111 S1□、
S13・・・を選択的にオン駆動することにより、その
組み合わせによってきまるディジタル信号がアナログ信
号に変換されて加算増幅器AMPから取シ出すことがで
おる。In this way, the current flowing through each current circuit 11, 12, 13... is weighted with I t' I/2, I/4-..., so each switching circuit S111 S1□,
By selectively turning on S13..., the digital signal determined by the combination is converted into an analog signal and can be taken out from the summing amplifier AMP.
(発明が解決しようとする問題点)
上記の構成をもつD/A変換器においては、スイッチン
グ回路と電流源とが直結され、かつ、そ瓦ぞれの電流源
がAの点で接続されていることから、スイッチング回路
S11 # S12 j S13・・・のオン、オフの
状態により、A点を流れる電流が変化することから、ア
ナログ出力に、ノイズが出現する欠点があった。(Problems to be Solved by the Invention) In the D/A converter having the above configuration, the switching circuit and the current source are directly connected, and each current source is connected at point A. As a result, the current flowing through point A changes depending on the on/off state of the switching circuits S11 # S12 j S13 . . . , so that there is a drawback that noise appears in the analog output.
本発明の目的は、従来の欠点を解消し、1変換器におけ
る出力ノイズは電流回路およびスイッチング回路にある
ことに着目し、電流およびスイッチング回路が、出力ノ
イズに与える影響を阻止して、高精度のD/A変換器を
提供することである。The purpose of the present invention is to eliminate the conventional drawbacks, focus on the fact that the output noise in one converter is in the current circuit and the switching circuit, and prevent the influence of the current and switching circuit on the output noise to achieve high accuracy. An object of the present invention is to provide a D/A converter.
(問題点を解決するための手段)
本発明の1変換器は、ディジタル信号の各ビットに対応
する荷重を有する電流源をそれぞれ各ビットのディジタ
ル信号で開閉制御されるスイッチング回路を介して並列
接続し、入力ディジタル信号に対応するアナログ電圧を
出力するD/A変換器において、前記電流源と同種の電
流源を、前記スイッチング回路の開閉制御信号とは逆の
論理Ω信号で、前記開閉制御信号と対に設けた別のスイ
ッチング回路により制御したものである。(Means for Solving Problems) One converter of the present invention has current sources each having a load corresponding to each bit of a digital signal connected in parallel via a switching circuit whose opening/closing is controlled by the digital signal of each bit. In a D/A converter that outputs an analog voltage corresponding to an input digital signal, a current source of the same type as the current source is connected to the opening/closing control signal using a logic Ω signal that is opposite to the opening/closing control signal of the switching circuit. This is controlled by a separate switching circuit provided in pair with the control circuit.
また、前記電流源を抵抗器とし、あるいは電流源を抵抗
器とし、各抵抗器間を他の抵抗器で接続し、終端を前記
抵抗器としたものである。Further, the current source may be a resistor, or the current source may be a resistor, each resistor may be connected with another resistor, and the terminal may be the resistor.
(作 用)
本発明では、電流回路とスイッチング回路をそれぞれ対
に設け、対の一方のスイッチング回路がオンのときは、
他方のスイッチング回路をオフとして、電流回路が共通
に接続されている点の電流の変化をなくすることにより
、上記の問題点を解決している。(Function) In the present invention, a current circuit and a switching circuit are provided in pairs, and when one switching circuit of the pair is on,
The above problem is solved by turning off the other switching circuit and eliminating the change in current at the point where the current circuits are commonly connected.
(実施例)
本発明の実施例を第1図および第2図に基づいて説明す
る。(Example) An example of the present invention will be described based on FIGS. 1 and 2.
第1図は本発明のD/A変換器の回路図で、スイッチン
グ回路が2ビット分のものを示している。FIG. 1 is a circuit diagram of a D/A converter according to the present invention, showing a switching circuit for 2 bits.
同図において、Q、ないしQ4は、それぞれNPNのト
ランジスタで、このうちトランジスタQ、とトランジス
タQ2で1ビツト目の対を構成している。これは第3図
に示したスイッチング回路S11に相当する。さらにト
ランジスタQ3とトランジスタQ4で一つの対を構成し
ている。これは第3図に示すS、2に相当する。In the figure, Q to Q4 are NPN transistors, of which transistor Q and transistor Q2 form a pair for the first bit. This corresponds to the switching circuit S11 shown in FIG. Further, transistor Q3 and transistor Q4 constitute one pair. This corresponds to S,2 shown in FIG.
第1図の1は、トランジスタQ1をオン・オフする信号
であシ、信号2は1とは論理が逆の信号である。、信号
3,4も信号1,2と同様の関係にある。1 in FIG. 1 is a signal that turns on and off the transistor Q1, and signal 2 is a signal whose logic is opposite to 1. , signals 3 and 4 have the same relationship as signals 1 and 2.
以上の構成でその動作を説明する。The operation will be explained using the above configuration.
信号1がトランジスタQ1をオンに、信号2がトランジ
スタQ2をオフにし、信号3がトランジスタQ3をオフ
、信号4がトランジスタQ4をオンにするときB点の電
圧V、は
また、A点を流れる電流工は
(但しRは抵抗器Rの抵抗値)
つぎに、信号1がトランジスタQ、t−オン、信号3が
トランジスタQ3をオンにする場合のB点の電圧V、は
また、A点を流れる電流Iは
これらをまとめると以下の表になる。When signal 1 turns on transistor Q1, signal 2 turns off transistor Q2, signal 3 turns off transistor Q3, and signal 4 turns on transistor Q4, the voltage at point B, V, is also the current flowing at point A. (where R is the resistance value of resistor R) Next, when signal 1 turns on transistor Q, t- and signal 3 turns on transistor Q3, the voltage at point B, V, also flows through point A. The current I is summarized in the table below.
ここで■′は本発明の対構成ではなく、第1図のトラン
ジスタQ2 * Q4がない場合のA点の電流である。Here, ■' is the current at point A when transistors Q2*Q4 of FIG. 1 are not used, rather than the pair structure of the present invention.
第2図は本発明の第2の実施例によるD/A変換器の回
路図である゛。FIG. 2 is a circuit diagram of a D/A converter according to a second embodiment of the present invention.
同図においては、スイッチング回路S、 、 S2.
S3ている。スイッチ−7グ回路S、とS、は、スイγ
チンク°°回路S、がオンのとき、スイッチング回路S
、はオフとなるように逆の論理となるスイッチである。In the figure, switching circuits S, , S2.
I have S3. Switch-7 circuits S and S are switch γ
When the tink°° circuit S is on, the switching circuit S
, is a switch that has the opposite logic so that it is turned off.
この構成で、各電流源11. I2. I、 −・・が
接続されるA点の電流は、スイッチの状態にかかわらず
7/4■と一定となるため、安定なり/A変換器が構成
できる。With this configuration, each current source 11. I2. Since the current at point A, where I, -, etc. are connected, is constant at 7/4 regardless of the state of the switch, a stable /A converter can be constructed.
さらに抵抗器2Rと抵抗器Rをはしご状に組むラダー型
り/A変換回゛路でも、前記ラダー回路と対をなすラダ
ー回路を設け、ラダー抵抗器の終端と対をなす抵抗器を
接続するようにすると、終端点での電流が一定となるた
め、より安定なり/A変換器が構成できる。Furthermore, in a ladder type/A conversion circuit in which resistor 2R and resistor R are assembled in a ladder shape, a ladder circuit that is paired with the ladder circuit is provided, and the terminal end of the ladder resistor and the paired resistor are connected. By doing so, the current at the terminal point becomes constant, and a more stable /A converter can be constructed.
(発明の効果)
本発明によれば、対のスイッチ回路を構成することで、
電圧源からの電流の変動を小さくすることができ、これ
により電圧源の変動を小さくおさえることができる。し
たがって、D/A変換器の出力信号の変動分を小さくお
さえられる効果がある。(Effects of the Invention) According to the present invention, by configuring a pair of switch circuits,
Fluctuations in the current from the voltage source can be reduced, thereby making it possible to suppress fluctuations in the voltage source. Therefore, there is an effect that fluctuations in the output signal of the D/A converter can be kept small.
第1図は本発明の第1の実施例によるD/A変換器の回
路図、第2図は同第2の実施例によるVA変換器の回路
図、第3図は従来のD/A変換器の回路図である。
1.2,3.4・・・信号、11.12.13・・・電
流回路、AMP−・・加算増幅器、E・・・電圧源、E
out・・・アナログ出力、I、1.I、I ・・・
電流源、Ql p Q2 s Q3 h Q4・・・ト
ランジスタ、R,2R・・・抵抗器、s 、s 、
s 、s 、s 、s2.s3゜S14.S、S
・・・スイッチング回路。
第1図
第2図
第3図FIG. 1 is a circuit diagram of a D/A converter according to the first embodiment of the present invention, FIG. 2 is a circuit diagram of a VA converter according to the second embodiment, and FIG. 3 is a conventional D/A converter. FIG. 1.2, 3.4...Signal, 11.12.13...Current circuit, AMP-...Summing amplifier, E...Voltage source, E
out...Analog output, I, 1. I, I...
Current source, Ql p Q2 s Q3 h Q4...Transistor, R, 2R...Resistor, s, s,
s, s, s, s2. s3゜S14. S, S
...Switching circuit. Figure 1 Figure 2 Figure 3
Claims (3)
る各電流源をそれぞれ各ビットのディジタル信号で開閉
制御されるスイッチング回路を介して並列接続して、入
力ディジタル信号に対応するアナログ電圧を出力するデ
ィジタル・アナログ変換器において、前記電流源と同種
の電流源を、前記スイッチング回路の開閉制御信号とは
逆の論理の信号で、前記スイッチング回路と対に設けた
第2のスイッチング回路により制御したことを特徴とす
るディジタル・アナログ変換器。(1) Each current source having a load corresponding to each bit of the digital signal is connected in parallel via a switching circuit whose opening/closing is controlled by the digital signal of each bit, and outputs an analog voltage corresponding to the input digital signal. In the digital-to-analog converter, a current source of the same type as the current source is controlled by a second switching circuit provided in a pair with the switching circuit, using a signal having a logic opposite to the opening/closing control signal of the switching circuit. A digital-to-analog converter featuring:
R、2R、4R・・・である抵抗器としたことを特徴と
する特許請求の範囲第(1)項記載のディジタル・アナ
ログ変換器。(2) When the unit resistance value is R, the current source is a resistor whose resistance value is R, 2R, 4R, etc. analog converter.
が2R、2R、2R・・・である抵抗器とし、各抵抗器
間を抵抗値Rの抵抗器で接続し、終端を抵抗値2Rの抵
抗器としたことを特徴とする特許請求の範囲第(1)項
記載のディジタル・アナログ変換器。(3) When the unit resistance value is R, the current source is a resistor with a resistance value of 2R, 2R, 2R, etc., each resistor is connected with a resistor with a resistance value of R, and the termination is The digital-to-analog converter according to claim 1, characterized in that the resistor has a resistance value of 2R.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13301885A JPS61292422A (en) | 1985-06-20 | 1985-06-20 | Digital-analog converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13301885A JPS61292422A (en) | 1985-06-20 | 1985-06-20 | Digital-analog converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61292422A true JPS61292422A (en) | 1986-12-23 |
Family
ID=15094872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13301885A Pending JPS61292422A (en) | 1985-06-20 | 1985-06-20 | Digital-analog converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61292422A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4990915A (en) * | 1988-12-02 | 1991-02-05 | Mitsubishi Denki Kabushiki Kaisha | Signal processing device such as a digital filter utilizing redundant binary expression and operating method therefor |
EP1608074A1 (en) * | 2004-06-17 | 2005-12-21 | Fujitsu Limited | Digital-analog converter circuit |
-
1985
- 1985-06-20 JP JP13301885A patent/JPS61292422A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4990915A (en) * | 1988-12-02 | 1991-02-05 | Mitsubishi Denki Kabushiki Kaisha | Signal processing device such as a digital filter utilizing redundant binary expression and operating method therefor |
EP1608074A1 (en) * | 2004-06-17 | 2005-12-21 | Fujitsu Limited | Digital-analog converter circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06314977A (en) | Current output type d/a converter circuit | |
KR920003452B1 (en) | Digital to analog converter | |
US6154160A (en) | Circuit arrangement including digital-to-analog current converters | |
JPH06303060A (en) | Gain control amplifier circuit | |
JPS61292422A (en) | Digital-analog converter | |
JP2017515419A (en) | Digital / analog converter | |
JPH0595239A (en) | Level control circuit | |
JPH10112654A (en) | Current segment system d/a converter | |
JP2628083B2 (en) | Digital-to-analog converter | |
JP2680940B2 (en) | D / A converter | |
KR100282443B1 (en) | Digital / Analog Converter | |
JPH0720254B2 (en) | RGB processing circuit | |
JPS6165675A (en) | Contrast control system of digital system television receiver | |
JPS63246927A (en) | Reference voltage generating circuit | |
US20020008707A1 (en) | On screen display circuit and image display circuit | |
JPH04418B2 (en) | ||
KR19980065270A (en) | Digital-to-Analog Converter Using Resistive Heat | |
JPH10215179A (en) | D/a converter | |
JP4007840B2 (en) | Control circuit having D / A converter | |
JPH0197069A (en) | Gamma-correcting circuit | |
JP3016152B2 (en) | Clip circuit | |
JPS63232624A (en) | Da converter circuit | |
JPS6333013A (en) | Analog/digital converter | |
JPH0450646Y2 (en) | ||
JPH02116206A (en) | Voltage/current converting circuit |