JPS61290605A - 低抵抗透明導電膜の製造方法 - Google Patents
低抵抗透明導電膜の製造方法Info
- Publication number
- JPS61290605A JPS61290605A JP13168285A JP13168285A JPS61290605A JP S61290605 A JPS61290605 A JP S61290605A JP 13168285 A JP13168285 A JP 13168285A JP 13168285 A JP13168285 A JP 13168285A JP S61290605 A JPS61290605 A JP S61290605A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- low resistance
- transparent conductive
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は透明導電膜の製造方法、特に絶縁基板上に、低
抵抗のＩｎ２０−系透明導電膜を製造する方法に関する
。
抵抗のＩｎ２０−系透明導電膜を製造する方法に関する
。
（従来の技術及び発明が解決しようとする問題点）透明
導電膜は、可視光透過性が良く、導電性の良いものが、
液晶用電極や太陽熱利用の選択透過膜に使用されている
が、５ｎ０２又はＩ ｎ、ｏ 、系薄膜は抵抗値が低く
、可視光の透過率が高く、しかも安定性が良いため、一
般に普及している。
導電膜は、可視光透過性が良く、導電性の良いものが、
液晶用電極や太陽熱利用の選択透過膜に使用されている
が、５ｎ０２又はＩ ｎ、ｏ 、系薄膜は抵抗値が低く
、可視光の透過率が高く、しかも安定性が良いため、一
般に普及している。
その導電膜の１１１遣方法としては、スプレィ法、メッ
キ法などの化学的製膜法と真空蒸着法、スパッタリング
法などの物理的製膜法が採用されるが、良質の透明導電
膜が得られるなどの優れた特性を有するスパッタリング
法が多く採用されている。
キ法などの化学的製膜法と真空蒸着法、スパッタリング
法などの物理的製膜法が採用されるが、良質の透明導電
膜が得られるなどの優れた特性を有するスパッタリング
法が多く採用されている。
この場合、ターゲットとしてＳｎを少量含有したＩ ｎ
２０ 、焼結体を使用するのが好ましい。
２０ 、焼結体を使用するのが好ましい。
そしてその場合、良導電性膜とするため、基板を加熱し
ながら製膜するか、膜形成後に７二−リングを行って抵
抗値を下げている。
ながら製膜するか、膜形成後に７二−リングを行って抵
抗値を下げている。
しかし、前記スパッタリング法で得られる膜の抵抗率は
、１０°〜１０−２Ω・ＣＩＩ＋が限界であり、そのた
め透明電極として太陽電池などに用いた場合に、電圧が
降下したり、余計な電力を消費したりする問題がある。
、１０°〜１０−２Ω・ＣＩＩ＋が限界であり、そのた
め透明電極として太陽電池などに用いた場合に、電圧が
降下したり、余計な電力を消費したりする問題がある。
（問題点を解決するための手段）
本発明者は、そうした問題を解決するため鋭意研究を進
めた結果、プレナーマグネトロン方式高周波スパッタリ
ングによるＩｎｚＯｓ系膜形成後に、該形成膜をスパッ
タエツチング処理することによって、低抵抗のＩ ｎｅ
ｏ ｓ系透明導電族が得られることを見出だした。そし
てまた前記プレナーマグネトロン方式高周波スパッタリ
ングによるＩｎ２Ｏ３系膜形成後に一旦真空中でアニー
リング（加熱）処理をし、その後そのアニーリング処理
膜をスパッタエツチングすると、膜の抵抗率は更に急速
に低下した後、はぼ一定になることを知見した。
めた結果、プレナーマグネトロン方式高周波スパッタリ
ングによるＩｎｚＯｓ系膜形成後に、該形成膜をスパッ
タエツチング処理することによって、低抵抗のＩ ｎｅ
ｏ ｓ系透明導電族が得られることを見出だした。そし
てまた前記プレナーマグネトロン方式高周波スパッタリ
ングによるＩｎ２Ｏ３系膜形成後に一旦真空中でアニー
リング（加熱）処理をし、その後そのアニーリング処理
膜をスパッタエツチングすると、膜の抵抗率は更に急速
に低下した後、はぼ一定になることを知見した。
従って、本発明は低抵抗の透明導′ｒｒＬ膜のｌｌ遣方
法に係り、すなわち絶縁基板上に、高周波スパッタリン
グにより透明導電膜を形成する方法において、ターゲッ
トにＩｎｚＯ＝系導電膜形成原材料を用い、プレナーマ
グネトロン方式による高周波スパッタリングを行って絶
縁基板上にＩｎｚＯｓ系導電膜全導電膜、つ〜）で該導
電膜を真空中で７二−リングを行い、その後その導電族
をスパッタエツチングすることを特徴とする低抵抗透明
導電膜の製造方法、である。
法に係り、すなわち絶縁基板上に、高周波スパッタリン
グにより透明導電膜を形成する方法において、ターゲッ
トにＩｎｚＯ＝系導電膜形成原材料を用い、プレナーマ
グネトロン方式による高周波スパッタリングを行って絶
縁基板上にＩｎｚＯｓ系導電膜全導電膜、つ〜）で該導
電膜を真空中で７二−リングを行い、その後その導電族
をスパッタエツチングすることを特徴とする低抵抗透明
導電膜の製造方法、である。
ここで、ブレナーマグネトロン方式スパッタ装置の一般
的構造を図面により概説する。
的構造を図面により概説する。
第４図はその概略断面図であって、真空容器１内に、上
方には基板５が下面に取り付けられている７ノード板２
が水平に配置され、また一定の空間を隔ててその対向下
方にはＩｎｚＯａ系焼結体からなるターゲット３が水平
に配置されている。
方には基板５が下面に取り付けられている７ノード板２
が水平に配置され、また一定の空間を隔ててその対向下
方にはＩｎｚＯａ系焼結体からなるターゲット３が水平
に配置されている。
ターゲット３の裏には多数の磁石４が配設されていてタ
ーデッＦの上に磁界Ｂが形成されており、ターゲット３
にはＲＦ電源６が接続されている。
ーデッＦの上に磁界Ｂが形成されており、ターゲット３
にはＲＦ電源６が接続されている。
そして、真空容器１内には希薄なアルゴンガスＧが導入
されていて、基板５とターゲット３の間の空間には、プ
ラズマＰが存在し、また電界Ｅが発生している。
されていて、基板５とターゲット３の間の空間には、プ
ラズマＰが存在し、また電界Ｅが発生している。
なお、通常スパッタリング条件は、アルゴン圧力５ Ｘ
１０− ’Ｔｏｒｒ、放電圧カー４Ｘ１０−″２Ｔ
ｏ ｒ ｒ ｓ電力３００〜６００Ｗで、＊たスパッタ
エツチング条件は、アルゴン圧力５ Ｘ １０− ’Ｔ
ｏｒｒ、放電圧カー ４ Ｘ １０− ”Ｔｏｒｒ、電
力〜３００Ｗで行なわれる。
１０− ’Ｔｏｒｒ、放電圧カー４Ｘ１０−″２Ｔ
ｏ ｒ ｒ ｓ電力３００〜６００Ｗで、＊たスパッタ
エツチング条件は、アルゴン圧力５ Ｘ １０− ’Ｔ
ｏｒｒ、放電圧カー ４ Ｘ １０− ”Ｔｏｒｒ、電
力〜３００Ｗで行なわれる。
こうしたスパッタ装置によれば、スパッタガス圧を磁界
を加えない場合の数分の−とすることができ、高純度の
膜が形成され、そして膜形成速度も速（なるのである。
を加えない場合の数分の−とすることができ、高純度の
膜が形成され、そして膜形成速度も速（なるのである。
次ぎに本発明の具体例に係る試験についての説明をする
。
。
まずＩ ｎ、０ 、焼結体をターゲットとしてプレナー
マグネトロン方式スパッタリングで膜形成を行な。 そ
の条件は電力３００Ｗ、放電圧力４×１０− ’Ｔｏｒ
ｒ、アルゴン圧力５ Ｘ １０ ’Ｔｏｒｒで３０分
スパッタリングを行い、膜厚的１０，０００オングスト
ロームの導電膜を得た。
マグネトロン方式スパッタリングで膜形成を行な。 そ
の条件は電力３００Ｗ、放電圧力４×１０− ’Ｔｏｒ
ｒ、アルゴン圧力５ Ｘ １０ ’Ｔｏｒｒで３０分
スパッタリングを行い、膜厚的１０，０００オングスト
ロームの導電膜を得た。
チングを行りな、電力２００Ｗ、放電圧力°２×１０−
”Ｔｏｒｒとして、各々ｏ、５．１．５．３．４゜５
、及、び７．５分間行って試験体を作成した。
”Ｔｏｒｒとして、各々ｏ、５．１．５．３．４゜５
、及、び７．５分間行って試験体を作成した。
なお、スパッタエツチングは、スパッタリング製膜した
基板を逆にターゲットとなして処理することによって行
なわれるものである。
基板を逆にターゲットとなして処理することによって行
なわれるものである。
比較のために、スパッタエツチングを行わない試験体も
作成した。
作成した。
次に、形成した膜の抵抗率を測定するために第３図に示
すように、ガラス基板（１）上のＩｎ２Ｏ３スパッタ膜
（２）上にＡ１電極（３）を真空蒸着法により付設した
。
すように、ガラス基板（１）上のＩｎ２Ｏ３スパッタ膜
（２）上にＡ１電極（３）を真空蒸着法により付設した
。
測定の結果、まず可視光の透過率については波長４００
〜８００μ論で総てが９０％以上の透過つ 率を示した
。
〜８００μ論で総てが９０％以上の透過つ 率を示した
。
スパッタエツチングと抵抗率の関係はｔｔＳ２Ｉ２１の
グラフに示すとおりであって、膜の抵抗率はスパッタエ
ツチングをしなかった試験体は略１０１Ω、Ｃ鎮と高い
値を示すが、スパッタエツチングを打つが見られ、約３
分で１０−２Ω、Ｃ鴎以下となり、それ以降はほぼ一定
の抵抗値となった。
グラフに示すとおりであって、膜の抵抗率はスパッタエ
ツチングをしなかった試験体は略１０１Ω、Ｃ鎮と高い
値を示すが、スパッタエツチングを打つが見られ、約３
分で１０−２Ω、Ｃ鴎以下となり、それ以降はほぼ一定
の抵抗値となった。
スパッタエツチングによる膜の減−少についても測定し
たが、膜厚の減少は見られなかった。
たが、膜厚の減少は見られなかった。
更に、以上を改善した好適な本発明の方法として、前記
スパッタエツチング工程の前に、スパッタ膜を一旦アニ
ーリングする方法を実施した。
スパッタエツチング工程の前に、スパッタ膜を一旦アニ
ーリングする方法を実施した。
その結果を第１図にグラフとして示したが、これから明
らかなごと（、一旦アニーリング（実験では約４００℃
で行った）した後、スパッタエツチングを行うと、膜の
抵抗率は急速に低下し、約３分で２Ｘ１０−’Ω、Ｃ−
と大幅に低下し、それ以降はほぼ一定の抵抗率となる。
らかなごと（、一旦アニーリング（実験では約４００℃
で行った）した後、スパッタエツチングを行うと、膜の
抵抗率は急速に低下し、約３分で２Ｘ１０−’Ω、Ｃ−
と大幅に低下し、それ以降はほぼ一定の抵抗率となる。
なお、同図中Ｘ印で表したものはアニーリング処理を行
わなかったものである。
わなかったものである。
スパッタエツチングによる膜の減少についても測定した
が膜厚の減少は見られなかった。
が膜厚の減少は見られなかった。
（発明の効果）
以上に説明したように本発明によれば、絶縁基板上に高
周波スパッタリングにより透明導ＷＬ膜を形成する方法
において、ターゲットにＩ ｎ２０ 、系導電膜形成原
材料を用い、プレナーマグネトロン方式による高周波ス
パッタリングを行なって絶縁基板上にｌｎ＝０−系導電
膜を形成し、ついでそれにアニーリングを佇い、その後
肢導電膜をスパッタエツチングすることによって、低抵
抗のＩ ｎｅ。
周波スパッタリングにより透明導ＷＬ膜を形成する方法
において、ターゲットにＩ ｎ２０ 、系導電膜形成原
材料を用い、プレナーマグネトロン方式による高周波ス
パッタリングを行なって絶縁基板上にｌｎ＝０−系導電
膜を形成し、ついでそれにアニーリングを佇い、その後
肢導電膜をスパッタエツチングすることによって、低抵
抗のＩ ｎｅ。
、系透明導電膜を絶縁基板上に、容易に形成することが
できるのである。
できるのである。
また換言すれば、アニーリングを行なうことで抵抗率を
下げていた従来の方法に対し、本発明ではその後引き続
いてスパッタエツチングを行なうだけで、容易に更に透
明導電膜の抵抗を下げることができると言うことである
。
下げていた従来の方法に対し、本発明ではその後引き続
いてスパッタエツチングを行なうだけで、容易に更に透
明導電膜の抵抗を下げることができると言うことである
。
従って、液晶用電極や太陽電池の電極での電圧降下や電
力消費を抑えることができ、電気エネルギーの移送が効
率的に行える。
力消費を抑えることができ、電気エネルギーの移送が効
率的に行える。
ｆＢｉ図、第２図は本発明に係るＩ ｎ、ｏ 、系導電
膜の比抵抗のグラフ、第３図は膜の抵抗値を測定するた
めのＡＩ電極を付着させた絶縁基板の断面図、＠４図は
高周波プレナーマグネトロン方式スパッタ装置の概略説
明図を示す。 （符号の説明）
膜の比抵抗のグラフ、第３図は膜の抵抗値を測定するた
めのＡＩ電極を付着させた絶縁基板の断面図、＠４図は
高周波プレナーマグネトロン方式スパッタ装置の概略説
明図を示す。 （符号の説明）
Claims (2)
- （１）絶縁基板上に、高周波スパッタリングにより透明
導電膜を形成する方法において、ターゲットにＩｎ＿２
Ｏ＿３系導電膜形成原材料を用い、プレナーマグネトロ
ン方式による高周波スパッタリングを行って絶縁基板上
にＩｎ＿２Ｏ＿３系導電膜を形成し、ついで該導電膜を
真空中でアニーリングし、その後その導電膜をスパッタ
エッチングすることを特徴とする低抵抗透明導電膜の製
造方法。 - （２）アニーリングを４００℃で２分間以上行なう特許
請求の範囲第１項記載の低抵抗透明導電膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13168285A JPS61290605A (ja) | 1985-06-19 | 1985-06-19 | 低抵抗透明導電膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13168285A JPS61290605A (ja) | 1985-06-19 | 1985-06-19 | 低抵抗透明導電膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61290605A true JPS61290605A (ja) | 1986-12-20 |
| JPH0473244B2 JPH0473244B2 (ja) | 1992-11-20 |
Family
ID=15063755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13168285A Granted JPS61290605A (ja) | 1985-06-19 | 1985-06-19 | 低抵抗透明導電膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61290605A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63243261A (ja) * | 1987-03-31 | 1988-10-11 | Nok Corp | 低抵抗透明導電膜の製造方法 |
| WO2016152808A1 (ja) * | 2015-03-24 | 2016-09-29 | 株式会社カネカ | 透明電極付き基板および透明電極付き基板の製造方法 |
-
1985
- 1985-06-19 JP JP13168285A patent/JPS61290605A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63243261A (ja) * | 1987-03-31 | 1988-10-11 | Nok Corp | 低抵抗透明導電膜の製造方法 |
| WO2016152808A1 (ja) * | 2015-03-24 | 2016-09-29 | 株式会社カネカ | 透明電極付き基板および透明電極付き基板の製造方法 |
| CN107109639A (zh) * | 2015-03-24 | 2017-08-29 | 株式会社钟化 | 带透明电极的基板及带透明电极的基板的制造方法 |
| US10173393B2 (en) | 2015-03-24 | 2019-01-08 | Kaneka Corporation | Transparent electrode-equipped substrate and method for producing transparent electrode-equipped substrate |
| CN107109639B (zh) * | 2015-03-24 | 2019-09-10 | 株式会社钟化 | 带透明电极的基板及带透明电极的基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0473244B2 (ja) | 1992-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120028129A1 (en) | Method for manufacturing solid electrolyte battery and solid electrolyte battery | |
| JPS62122011A (ja) | 透明導電膜の製造方法 | |
| JP2000238178A (ja) | 透明導電積層体 | |
| WO2008105597A1 (en) | Transparent electrode for solar cell and manufacturing method thereof | |
| CN101985740A (zh) | 一种铝掺氧化锌透明导电薄膜的退火方法 | |
| JP5580972B2 (ja) | スパッタリング複合ターゲット | |
| TW201233836A (en) | Method of making a transparent conductive oxide layer | |
| KR20010083477A (ko) | 고분자 기판 위의 인듐산화물 또는 인듐주석산화물 박막증착 방법 | |
| JP2012219301A (ja) | 結晶性ｉｔｏ膜およびその製造方法ならびに太陽電池 | |
| CN103924191A (zh) | 在基片上镀制ito薄膜的方法 | |
| JPH04272612A (ja) | 透明電極 | |
| Niu et al. | Spreadability of Ag layer on oxides and high performance of AZO/Ag/AZO sandwiched transparent conductive film | |
| CN106893984B (zh) | 增强可见光波段透射的掺锡氧化铟基复合薄膜的制备方法 | |
| JPS61290605A (ja) | 低抵抗透明導電膜の製造方法 | |
| CN102826763A (zh) | 一种生产tco镀膜玻璃的方法 | |
| JP2000108244A (ja) | 透明導電膜とその製造方法および透明導電膜付き基体 | |
| CN109811308A (zh) | 一种ito导电膜制作工艺 | |
| Hao et al. | Magnetron sputtering electrode on the BaTiO3-based PTCR ceramics and the effect of heat treatment on their properties | |
| CN102650044B (zh) | 一种SGZO-Au-SGZO透明导电膜的制备方法 | |
| JPS61290607A (ja) | 透明導電膜の製造方法 | |
| CN106367720A (zh) | 一种锡酸镉（cto）薄膜退火方法 | |
| JPS6354788B2 (ja) | ||
| JPH0723532B2 (ja) | 透明導電膜の形成方法 | |
| JP2003027216A (ja) | 透明導電膜の製造方法および装置 | |
| CN116903359A (zh) | 一种用于铜电镀工艺的透明导电靶材及薄膜线路的制备方法 |