JPS61271684A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS61271684A JPS61271684A JP60113460A JP11346085A JPS61271684A JP S61271684 A JPS61271684 A JP S61271684A JP 60113460 A JP60113460 A JP 60113460A JP 11346085 A JP11346085 A JP 11346085A JP S61271684 A JPS61271684 A JP S61271684A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- address
- memory area
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ産業上の利用分野
本発明はメモリ装置に関し、例えばＤＢＳ（ｄｉｒｅｃ
ｔ−ｂｒｏａｄｃａｓｔ ５ａｔｅｌｌｉｔｅ）受信機
において周波数データを記憶するものＫＭ用し得るもの
である。
ｔ−ｂｒｏａｄｃａｓｔ ５ａｔｅｌｌｉｔｅ）受信機
において周波数データを記憶するものＫＭ用し得るもの
である。
Ｂ発明の概要
本発明は複数のメモリエリアを有するメモリ部を具え、
複数のメモリエリアに対応するアドレスの１つを指定し
てデータをアクセスするようになされたメモリ装置にお
いて、メモリ部にダミーのメモリエリアを設け、データ
をアクセスし℃いる時間以外はダミーのメモリエリアに
対応するアドレスを指定するよ５にすること九より、ア
クセスに用いる複数のメモリエリアに格納されているデ
ータが消失することを防ぐようにするものである。
複数のメモリエリアに対応するアドレスの１つを指定し
てデータをアクセスするようになされたメモリ装置にお
いて、メモリ部にダミーのメモリエリアを設け、データ
をアクセスし℃いる時間以外はダミーのメモリエリアに
対応するアドレスを指定するよ５にすること九より、ア
クセスに用いる複数のメモリエリアに格納されているデ
ータが消失することを防ぐようにするものである。
Ｃ従来の技術
ＤＢＳ放送は、広範囲の地域に散在する受信機が人工衛
星から到来する放送波を直接小屋パラボラアンテナによ
って受信することができることから、１つの企業が放送
バンドをレンタルして、広範囲の地域に散在するブラン
チに設置した受信機を介して、センタから各ブランチに
対して情報を伝送する手段として利用することが考えら
れている。この場合、利用者は当該使用できる放送バン
ドに含まれる任意の周波数を特定して情報を伝送し得る
チャンネルを受信機にプリセットすることができ、かく
して複数のチャンネルを用いて複数の情報を同時に伝送
することにより、利用効率を高めることができる。
星から到来する放送波を直接小屋パラボラアンテナによ
って受信することができることから、１つの企業が放送
バンドをレンタルして、広範囲の地域に散在するブラン
チに設置した受信機を介して、センタから各ブランチに
対して情報を伝送する手段として利用することが考えら
れている。この場合、利用者は当該使用できる放送バン
ドに含まれる任意の周波数を特定して情報を伝送し得る
チャンネルを受信機にプリセットすることができ、かく
して複数のチャンネルを用いて複数の情報を同時に伝送
することにより、利用効率を高めることができる。
このように用いられるＤＢＳ受信機においてチャンネル
をプリセットする手段として、第４図に示すようなメモ
リ装置を過用でき、プリセットモード時に周波数データ
を書込み、また、所定のチャンネルを選局する選局モー
ド時に周波数データを読出すよう罠なされている。すな
わち％第４図においてメモリ１はマイクロコンピュータ
構成の信号処理回路７の制御の下に入力操作されたチャ
ンネルに対応しアドレスレジスタ３に記憶されているア
ドレスを有するメモリｓ２のメモリエリアから周波数デ
ータを取り出してデータレジスタ４に出力し、入出力バ
ッファ回路５、バス６を順次介して信号処理回路７に読
出し、又は信号処理回路７からバス６を通じて与えられ
る周波数データを人出力バツファ回路５を介してデータ
レジスタ４に入力し、この周波数データをアドレスレジ
スタ３に記憶されているアドレスを有するメモリ部２の
メモリエリアに書き込みプリセットするよう釦なされて
いる。
をプリセットする手段として、第４図に示すようなメモ
リ装置を過用でき、プリセットモード時に周波数データ
を書込み、また、所定のチャンネルを選局する選局モー
ド時に周波数データを読出すよう罠なされている。すな
わち％第４図においてメモリ１はマイクロコンピュータ
構成の信号処理回路７の制御の下に入力操作されたチャ
ンネルに対応しアドレスレジスタ３に記憶されているア
ドレスを有するメモリｓ２のメモリエリアから周波数デ
ータを取り出してデータレジスタ４に出力し、入出力バ
ッファ回路５、バス６を順次介して信号処理回路７に読
出し、又は信号処理回路７からバス６を通じて与えられ
る周波数データを人出力バツファ回路５を介してデータ
レジスタ４に入力し、この周波数データをアドレスレジ
スタ３に記憶されているアドレスを有するメモリ部２の
メモリエリアに書き込みプリセットするよう釦なされて
いる。
Ｄ発明が解決しようとする問題点
このようなメモリ装置において、メモリ１に対するアク
セスは第５図に示すように時点ｔｌから時点ｔ２の間１
時点ｔ３から時点ｔ４の間、時点ｔ５から時点ｔ６の間
だけ行なわれるように飛び飛びに行なわれる。
セスは第５図に示すように時点ｔｌから時点ｔ２の間１
時点ｔ３から時点ｔ４の間、時点ｔ５から時点ｔ６の間
だけ行なわれるように飛び飛びに行なわれる。
しかしながら、アクセスが行なわれていない時点１０か
ら時点ｔ１の間、時点ｔ２から時点ｔ３の間、時点ｔ４
から時点ｔ５の間、時点ｔ６から時点ｔ７の間（以下、
非アクセス期間と呼ぶ）においてもアドレスレジスタ３
は所定のメモリエリアに対応するアドレスを記憶してい
る。すなわちアドレスレジスタ３には、電源がオンして
から最初のアクセス動作までの非アクセス期間ｔＯ〜ｔ
ｌにおいては不定なアドレスが記憶され、以後の非アク
セス期間ｔ２〜ｔ３、ｔ４〜ｔ５、ｔ６〜ｔ７において
は当該非アクセス期間の直前に行なわれたアクセスの際
のアドレスが引き続き記憶されている。
ら時点ｔ１の間、時点ｔ２から時点ｔ３の間、時点ｔ４
から時点ｔ５の間、時点ｔ６から時点ｔ７の間（以下、
非アクセス期間と呼ぶ）においてもアドレスレジスタ３
は所定のメモリエリアに対応するアドレスを記憶してい
る。すなわちアドレスレジスタ３には、電源がオンして
から最初のアクセス動作までの非アクセス期間ｔＯ〜ｔ
ｌにおいては不定なアドレスが記憶され、以後の非アク
セス期間ｔ２〜ｔ３、ｔ４〜ｔ５、ｔ６〜ｔ７において
は当該非アクセス期間の直前に行なわれたアクセスの際
のアドレスが引き続き記憶されている。
このように非アクセス期間でもアドレスレジスタ３にア
ドレスデータが記憶されメモリ部２の所定のメモリエリ
アが指定されているので例えば、電源のオン動作時に生
ずるチャタリングや、瞬停によるノイズがノぐス６を介
し・てメモリＩＫ到来すると、アドレスレジスタ３に記
憶されているアドレスのメモリエリアに格納されている
データが消失するおそれがあった。
ドレスデータが記憶されメモリ部２の所定のメモリエリ
アが指定されているので例えば、電源のオン動作時に生
ずるチャタリングや、瞬停によるノイズがノぐス６を介
し・てメモリＩＫ到来すると、アドレスレジスタ３に記
憶されているアドレスのメモリエリアに格納されている
データが消失するおそれがあった。
消失データを信号処理回路７が演算により補完できる場
合には消失による不都合はさほど大きくないが、例えば
オペレータが任意に与え得るデータを消失した場合には
信号処理回路７がデータを補完することができず、シス
テム全体がダウンスる状態に至る場合があった。
合には消失による不都合はさほど大きくないが、例えば
オペレータが任意に与え得るデータを消失した場合には
信号処理回路７がデータを補完することができず、シス
テム全体がダウンスる状態に至る場合があった。
本発明は以上の点を考慮してなされたもので、ノイズに
より記憶されているデータが消失することを有効に防止
することのできるメモリ装置を提供しようとするもので
ある。
より記憶されているデータが消失することを有効に防止
することのできるメモリ装置を提供しようとするもので
ある。
Ｅ問題点を解決するための手段
かかる問題点を解決するため本発明においては、複数の
メモリエリアＭＡＩ〜ＭＡＮを有するメモリ部２を具え
、複数のメモリエリアＭＡＩ〜ＭＡＮに対応するアドレ
スの１つを指定してデータをアクセスするようＫなされ
たメモリ装置において、メモリ部２にダミーのメモリエ
リアＭＡＤを設け、複数のメモリエリアＭＡ１〜ＭＡＮ
に対応するアドレスを指定してデータをアクセスしてい
る時間以外ｔｏ−ｔｉ、ｔ２〜ｔ３、ｔ４〜ｔ５、ｔ６
〜ｔ７はダミーのメモリエリアＭＡＤに対応するアドレ
スを指定するようにした。
メモリエリアＭＡＩ〜ＭＡＮを有するメモリ部２を具え
、複数のメモリエリアＭＡＩ〜ＭＡＮに対応するアドレ
スの１つを指定してデータをアクセスするようＫなされ
たメモリ装置において、メモリ部２にダミーのメモリエ
リアＭＡＤを設け、複数のメモリエリアＭＡ１〜ＭＡＮ
に対応するアドレスを指定してデータをアクセスしてい
る時間以外ｔｏ−ｔｉ、ｔ２〜ｔ３、ｔ４〜ｔ５、ｔ６
〜ｔ７はダミーのメモリエリアＭＡＤに対応するアドレ
スを指定するようにした。
２作用
を源オン時から最初のアクセス動作が実行されるまでの
時間や、アクセス動作問の時間のようにアクセスしてい
る時間以外ｔｏ −ｔｌ、ｔ２〜ｔ３、ｔ４〜ｔ５、ｔ
６〜ｔ７はダミーのメモリエリアＭＡＤＫ対応するアド
レスを指定する。
時間や、アクセス動作問の時間のようにアクセスしてい
る時間以外ｔｏ −ｔｌ、ｔ２〜ｔ３、ｔ４〜ｔ５、ｔ
６〜ｔ７はダミーのメモリエリアＭＡＤＫ対応するアド
レスを指定する。
従って、ノイズが到来してもダミーのメモリエリアＭＡ
Ｄのデータが消失するだけであり、アクセス用のメモリ
エリアＭＡＬ〜ＭＡＨのデータが消失することをなくし
得る。
Ｄのデータが消失するだけであり、アクセス用のメモリ
エリアＭＡＬ〜ＭＡＨのデータが消失することをなくし
得る。
Ｇ実施例
以下、図面について本発明の一実施例を詳述する。この
実施例の場合、メモＩＪ ｌは第１図に示すようにメモ
リエリアが割り当てられたメモリ部２を有する。
実施例の場合、メモＩＪ ｌは第１図に示すようにメモ
リエリアが割り当てられたメモリ部２を有する。
すなわち、メモリエリアはデータがアクセスされる複数
の有効なメモリエリアＭＡＩ〜ＭＡＮと、データがアク
セスされることのないダミーのメモリエリアＭＡＤとで
なる。このうちダミーのメモリエリアＭＡＤは第２図及
び第３図の処理手順に従い非アクセス期間においてアド
レスされる。
の有効なメモリエリアＭＡＩ〜ＭＡＮと、データがアク
セスされることのないダミーのメモリエリアＭＡＤとで
なる。このうちダミーのメモリエリアＭＡＤは第２図及
び第３図の処理手順に従い非アクセス期間においてアド
レスされる。
第２図において、信号処理回路７はメモリ１をアクセス
する際にステップＳＰ１で当該プログラムを開始した後
、次のステップＳＰ２に移ってデータレジスタ４にセッ
トしてアクセスさセル。
する際にステップＳＰ１で当該プログラムを開始した後
、次のステップＳＰ２に移ってデータレジスタ４にセッ
トしてアクセスさセル。
その後、ステップＳＰ４に移ってダミーのメモリエリア
ＭＡＤのアドレスをアドレスレジスタ３にセットした後
、ステップＳＰ５において当該プログラムを終了させ、
一連のアクセス動作を終了させる。
ＭＡＤのアドレスをアドレスレジスタ３にセットした後
、ステップＳＰ５において当該プログラムを終了させ、
一連のアクセス動作を終了させる。
また、第３図において、信号処理回路７は電源がオンす
ることによりステップ５ｐｉｉで当該プログラムを開始
し、次のステップＳ Ｐ １２に移ってダミーのメモリ
エリアＭＡＤのアドレスなアドレスレジスタ３にセット
した後、ステップ５Ｐ１３のメインルーチンに移行する
。
ることによりステップ５ｐｉｉで当該プログラムを開始
し、次のステップＳ Ｐ １２に移ってダミーのメモリ
エリアＭＡＤのアドレスなアドレスレジスタ３にセット
した後、ステップ５Ｐ１３のメインルーチンに移行する
。
従って、第２図及び第３図のプログラムを実行すること
により第５図に示す非アクセス期間１０〜ｔ１、ｔ２〜
ｔ３、ｔ４〜ｔ５、ｔ６〜ｔ７にお−１てアドレスレジ
スタ３の内容は常にダミーのメモリエリアＭＡＤに対応
するアドレスになる。
により第５図に示す非アクセス期間１０〜ｔ１、ｔ２〜
ｔ３、ｔ４〜ｔ５、ｔ６〜ｔ７にお−１てアドレスレジ
スタ３の内容は常にダミーのメモリエリアＭＡＤに対応
するアドレスになる。
その結果この実施例によれば、非アクセス期間において
ノイズが到来したとしても、ダミーのメモリエリアＭＡ
Ｄの記憶内容が消失されるだけであり、アクセスがなさ
れる有効なメモリエリアＭＡ１〜ＭＡＮのデータが消失
されることはない。
ノイズが到来したとしても、ダミーのメモリエリアＭＡ
Ｄの記憶内容が消失されるだけであり、アクセスがなさ
れる有効なメモリエリアＭＡ１〜ＭＡＮのデータが消失
されることはない。
従って、システムがデータ消失によりダウン状態になる
ようなことも防止することができる。
ようなことも防止することができる。
例えば、このメモリ装置をＤＢＳ受信機に適用すれば、
周波数データの消失により選局動作が起動できなくなる
ような事態を防ぐことができる。
周波数データの消失により選局動作が起動できなくなる
ような事態を防ぐことができる。
因に、ＤＢＳ放送は一般のテレビジョン放送、ラジオ放
送等と異なり、隣り合うチャンネル間の周波数差が所定
値に選定されていないので、周波数データが消失した場
合に他チャンネルの周波数データを用いた演算により補
充することができず、上述のような効果を奏するメモリ
装置を適用することが周波数データの消失による不都合
を解決するだめの有効な手段となる。
送等と異なり、隣り合うチャンネル間の周波数差が所定
値に選定されていないので、周波数データが消失した場
合に他チャンネルの周波数データを用いた演算により補
充することができず、上述のような効果を奏するメモリ
装置を適用することが周波数データの消失による不都合
を解決するだめの有効な手段となる。
なお、上述においては本発明を読出し、書込み自在のメ
モリ装置に適用したが、本発明は読出し専用のメモリ装
置に適用することもでき、上述と同様の効果を得ること
ができる。
モリ装置に適用したが、本発明は読出し専用のメモリ装
置に適用することもでき、上述と同様の効果を得ること
ができる。
また、このメモリ装置はＤＢＳ受信機だけでなく、必要
に応じて種々の電子機器、！気機器に適用することがで
きる。
に応じて種々の電子機器、！気機器に適用することがで
きる。
■発明の効果
以上のように本発明によれば、メモリ部にダミーのメモ
リエリアを設け、非アクセス期間においてはアドレスレ
ジスタの内容をダミーのメモリエリアのアドレスとする
ようにしたので、ノイズによりアクセスがされ得る有効
なメモリエリアのデータが消失することを防止し得るメ
モリ装置を得ることができる。
リエリアを設け、非アクセス期間においてはアドレスレ
ジスタの内容をダミーのメモリエリアのアドレスとする
ようにしたので、ノイズによりアクセスがされ得る有効
なメモリエリアのデータが消失することを防止し得るメ
モリ装置を得ることができる。
第１図は本発明によるメモリ装置の一実施例におけるメ
モリエリアの割当ての説明に供する路線図、第２図及び
第３図はそれぞれダミーのメモリエリアをアドレスする
処理手順を示すフローチャート、第４図はメモリ装置の
全体構成を示すブロック図、第５図はメモリがアクセス
されるタイミングを示す路線図である。 １・・・メモリ、２・・・メモリ部、３・・・アドレス
レジスタ、４−′−データレジスタ、５・・・入出カッ
（ツファ回路、６・・・バス、７・・・信号処理回路。
モリエリアの割当ての説明に供する路線図、第２図及び
第３図はそれぞれダミーのメモリエリアをアドレスする
処理手順を示すフローチャート、第４図はメモリ装置の
全体構成を示すブロック図、第５図はメモリがアクセス
されるタイミングを示す路線図である。 １・・・メモリ、２・・・メモリ部、３・・・アドレス
レジスタ、４−′−データレジスタ、５・・・入出カッ
（ツファ回路、６・・・バス、７・・・信号処理回路。
Claims (1)
- 【特許請求の範囲】 複数のメモリエリアを有するメモリ部を具え、上記複
数のメモリエリアに対応するアドレスの１つを指定して
データをアクセスするようになされたメモリ装置におい
て、 上記メモリ部にダミーのメモリエリアを設け、上記複数
のメモリエリアに対応するアドレスを指定して上記デー
タをアクセスしている時間以外は上記ダミーのメモリエ
リアに対応するアドレスを指定するようにした ことを特徴とするメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60113460A JPS61271684A (ja) | 1985-05-27 | 1985-05-27 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60113460A JPS61271684A (ja) | 1985-05-27 | 1985-05-27 | メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61271684A true JPS61271684A (ja) | 1986-12-01 |
| JPH0556599B2 JPH0556599B2 (ja) | 1993-08-19 |
Family
ID=14612798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60113460A Granted JPS61271684A (ja) | 1985-05-27 | 1985-05-27 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61271684A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224576A (ja) * | 1989-02-27 | 1990-09-06 | Mitsubishi Electric Corp | 画面表示装置 |
-
1985
- 1985-05-27 JP JP60113460A patent/JPS61271684A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224576A (ja) * | 1989-02-27 | 1990-09-06 | Mitsubishi Electric Corp | 画面表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0556599B2 (ja) | 1993-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4651274A (en) | Vector data processor | |
| KR0182004B1 (ko) | Mpeg-2 시스템 디코더에서의 채널 호핑 타임 감소방법 | |
| US7870364B2 (en) | Reconfigurable apparatus and method for providing multiple modes | |
| JPS61271684A (ja) | メモリ装置 | |
| EP0401763B1 (en) | Timing signal generating system | |
| US6223196B1 (en) | Shared mac (multiply accumulate) system and method | |
| JPH03214942A (ja) | ディジタル信号時間差補正回路 | |
| AU657029B2 (en) | An x-packet multicomponent encoder and a corresponding decoder | |
| US5619714A (en) | Microcomputer having an instruction decoder with a fixed area and a rewritable area | |
| US5305439A (en) | Method and apparatus for time-shared processing of different data word sequences | |
| DE69823760D1 (de) | Empfänger für fernsehsignale | |
| CN115022671B (zh) | 多进程视频输出方法、云端、终端、电子设备及存储介质 | |
| JPH05166391A (ja) | メモリ装置 | |
| KR20070078388A (ko) | 데이터 처리 시스템, 액세스 제어 방법, 액세스 제어 장치및 기록 매체 | |
| JPH0695752B2 (ja) | 文字放送受信機のメモリ管理方法 | |
| JPH0310355A (ja) | 共通バス優先制御方法 | |
| JPS62111338A (ja) | メモリアドレス拡張方式 | |
| JPS61267407A (ja) | 受信機 | |
| JPH05227223A (ja) | データ転送システム | |
| JPS6252500B2 (ja) | ||
| JPS60200357A (ja) | 処理装置間インタフエ−ス制御方式 | |
| JPH08294108A (ja) | Ｃａｔｖシステム | |
| JPH0368046A (ja) | メモリアクセス方式 | |
| JPH0411899B2 (ja) | ||
| JPS61196354A (ja) | ロ−カルプロセツサ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |