JPS61270826A - SiO↓2膜を含むSi基板表面の表面処理方法 - Google Patents

SiO↓2膜を含むSi基板表面の表面処理方法

Info

Publication number
JPS61270826A
JPS61270826A JP11163285A JP11163285A JPS61270826A JP S61270826 A JPS61270826 A JP S61270826A JP 11163285 A JP11163285 A JP 11163285A JP 11163285 A JP11163285 A JP 11163285A JP S61270826 A JPS61270826 A JP S61270826A
Authority
JP
Japan
Prior art keywords
film
etching
substrate
gas
sio2 film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11163285A
Other languages
English (en)
Inventor
Nahomi Aoto
青砥 なほみ
Nobuhiro Endo
遠藤 伸裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11163285A priority Critical patent/JPS61270826A/ja
Publication of JPS61270826A publication Critical patent/JPS61270826A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子デバイス製造プロセスに用いるS1表面
処理方法に関するものである。
〔従来の技術〕
従来、S1表面上の自然酸化膜などのごく薄いSiO!
膜の除去には、希釈したHF及びNH,Fの混液による
ウェットエツチングが用いられている(J、S。
Judges  ジャーナル・オブ・エレクトロケミカ
ル・ソサエティ、 118巻、 1772ページ、 1
971年)。
また、熱酸化膜などのstow膜の除去にはCを含むガ
スを用いた反応性イオンエツチング(以後RIEと省略
)が用いられている( R*A−H−Heinecke
+5olid−8tcLte Electrons 1
8巻1146〜1147ページ。
1975年)。
〔発明が解決しようとする問題点〕
ところで、前者のウェットエツチングによる酸化膜除去
法を用いた場合、これがウェットプロセスであるために
、近年のエツチングなどのプロセスがドライ化する中で
、プロセスの一部ドライ化による簡便化を妨げるもので
あった。
また、後者のようにRIEを用いてSin、膜を除去し
た場合、例えば第1図(α)の11にXPS測定結果か
ら求めた表面組成によって示すように、810w膜のエ
ツチングによる除去によって現れるSi表面にはC等の
吸着が多く、また第1図(b)のRHEED写真により
て示すようにSin!膜下のSLが単結晶のような結晶
性は全く見られなくなる。このような表面状態の劣化は
、このSi表面を用いて作製した電子デバイスの特性に
悪影響を及ぼすという欠点があった・ 本発明はこのような従来のSi表面上の薄いSiO!膜
除去法の欠点を除去せしめて、5ins膜をドライエツ
チングした後のSi表面上の不純物化学吸着を減少させ
るととも′に、ドライエツチング前の81表面(5t−
8in、界面に近い部分)の結晶性を再現させることを
可能とするドライエツチング後のSi表面処理方法を提
供することを目的とする。
〔問題点を解決するための手段〕
本発明は表面上の少なくとも一部にstow膜を有する
Si基板の表面処理において、5tc14ガスを用いて
ドライエツチングを行うことにより、薄いS鶏膜を除去
すると同時にSi衣表面不純物吸着が少なく、かつSi
n、膜下のSiが単結晶であった場合には良好な結晶性
を持りSi衣表面出現させるものである・ 〔作用〕 平行平板型電極を有するRIB装置中に、表面上に5i
ns膜を有するSi試料を設置し、5LC4ガスを用い
てRIEを行う・stow膜は100 A/璽程度の速
度でエツチングされ、Siow膜除去後もエツチングを
継続することによシ継続時間に応じてSi衣表面エツチ
ングされる。これにより、S1表面上の薄いsiへ膜を
ドライで除去することができると同時に、組成・結晶性
とも良好なSi衣表面得ることができる。
SiC!、ガスにkla * Ox m F* e C
4e Ns s Ar s Ne t Haなどの各ガ
ス及びその混合物を微量に混入させた場合も、同様の効
果及びエツチング速度の増速効果が得られる。
〔実施例〕
第2図に本妬明の実施例を示す* Si、@膜nで覆わ
れ九Si基板21上にレジストマスクnが塗布された試
料をRUE装置訪内に設置し、5iCJiガス導入管I
から導入した5tcj1.ガス中の放電(上部電極ス・
下部電極5間)によって形成される5iCJ、またはそ
の構成元素の分子・イオン・ラジカル部によってエツチ
ングする。 Sin、膜四がレジストマスク幻のパター
ンにエツチングされた後に現れたSi基板21上に対し
てもエツチングを継続することによシ、ガスの吸着が少
なく結晶性も良好なSi基板表面が現れる。
本発明の方法によシ薄い5lot膜除去と同時に表面処
理したSi基板の表面組成を第1図(→の稔に、結晶表
面の匪=写真を第1図(a)に示す・本発明の方法によ
るSi表面組成稔では従来の方法によるSi表面11よ
シも表面に吸着しているC、Fの量が圧倒的に少なく、
Siが十分に表面層に現れており、本発明によって表面
の組成が良好になっていることがわかる。tた、従来の
方法による81表面は第1図(b)のように表面のデポ
ジション層の存在及び表面のアモルファス化を示すハロ
ーとなっているに対して、本発明の方法によるS1表面
は単結晶Si衣表面結晶性が現れており、結晶性の面か
らも本発明によって表面の状態が回復していることがわ
かる。
〔発明の効果〕
以上詳細に述べたように本発明によれば、特に薄い酸化
膜を有するSi基板の処理に有効であり、S1表面上の
810!膜を除去すると同時に、除去後のSi表面状態
を良好にする工程をドライで行うことができる0本発明
によってS1表面の薄いSiow膜除去や表面処理プロ
セスをドライ化することにより、Sin!膜除去・表面
処理装置を、真空中でのプロセス装置であるデポジショ
ン装置・イオン注入装置などと結合させた、大気中に基
板をさらすことのない連続真空中移動式の一部ドライプ
ロセス装置の実現が可能となり、プロセスの簡略化を図
ることができる。したがって、Siデバイスプロセス技
術に用いることによる生産性向上に大きく寄与できる効
果を有するものである。
【図面の簡単な説明】
第1図(G)は本発明の方法及び従来の方法による81
表面の表面組成を示す図、第1図(b)はCF4 ” 
H!ガスを用いたRIBで5tout’除去した後の8
1の結晶表面を示す写真、第1図(e)は5LC1aガ
スを用い九RIEでSiO,を除去した後の810結晶
表面を示す写真、第2図は本発明方法の実施例に用いた
装置の構成図である。 11・・・CF4+Haガスを用いたRIBで810.
膜を除去した後の表面組成、12・・・5LC1a°ガ
スを用いたRIE後の表面組成、21・・・Si基板、
22・・・SiO,膜、囚・・・レジストマスク、ス・
・・上部電極、5・・・下部電極、26・・・RIE装
置、d・・・5LC14ガス導入管、昂・・・5iCA
’atたけその構成元素の分子・イオン・ラジカル特許
出願人  日本電気株式会社 (α)XP5測定から求めたM並比茂 第1図

Claims (1)

    【特許請求の範囲】
  1. (1)表面上の少なくとも一部にSiO_2膜を有する
    Si基板の表面処理において、SiCl_4ガスを用い
    てドライエッチングを加えることを特徴とするSi基板
    表面処理方法。
JP11163285A 1985-05-24 1985-05-24 SiO↓2膜を含むSi基板表面の表面処理方法 Pending JPS61270826A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11163285A JPS61270826A (ja) 1985-05-24 1985-05-24 SiO↓2膜を含むSi基板表面の表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11163285A JPS61270826A (ja) 1985-05-24 1985-05-24 SiO↓2膜を含むSi基板表面の表面処理方法

Publications (1)

Publication Number Publication Date
JPS61270826A true JPS61270826A (ja) 1986-12-01

Family

ID=14566233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11163285A Pending JPS61270826A (ja) 1985-05-24 1985-05-24 SiO↓2膜を含むSi基板表面の表面処理方法

Country Status (1)

Country Link
JP (1) JPS61270826A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373526A (ja) * 1986-09-16 1988-04-04 Sony Corp シリコン用エッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373526A (ja) * 1986-09-16 1988-04-04 Sony Corp シリコン用エッチング方法

Similar Documents

Publication Publication Date Title
EP0036144B1 (en) Method for selective reactive ion etching of silicon
US6740594B2 (en) Method for removing carbon-containing polysilane from a semiconductor without stripping
US4473435A (en) Plasma etchant mixture
KR920010775B1 (ko) 실리콘 표면상의 실리콘 산화막 제거방법
US4456501A (en) Process for dislocation-free slot isolations in device fabrication
EP1014433A1 (en) Dry etching gas
US5204210A (en) Method for the direct patterning of diamond films
JPS63308920A (ja) 有機物質表面の改質方法
KR100425856B1 (ko) 피식각막식각방법
KR100281979B1 (ko) 반도체웨이퍼세정방법및산화막형성방법
JPS61270826A (ja) SiO↓2膜を含むSi基板表面の表面処理方法
JP3080860B2 (ja) ドライエッチング方法
JP4780264B2 (ja) クロム系フォトマスクの形成方法
JPH0813165A (ja) シリコンのエッチング方法
JPS63127531A (ja) 半導体装置の製造方法
JPH05129246A (ja) 半導体製造装置のクリーニング方法
JPH08279487A (ja) プラズマ処理方法
KR100528266B1 (ko) 건식에칭후측벽잔류물제거용용액및제거방법
JPH07106310A (ja) ドライエッチング方法
TW541358B (en) Method for dry cleaning metal etching chamber
JP2628729B2 (ja) 半導体デバイスの製造方法
JPH0451520A (ja) 半導体装置の製造方法
JPS62257727A (ja) 半導体装置の製造方法
KR940002738B1 (ko) 반도체기판의 표면세정방법
JPH07106298A (ja) 半導体基板の処理方法