JPS61269529A - 論理集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体集積回路技術さらには論理集積回路
における入出力信号のレベル変換方式に適用して特に有
効な技術に関し、例えば同一パッケージ内に複数個の論
理ＬＳＩ（大規模集積回路）が実装されてなるマルチチ
ップ論理ＬＳＩモジュールに利用して有効な技術に関す
る。

［背景技術］ 従来、ＥＣＬ回路（エミッタ・カップルド・ロジック回
路）を基本ゲート回路とするマスタスライスＬＳＩでは
、１００にもしくは１０にと呼ばれる比較的振幅の大き
なＥＣＬレベルの外部入出力信号に対し、ＬＳＩの内部
信号の振幅をこれよりも小さくすることによって高速化
を図っている。

ところで、本出願人は一つのパッケージ内に複数個の論
理ＬＳＩチップを実装したマルチチップ論理ＬＳＩモジ
ュールに関する技術を開発した。

このようなマルチチップ論理ＬＳＩモジュールにおいて
は、各チップ間がチップを載せるセラミックもしくはシ
リコン等からなる基板上にプリントされたメタライズ（
配線）によって接続される。そのため、各々別のパッケ
ージに封止されたＬＳＩ間を接続する信号線に比べてモ
ジュール内のＬＳＩ間の信号線にはノイズがのりにくい
。従って、モジュール内のＬＳＩ間の入出力信号には、
ＥＣＬｌｏｏｋ　（もしくは１０ｋ）レベルのような大
きな振幅を持たせてノイズマージンを大きくする必要が
ない。

なお、マスタスライスＬＳＩにおける入出力回路に関す
る発明としては、例えば特願昭５８−１１８２９１号が
ある。

［発明の目的］ この発明の目的は、例えばマルチチップ論理ＬＳＩモジ
ュールのような複数個の論理ＬＳＩからなるシステムの
高速化を可能にするような半導体集積回路技術を提供す
ることにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要コ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、論理ＬＳＩの入出力部に外部から供給された
信号のレベル変換を行なう回路と、内部ロジックの最終
段からの信号をレベル変換して出力する回路とともに、
それらを経由しないバイパス経路を設け、いずれか一方
の信号経路を選択的に切り換えて使用することにより、
振幅の異なる入力信号を受は付けることができ、また振
幅の異なる信号を外部へ出力できるようにして、ノイズ
マージンが小さくてもよいＬＳＩ間の信号の振幅を必要
に応じて低減し、マルチチップ論理ＬＳＩモジュールの
ような複数個の論理ＬＳＩからなるシステムの高速化を
可能にするという上記目的を達成するものである。

［実施例］ 第１図には、本発明をＥＣＬ回路を基本ゲート回路とす
るマスタスライスＬＳＩに適用した場合の一実施例が示
されている。

この実施例のマスタスライスＬＳＩは、入力部１と内部
ロジック部２および出力部３とからなる。

入力部１と出力部３には、ポンディングパッドのような
外部端子４ａ、４ｂ、・・・・に対応してそれぞれ入力
回路と出力回路が設けられている。内部ロジック部２は
、ＥＣＬ回路からなる基本ゲート回路がマトリックス状
に配設されており、各ゲート間をマスタスライス法によ
り形成される信号線で接続することによって、所望の論
理が構成される。

この実施例では、入力部１に設けられる入力回路として
、例えば第１図に示されているようなＥＣＬ型のレベル
変換回路１１が使用されている。

このレベル変換回路１１は、差動ロジック部ＤＬとエミ
ッタフォロワＥＦとからなり、エミッタフォロワ オロワＥＦから差動ロジック部ＤＬへ負帰還をかけるこ
とにより、高速動作可能な構成されている。

エミッタフォロワＥ’Ｆから差動ロジック部ＤＬの一方
のトランジスタＱＯのベースに印加されるロジック・ス
レッショールドとしての基準電圧Ｖｒｅｆは、外部端子
４ａに入力されるＥＣＬ　１００にレベルの信号Ｖ　ｉ
　ｎの振幅−０，９−−１，７５ｖのほぼ中間の−０，
８５〜−〇、９ｖになるように回路定数が設定されてい
る。これに対し、内部ロジック部２内の各ＥＣＬ回路の
基準電圧は、−〇、９〜−１．４ｖのような低振幅の内
部信号の振幅の中心たる−１，１〜−１，２ｖのような
電圧に設定される。

また、この実施例では、外部端子４ａに入力された信号
を上記レベル変換回路１１を経由しないで、直接内部ロ
ジック部２の初段のゲート回路Ｇｆに供給可能なバイパ
ス経路１２が各入力回路ごとに設けられている。そして
、マスタスライス法による配線形成時に、切換部５ａお
よび５ｂにおいて実線Ａまたは破線Ｂのいずれか一方を
選択的に接続してやることにより、振幅の異なる２種類
の外部信号に対応できるようになっている。

内部ロジック部２の最終段のゲート回路ＧＱの出力信号
を受けて外部端子４ｂへ出力させる出力回路Ｇｏは低振
幅化され、その出力端子には例えば第１図に示すように
、トランジスタＱ１および抵抗Ｒ１、Ｒ２とからなるバ
ッファゲート（インバータ）Ｇｂと、トランジスタＱ１
のコレクタ電圧をベースに受けるようにされた出力トラ
ンジスタＱ２とにより構成されたレベル変換回路３１が
接続されている。

このレベル変換回路３１は、抵抗Ｒ１とＲ２との抵抗比
を適当に設定することにより、低振幅の内部信号をレベ
ルシフトして振幅の大きなＥＣＬｌｏｏにレベルの信号
に変換して、外部端子４ｂより出力可能にされている。

出力トランジスタＱ２は、外部端子４ｂに接続された場
合、この外部端子４ｂに外付けされるエミッタ抵抗とと
もに、エミッタフォロワとして動作するようにされる。

この実施例では、内部ロジック部２の最終段のゲート回
路ＧＱから出力された信号を、上記レベル変換回路３１
を経由しないで出力回路Ｇｏから直接外部端子４ｂへ供
給可能なバイパス経路３２が各出力回路ごとに設けられ
ている。

そして、各出力回路では、マスタスライス法による配線
形成時に、切換部５Ｃおよび５ｄにおいて実線Ｃまたは
破線りのいずれか一一方を選択的に接続してやることに
より、振幅の異なる２種類の信号を外部へ出力できるよ
うにされている。

次に、第２図を用いて上記実施例の論理ＬＳＩをマルチ
チップ論理ＬＳＩモジュールに適用した場合の各ＬＳＩ
の入力部１および出力部２における切換部５ａ〜５ｄの
切換えの方法について説明する。

例えばマルチチップ論理ＬＳＩモジュール６を構成する
論理ＬＳ　Ｉ　７　ａに着目する。このＬＳＩ内にある
入力回路に入力される信号Ｖ　ｉ　ｎ　１が、同図に示
すようにモジュール６の外部から供給される場合、その
信号はＥＣＬ　１００　ｋレベルの信号であるので、第
１図に示す切換部５ａおよび５ｂを、実線Ａで示すよう
に接続し、破線Ｂの部分は接続しないようにする。これ
によって、ＥＣＬｌｏｏにレベルの入力信号Ｖ　ｉ　ｎ
　１は、レベル変換回路１１を通って低振幅の内部信号
に変換されてから内部ロジック部２に供給される。また
、論理ＬＳ　Ｉ　７　ａ内のある出力回路から出力され
る信号Ｖ　ｏ　ｕ　ｔ　１が、第２図に示すようにモジ
ュール６内の他の論理ＬＳＩ７ｂ等に供給される場合、
その出力回路では、第１図に示す切換部５ｃ、５ｄを、
破線りのように接続し、実線Ｃの部分は接続しないよう
にする。これによって、内部ロジック部２の最終段の信
号を受ける出力回路Ｇｏから低振幅レベルの信号が、レ
ベル変換回路３１を経ないでそのままＬＳＩ７ｂに供給
されるようになる。

一方、論理ＬＳＩ７ｂに着目し、このＬＳＩ内のある入
力回路に入力される信号Ｖ　ｉ　ｎ　２が、第２図に示
すように他のＬＳＩ　　（７ａ）から出力される低振幅
の信号Ｖ　ｏ　ｕ　ｔ　１である場合、この入力回路で
は、第１図の切換部５ａ、５ｂにおいで破線Ｂの側を接
続状態にする。これによって、ＬＳＩ７ａ、７ｂの内部
信号と同じ振幅の信号Ｖｉｎ２　（Ｖｏｕｔｌ）は、レ
ベル変換回路１１を経ないでそのままＬＳＩ７ｂの内部
ロジック部２へ供給されるようになる。

また、論理ＬＳＩ７ｂ内のある出力回路から出力される
信号Ｖ　ｏ　ｕ　ｔ　２が、第２図に示すように、モジ
ュール６の外部へ出力される場合、その出力回路では第
１図に示す切換部５　ｃ　、　’５　ｄにおいて実線Ｃ
の側を接続状態にする。これによって、ＬＳＩ７ｂから
モジュール外部へ出力される信号Ｖｏｕｔ２は、レベル
変換回路３１によってＥＣＬｌｏｏにレベルの信号に変
換される。

以上説明したように、この実施例に従うと、モジュール
外部へ出力される信号は、ノイズマージンの高いＥＣＬ
ｌｏｏにレベルである。また、実施例の論理ＬＳＩはモ
ジュール外部から供給されるＥＣＬ　１００　ｋレベル
の信号を容易に受付けることができる。しかも、モジュ
ール内のＬＳＩ間の入出力信号は、ＬＳＩ内の内部信号
と同じ低振幅にされる。そのため、出力回路におけるゲ
ート遅延時間が従来の論理ＬＳＩに比べて大幅に低減さ
れる。その結果、モジュール内システムが高速化される
。なお、モジュール内ＬＳＩ間の信号線は、モジュール
外に比べてノイズが乗りにくいので、上記のごとくモジ
ュール内のＬＳＩ間の信号を低振幅にしても何ら問題は
ない。

なお、上記実施例では、マスタスライス法による配線形
成時に切換部５ａ〜５ｄのいずれか一方の側を選択的に
接続させているが、そのような方法に限定されない。例
えば、各切換部５ａ〜５ｄをすべて接続、させるような
配線を形成しておいて、信号の性質に応じていずれか一
方の側をレーザー等によって切断するようにしてもよい
。

また、上記実施例の出力部３のレベル変換回路３１内の
バッファゲートＧｂには、第１図に破線で示すように、
エミッタ抵抗Ｒ２と並列にコンデンサＣ１を接続させる
ことによって、バッフアゲ−）−Ｇｂの動作速度のスピ
ードアップを図るようにしてもよい。このような技術は
、ＮＴＬ　（ノン・スレッショールド・ロジック）回路
におけるスピードアップ・コンデンサとして既に提案さ
れている（バッファゲートＧｂは、入力トランジスタが
一つのＮＴＬ回路とみなすことができる）。

さらに、入力部１および出力部３内の各レベル変換回路
１１および３１は、第１図に示すような回路に限定され
るものでなく種々の変形例が考えられる。例えば、レベ
ル変換回路３１は、出力トランジスタＱ２のエミッタに
、チップ上に形成された抵抗素子がエミッタ抵抗として
予め接続されているものであってもよい。また、バッフ
ァゲートＧｂはＥＣＬ回路の差動ロジック部と同じカレ
ントスイッチ回路であってもよい。

［効果］ 論理ＬＳＩの入出力部に外部か供給された信号のレベル
変換を行なう回路と、内部ロジックの最終段からの信号
をレベル変換して出力する回路とともに、それらを経由
しないバイパス経路を設けてなるので、いずれか一方の
信号経路を選択的に切り換えて使用することにより、振
幅の異なる入＝１１− 力信号を受は付けることができ、また振幅の異なる信号
を外部へ出力できるという作用により、ノイズマージン
が小さくてもよいＬＳＩ間の信号の振幅を必要に応じて
低減し、これによってマルチチップ論理ＬＳＩモジュー
ルのような複数個の論理ＬＳＩからなるシステムの高速
化が可能にされるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
、内部ロジック部２を構成する基本ゲート回路としてＥ
ＣＬ回路が使用されているが、基本ゲート回路はＮＴＬ
回路であってもよい。また、切換部は５ａと５ｄのみ設
け、５ｂと５０は省略してもよい。

［利用分野］ ・以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるバイポーラ型マス
タスライスＬＳＩに適用したものに１２一 ついて説明したが、それに限定されるものでなく、マス
タスライスＬＳＩ以外のバイポーラ論理ＬＳＩやＣＭＯ
８集積回路その他論理ＬＳＩ一般に利用することができ
る。

【図面の簡単な説明】

第１図は、本発明をマスタスライスＬＳＩに適用した場
合の一実施例を示す回路構成図、第２図は、その論理Ｌ
ＳＩを用いたマルチチップ論理ＬＳＩモジュールの一例
を示す概略構成図である。 １・・・・入力部、２・・・・内部ロジック部、３・・
・・出力部、４ａ、４ｂ・・・・外部端子、５８〜５ｄ
・・・・切換部、６・・・・マルチチップ論理ＬＳＩモ
ジュール、７ａ、７ｂ・・・・論理ＬＳＩ、１１゜３１
・・・・レベル変換回路、１２．３２・・・・バイパス
経路。

Claims (1)

1. 【特許請求の範囲】 １、入力部に、外部から入力される信号を低振幅の信号
   に変換して内部ロジック部に供給するレベル変換回路と
   、このレベル変換回路を経由しないで直接外部から内部
   ロジック部へ入力信号を供給するバイパス経路とが設け
   られてなり、かつ出力部に内部ロジック部から出力され
   る低振幅の信号を振幅の大きな信号に変換して出力する
   レベル変換回路と、上記低振幅の出力信号をこのレベル
   変換回路を経由しないで直接外部端子へ出力させるバイ
   パス経路とが設けられてなることを特徴とする論理集積
   回路。 ２、上記入力部には、外部から供給される信号の振幅が
   大きい場合にのみ上記レベル変換回路に入力させ、振幅
   が小さいときはバイパス経路を経由して内部ロジック部
   へ供給させる切換部が設けられているとともに、上記出
   力部には特定モジュール外へ出力する場合にのみレベル
   変換回路を介して出力させ、モジュール内のＬＳＩへ出
   力する場合には上記バイパス経路を経由して出力させる
   切換部が設けられてなることを特徴とする特許請求の範
   囲第１項記載の論理集積回路。