JPS61265836A - Formation of metallic pattern - Google Patents

Formation of metallic pattern

Info

Publication number
JPS61265836A
JPS61265836A JP10793885A JP10793885A JPS61265836A JP S61265836 A JPS61265836 A JP S61265836A JP 10793885 A JP10793885 A JP 10793885A JP 10793885 A JP10793885 A JP 10793885A JP S61265836 A JPS61265836 A JP S61265836A
Authority
JP
Japan
Prior art keywords
film
photoresist
metal
insulating film
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10793885A
Other languages
Japanese (ja)
Other versions
JPH0736402B2 (en
Inventor
Atsuo Hattori
敦夫 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP60107938A priority Critical patent/JPH0736402B2/en
Publication of JPS61265836A publication Critical patent/JPS61265836A/en
Publication of JPH0736402B2 publication Critical patent/JPH0736402B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To make it possible to perform minute patterning of metal, by forming a photoresist film on an inorganic insulating film, which is formed on a metal film to a specified thickness, and performing dry etching of the metal film with the photoresist film as a mask. CONSTITUTION:A metal film 14 is formed on an insulating film 12 on a semiconductor substrate 10. On the film 14, a silicon nitride film 16 is formed as an inorganic insulating film to a thickness (t) so that reflectivity with respect to the exposure wavelength is approximately minimum. On the film 16, a photoresist film 18 corresponding to the desired wiring patterns is formed by the photolithgraphy technology. At this time, the light reflection from the lower layer of the photoresist is suppressed when the photoresist is exposed. Thus, the photoresist pattern characterized by less dispersion in size and shape is obtained. With the photoresist film 18 as a mask, dry etching is performed, and a metal film 14A and a silicon nitride film 16A are obtained. Thus the metal film 14A, whose fidelity to the wiring pattern in very excellent, can be obtained.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、LSI等の半導体装nの微細配線形成に用
いるに好適な金属パターン形成法番こ関するものである
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a metal pattern forming method suitable for use in forming fine wiring of semiconductor devices such as LSIs.

[発明の概要] この発明は、AI又はA1合金等の高反射率金属膜の表
面にシリコンナイトライド膜を露光波長に対する反射率
がほぼ極小となる厚さで形成した後、その上にホトリソ
グラフィ技術によりホトレジスト膜を形成し、このホト
レジスト膜をマスクとしてドライエツチングを実施する
ことにより金属の微細パターニングを可能にしたもので
ある。
[Summary of the Invention] This invention involves forming a silicon nitride film on the surface of a high-reflectance metal film such as AI or A1 alloy to a thickness that makes the reflectance at an exposure wavelength almost minimum, and then applying photolithography on the silicon nitride film. This technology enables fine patterning of metal by forming a photoresist film and performing dry etching using this photoresist film as a mask.

[従来の技術] 従来、LSI等の微細配線形成にあたっては、半導体ウ
ェハ上面にAI又はA1合金等の金属膜を被着した後、
この金属膜上にホトリソグラフィ技術により所望の配線
パターンに対応するホトレジスト膜を形成し、このホト
レジスト膜をマスクとして金属膜をドライエッチする方
法が知られている。
[Prior Art] Conventionally, when forming fine wiring for LSI etc., after depositing a metal film such as AI or A1 alloy on the upper surface of a semiconductor wafer,
A method is known in which a photoresist film corresponding to a desired wiring pattern is formed on this metal film by photolithography technology, and the metal film is dry-etched using this photoresist film as a mask.

この方法によると、ホトレジストに配線パターンを露光
により転写する際、金属膜の材V)であるAI又はA1
合金の反射率が高いため、ウェハ上の段差等による散乱
反射光がホトレジストの不所望の部分まで露光してしま
い、ホトレジストパターンの寸法や形状にばらつきが生
ずることが多かった。このため、個々の配線に太りゃ細
りを生じ、信頼性低下の一因になっていた。
According to this method, when transferring a wiring pattern to a photoresist by exposure, AI or A1, which is the metal film material V),
Because the alloy has a high reflectance, scattered reflected light from steps on the wafer, etc., exposes undesired portions of the photoresist, often causing variations in the size and shape of the photoresist pattern. As a result, individual wiring becomes thicker or thinner, which is a factor in reducing reliability.

このような問題に対処する方法としては、(イ) AI
又はA1合金等の高反射率金属膜の表面に反射率の低い
高融点金属膜を被着するもの(例えば特開昭511−1
54027号公報参照)、(ロ)高反射率金属膜の表面
に光吸収性の有機絶縁膜(例えばBREWER5CIE
NCE INC,からrARCJの名称で販売されてい
るもの)を被着するものなどが知られている。
As a way to deal with such problems, (a) AI
Or a method in which a high melting point metal film with low reflectance is applied to the surface of a high reflectance metal film such as A1 alloy (for example, JP-A No. 511-1
54027), (b) a light-absorbing organic insulating film (for example, BREWER5CIE) on the surface of the high reflectance metal film.
Some of the known products include those sold under the name rARCJ by NCE INC.

[発明が解決しようとする問題点] 上記(イ)の従来法によると、使用可能な金属でAI等
より十分に反射率が低いものは少ないので、大きな反射
防止効果を期待することはできない。
[Problems to be Solved by the Invention] According to the conventional method (a) above, there are few metals that can be used that have sufficiently lower reflectance than AI etc., so a large antireflection effect cannot be expected.

また、上記(ロ)の従来法によると、相当の反射防止効
果を期待できるが、簡単な工程で細い配線幅を実現する
のが困難である。すなわち、ウェハ上で例えば0.5 
 [pmlの段差がある場合、有機絶縁膜を段差の上部
で十分な反射防止効果が得られる0、2  [gm]以
上の膜厚で塗布すると、段差の底部では0.5[μm]
以上の膜厚となる0通常、この種の有機絶縁膜は、ホト
レジストの現像時にホトレジスト現像液で選択的にエッ
チされ、この現像時のエッチ処理でホトレジスト直下の
部分に等方的なサイドエッチを受ける。従って、段差の
底部で0.5  [pm]の厚さに有機絶縁膜を形成し
た場合には5段差の上部ではホトレジスト直下の部分に
両サイドから0.5  [g、m]ずつで合計1  [
pmlのサイドエッチが入ることになり、+  [pm
1以下の配線幅を実現することができない。
Further, according to the conventional method (b) above, a considerable antireflection effect can be expected, but it is difficult to realize a narrow wiring width with a simple process. That is, for example, 0.5
[If there is a pml level difference, if the organic insulating film is applied at a thickness of 0.2 [μm] or more to obtain a sufficient antireflection effect at the top of the step, it will be 0.5 [μm] at the bottom of the step.
Normally, this type of organic insulating film is selectively etched with a photoresist developer during development of the photoresist, and the etch process during development creates an isotropic side etch in the area directly below the photoresist. receive. Therefore, if an organic insulating film is formed to a thickness of 0.5 [pm] at the bottom of the step, then at the top of the five steps, a film of 0.5 [g, m] from both sides will be deposited directly under the photoresist for a total of 1 [
There will be a side etch of pml, + [pm
It is not possible to realize a wiring width of 1 or less.

このような微細な配線幅を実現するため、A1又はA1
合金の金属膜を形成する前に平坦化工程を追加すること
によってウニ八全面で0.2  [pm1程度の膜厚を
確保することも可能であるが、これでは工程は著しく複
雑化するのを免れない。
In order to realize such a fine wiring width, A1 or A1
It is possible to secure a film thickness of about 0.2 [pm1] over the entire surface of the sea urchin by adding a planarization process before forming the alloy metal film, but this would significantly complicate the process. I can't escape it.

[問題点を解決するための手段] この発明は、上記した問題点を解決するためになされた
ものであって、簡単な工程で金属の微細パターニングを
可能にすることを目的とするものである。
[Means for Solving the Problems] This invention was made to solve the above problems, and its purpose is to enable fine patterning of metal with a simple process. .

すなわち、この発明による金属パターン形成法は、基板
上にAI又はA1合金等の金属膜を形成した後、この金
属膜をおおってシリコンナイトライド等の無機絶縁膜を
露光波長に対する反射率がほぼ極小となる厚さで形成し
、この無機絶縁膜上にホトリソグラフィ技術により所望
のパターンに対応するホトレジスト膜を形成し、このホ
トレジスト膜をマスクとして無機絶縁膜及び金属膜をド
ライエッチするようにしたものである。
That is, in the metal pattern forming method according to the present invention, after forming a metal film such as AI or A1 alloy on a substrate, the metal film is covered with an inorganic insulating film such as silicon nitride, which has an almost minimal reflectance to the exposure wavelength. A photoresist film corresponding to a desired pattern is formed on this inorganic insulating film using photolithography technology, and the inorganic insulating film and metal film are dry-etched using this photoresist film as a mask. It is.

この発明において、金属膜上に形成する無機絶縁膜の厚
さを、露光波長に対する反射率がほぼ極小となる厚さに
限定したのは、金属膜上に光を透過するような薄膜を形
成した場合、第5図に示すように反射率が膜厚の変化に
伴って周期的に極大又は極小を示すことによるものであ
る。このような反射率の周期的変化は、薄膜中での定在
波現象に起因するもので、ホトレジスト膜についてはす
でに知られている。この発明では、反射率が極小となる
tl、t2.t3.taのような厚さ又はこれらのいず
れかに近似した厚さで金属膜上に無機絶縁膜を形成した
ことにより露光波長に対して反射率の低い表面を実現し
たものである。
In this invention, the thickness of the inorganic insulating film formed on the metal film is limited to a thickness at which the reflectance to the exposure wavelength is almost minimum, because a thin film that transmits light is formed on the metal film. In this case, as shown in FIG. 5, the reflectance periodically shows a maximum or minimum as the film thickness changes. Such periodic changes in reflectance are caused by standing wave phenomena in thin films, and are already known for photoresist films. In this invention, the reflectance is minimized at tl, t2. t3. By forming an inorganic insulating film on a metal film with a thickness of ta or a thickness close to either of these, a surface with low reflectance at the exposure wavelength is realized.

[作用] この発明の構成によれば、金属膜がAI又はA1合金等
の高反射率を有するものからなっていても、その上に上
記したような厚さで無機絶縁膜を形成することにより反
射率を該膜なしの場合(第5図で膜厚ゼロの場合)に比
べて約半分以下に低下させることができる。このため、
無機絶縁膜の上にホトレジストを被着した後露光処理を
行うと、ホトレジストの下層からの反射光が弱いので、
ホトレジストが不所望の部分で露光されることがなくな
り、正確なパターン転写が可能となる。換言すれば、不
均−Rn光に基くホトレジストパターンの寸法や形状の
ばらつきが抑制され、微細配線を形成するような場合に
は1個々の配線の太りや細りを軽減することができる。
[Function] According to the configuration of the present invention, even if the metal film is made of a material having a high reflectance such as AI or A1 alloy, by forming an inorganic insulating film on top of it with the above-mentioned thickness. The reflectance can be reduced to about half or less compared to the case without the film (the case where the film thickness is zero in FIG. 5). For this reason,
When exposure treatment is performed after depositing a photoresist on an inorganic insulating film, the light reflected from the lower layer of the photoresist is weak, so
The photoresist is no longer exposed in undesired areas, allowing accurate pattern transfer. In other words, variations in the dimensions and shape of the photoresist pattern due to non-uniform Rn light can be suppressed, and when forming fine wiring, it is possible to reduce the thickness and thinning of each wiring.

[実施例] 第1図乃至第4図は、この発明の一実施例による配線形
成工程を示すもので、各々の図番に対応する工程(1)
〜(4)を順次に説明する。
[Example] FIGS. 1 to 4 show a wiring forming process according to an example of the present invention, and the process (1) corresponding to each figure number is
- (4) will be explained in order.

(1)例えばシリコンからなる半導体基板10の表面に
シリコンオキサイド等の絶縁膜12を形成した後、この
絶縁膜12の上にAI又はA1合金(例えばAl−9i
 )からなる金属膜14を真空蒸若法、スパッタ法等の
任意の方法で形成する。金属膜14の上には、無機絶縁
膜としてシリコンナイトライド[16をCVD (ケミ
カル番ペーパー会デポジション)法等により被着する。
(1) After forming an insulating film 12 made of silicon oxide or the like on the surface of a semiconductor substrate 10 made of silicon, for example, the insulating film 12 is coated with AI or A1 alloy (e.g. Al-9i).
) is formed by any method such as a vacuum evaporation method or a sputtering method. On the metal film 14, silicon nitride [16] is deposited as an inorganic insulating film by a CVD (Chemical Coating Deposition) method or the like.

この場合、シリコンナイトライド膜16の厚さtは、露
光波長を438  [nm] とし且つmI:oまたは
1.2・・・のような正の整数とすると、 t=30+110Xm±20[nm] なる式に従って選定することができる。換言すれば、こ
の式を満足する厚さで反射率がほぼ極小となるものであ
る。
In this case, the thickness t of the silicon nitride film 16 is t=30+110Xm±20[nm] when the exposure wavelength is 438 [nm] and mI:o or a positive integer such as 1.2... It can be selected according to the following formula. In other words, the reflectance becomes almost minimum at a thickness that satisfies this equation.

(2)次に、シリコンナイトライド膜16の上に慣用の
方法に従ってホトレジストを被着した後、所望の配線パ
ターンを露光により転写し、さらに現像することによっ
て該配線パターンに対応したホトレジスト膜18を形成
する。この場合、金属lAl4には上記のような厚さで
シリコンナイトライド膜16を形成しておいたので、ホ
トレジスト露光の際にホトレジストの下層からの光反射
が抑制され、寸法や形状のばらつきが少ないホトレジス
トパターンが得られる。
(2) Next, a photoresist is deposited on the silicon nitride film 16 according to a conventional method, and then a desired wiring pattern is transferred by exposure and further developed to form a photoresist film 18 corresponding to the wiring pattern. Form. In this case, since the silicon nitride film 16 was formed on the metal lAl4 with the above thickness, light reflection from the lower layer of the photoresist was suppressed during photoresist exposure, and variations in size and shape were reduced. A photoresist pattern is obtained.

(3)次に、ホトレジスト膜18をマスクとしてプラズ
マエツチング等のドライエツチングを実施することによ
り配線パターンに対応した金属膜14A及びシリコンナ
イトライド11!116Aを得る、この場合、シリコン
ナイトライド膜16Aは、殆どサイドエッチされず、金
属[14のためのエツチングマスクとして作用する。従
って、金属膜14Aとしては、ホトレジスト膜18のパ
ターン(配線パターン)に対する忠実度が極めて良好な
ものが得られる。
(3) Next, by performing dry etching such as plasma etching using the photoresist film 18 as a mask, the metal film 14A and silicon nitride 11!116A corresponding to the wiring pattern are obtained.In this case, the silicon nitride film 16A is , hardly side-etched and acts as an etching mask for the metal [14]. Therefore, the metal film 14A has extremely good fidelity to the pattern (wiring pattern) of the photoresist film 18.

(4)この後、金属膜14A及びシリコンナイトライド
膜16AをおおってCVD法等により絶縁膜20を形成
する。この絶縁膜20は、表面保護膜または層間絶縁膜
となるものである。なお、シリコンナイトライド膜16
Aは、絶縁[20の形成に先立って除去してもよいが、
残しておくと、A1又はAl−5i等におけるヒロック
成長を抑えることができるので有益である。
(4) Thereafter, an insulating film 20 is formed by CVD or the like, covering the metal film 14A and the silicon nitride film 16A. This insulating film 20 serves as a surface protection film or an interlayer insulating film. Note that the silicon nitride film 16
A may be removed prior to the formation of the insulation [20,
Leaving it in place is beneficial because hillock growth in Al-5i or the like can be suppressed.

[発明の効果] 以上のように、この発明によれば、金属股上に無機絶縁
膜を露光波長に対する反射率がほぼ極小となる厚さで形
成した後、その上にホトリソグラフィ技術により所望パ
ターンのホトレジスト膜を形成し、このホトレジスト膜
をマスクとして無機絶縁膜及び金属膜をドライエッチす
るようにしたので、次のような優れた作用効果が得られ
る。
[Effects of the Invention] As described above, according to the present invention, an inorganic insulating film is formed on a metal crotch to a thickness that makes the reflectance to the exposure wavelength almost minimum, and then a desired pattern is formed thereon using photolithography technology. Since a photoresist film is formed and the inorganic insulating film and metal film are dry-etched using this photoresist film as a mask, the following excellent effects can be obtained.

(1)露光処理の際にホトレジストの下層からの光反射
が抑制されるので、寸法や形状のばらつきが少ないホト
レジストパターンを得ることができ、このホトレジスト
パターンをマスクとしてドライエツチングを実施するの
で、LSIの配線等の微細な金属パターンにおいて局部
的な太りゃ細りが生ずるのを防止することができる。
(1) Since light reflection from the lower layer of the photoresist is suppressed during exposure processing, it is possible to obtain a photoresist pattern with less variation in size and shape. Since dry etching is performed using this photoresist pattern as a mask, LSI It is possible to prevent local thickening or thinning from occurring in fine metal patterns such as wiring.

(2)ドライエッチ処理の際に無機絶縁膜には殆どサイ
ドエッチが入らないので、高いエツチング精度が得られ
る。すなわち、金属パターンには、従来の反射防止用有
機絶縁膜の場合に生じたようなサイドエッチに基く細り
が生じない、従って、1  「hrn」以下の配線幅を
実現することも可能である。
(2) Since the inorganic insulating film is hardly side-etched during dry etching, high etching accuracy can be obtained. That is, the metal pattern does not taper due to side etching, which occurs in the case of conventional anti-reflection organic insulating films, and therefore it is possible to realize a wiring width of 1 hr or less.

(3)従来の反射防止用有機絶縁膜を使用するには、塗
布、ベーキング、ホトレジストとの同時現像、エツチン
グ後の除去等の工程が必要であるが、この発明の方法は
金属膜上に無機絶縁膜を被着するだけでよく、エツチン
グ後も必ずしも除去する必要はなく、工程的に非常に簡
単である。
(3) The use of conventional organic insulating films for antireflection requires processes such as coating, baking, simultaneous development with photoresist, and removal after etching, but the method of this invention It is only necessary to deposit an insulating film, and there is no need to necessarily remove it after etching, making the process extremely simple.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図乃至第4図は、この発明の一実施例による配線形
成工程を示す基板断面図、 第5図は、金属膜とに形成した薄膜について膜厚と反射
率との関係を示すグラフである。 10・・・半導体基板、12.20・・・絶縁膜、14
・・・金属膜、16・・・シリコンナイトライド膜(無
機絶縁膜)、18・・・ホトレジスト膜。
1 to 4 are cross-sectional views of a substrate showing a wiring forming process according to an embodiment of the present invention, and FIG. 5 is a graph showing the relationship between film thickness and reflectance for a thin film formed on a metal film. be. 10... Semiconductor substrate, 12.20... Insulating film, 14
...Metal film, 16...Silicon nitride film (inorganic insulating film), 18...Photoresist film.

Claims (1)

【特許請求の範囲】 (a)基板上に金属膜を形成する工程と、 (b)前記金属膜をおおって無機絶縁膜を露光波長に対
する反射率がほぼ極小となる厚さで形成する工程と、 (c)前記無機絶縁膜上にホトリソグラフィ技術によっ
て所望のパターンに対応するホトレジスト膜を形成する
工程と、 (d)前記ホトレジスト膜をマスクとして前記無機絶縁
膜及び前記金属膜をドライエッチする工程と を含む金属パターン形成法。
[Scope of Claims] (a) A step of forming a metal film on a substrate; (b) A step of forming an inorganic insulating film covering the metal film to a thickness such that the reflectance to the exposure wavelength is almost minimum. (c) forming a photoresist film corresponding to a desired pattern on the inorganic insulating film by photolithography; and (d) dry etching the inorganic insulating film and the metal film using the photoresist film as a mask. A metal pattern forming method including.
JP60107938A 1985-05-20 1985-05-20 Metal pattern forming method Expired - Lifetime JPH0736402B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60107938A JPH0736402B2 (en) 1985-05-20 1985-05-20 Metal pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60107938A JPH0736402B2 (en) 1985-05-20 1985-05-20 Metal pattern forming method

Publications (2)

Publication Number Publication Date
JPS61265836A true JPS61265836A (en) 1986-11-25
JPH0736402B2 JPH0736402B2 (en) 1995-04-19

Family

ID=14471852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60107938A Expired - Lifetime JPH0736402B2 (en) 1985-05-20 1985-05-20 Metal pattern forming method

Country Status (1)

Country Link
JP (1) JPH0736402B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5232953A (en) * 1975-09-09 1977-03-12 Toshiba Machine Co Ltd Injection device
JPS5846635A (en) * 1981-09-14 1983-03-18 Toshiba Corp Formation of semiconductor element pattern

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5232953A (en) * 1975-09-09 1977-03-12 Toshiba Machine Co Ltd Injection device
JPS5846635A (en) * 1981-09-14 1983-03-18 Toshiba Corp Formation of semiconductor element pattern

Also Published As

Publication number Publication date
JPH0736402B2 (en) 1995-04-19

Similar Documents

Publication Publication Date Title
JPS62232127A (en) Manufacture of semiconductor device
JPS61171131A (en) Formation of patterned conductive layer on semiconductor
JP2000040671A (en) Method for forming metallic wiring of semiconductor element using titanium aluminum nitride anti-reflection film
JP2606900B2 (en) Pattern formation method
GB2145243A (en) Optical lithographic processes
JPS5851412B2 (en) Microfabrication method for semiconductor devices
US5017459A (en) Lift-off process
EP1166182B1 (en) Method for producing a pattern suitable for forming sub-micron width metal lines
JPS61265836A (en) Formation of metallic pattern
JPH0458167B2 (en)
JP2544100B2 (en) Metal pattern forming method
JPH05114558A (en) Manufacture of semiconductor device
JPS62281348A (en) Manufacture of semiconductor device
JPH0232542A (en) Manufacture of semiconductor device
KR0177869B1 (en) High Resolution Photolithography Method and Structure
KR0185983B1 (en) Wiring method for semiconductor device
KR100252757B1 (en) Method of forming metal pattern
JPH0123944B2 (en)
KR0144140B1 (en) Metal wiring method
JP3167398B2 (en) Method for manufacturing semiconductor device
KR0137813B1 (en) Metal wiring method of mosfet
JP3104441B2 (en) Semiconductor device and its manufacturing method.
KR100209407B1 (en) Method for patterning
JPS618920A (en) Pattern forming method
JPS6030101B2 (en) Pattern formation method

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term