KR100209407B1 - Method for patterning - Google Patents

Method for patterning Download PDF

Info

Publication number
KR100209407B1
KR100209407B1 KR1019950052093A KR19950052093A KR100209407B1 KR 100209407 B1 KR100209407 B1 KR 100209407B1 KR 1019950052093 A KR1019950052093 A KR 1019950052093A KR 19950052093 A KR19950052093 A KR 19950052093A KR 100209407 B1 KR100209407 B1 KR 100209407B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor substrate
photoresist film
photoresist
protective film
Prior art date
Application number
KR1019950052093A
Other languages
Korean (ko)
Other versions
KR970052289A (en
Inventor
엄민식
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019950052093A priority Critical patent/KR100209407B1/en
Publication of KR970052289A publication Critical patent/KR970052289A/en
Application granted granted Critical
Publication of KR100209407B1 publication Critical patent/KR100209407B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 미세 패턴 형성 방법에 관한 것으로서, 반도체기판의 전면에 제1감광막, 보호막, 및 제2감광막을 순차적으로 형성하되, 상기 제1감광막과 상기 제2감광막은 동일한 감광 특성을 갖는 공정과; 상기 제2감광막의 소정 부분을 노광 및 현상하여 소정 폭의 상기 보호막을 노출시키고 상기 보호막의 노출된 부분을 제거하는 공정과; 상기 보호막 상부에 잔류하는 제2 감광막을 제거함과 동시에 상기 제1감광막의 노출된 부분을 제거하여, 상기 반도체 기판의 일부를 노출시키되, 상기 보호막이 오버행 되도록 상기 제1감광막을 제거하는 공정과; 상기 반도체기판 전면에 도전성 금속을 증착하여, 반도체 기판의 노출된 부분에 도선 패턴을 형성하는 공정과; 상기 제1감광막을 리프트 오프법으로 제거하여, 상기 반도체 기판상의 도선 패턴만을 남기는 공정을 통해 반도체기판의 상부에 도선 패턴을 형성한다. 따라서, 노광시 조사되는 광의 세기에 무관하게 0.1 내지 1.0㎛ 정도의 양호한 미세 패턴을 얻을 수 있다.The present invention relates to a method of forming a fine pattern, comprising: sequentially forming a first photoresist film, a protective film, and a second photoresist film on a front surface of a semiconductor substrate, wherein the first photoresist film and the second photoresist film have the same photosensitive characteristics; Exposing and developing a predetermined portion of the second photosensitive film to expose the protective film having a predetermined width and to remove the exposed portion of the protective film; Removing the second photoresist film remaining on the passivation layer and simultaneously removing the exposed portion of the first photoresist film, exposing a portion of the semiconductor substrate, and removing the first photoresist film so that the protective film is overhanged; Depositing a conductive metal on the entire surface of the semiconductor substrate to form a conductive pattern on an exposed portion of the semiconductor substrate; The first photoresist film is removed by a lift-off method to form a conductive pattern on the semiconductor substrate through a process of leaving only the conductive pattern on the semiconductor substrate. Therefore, a good fine pattern of about 0.1 to 1.0 mu m can be obtained regardless of the intensity of light irradiated at the time of exposure.

Description

미세 패턴 형성 방법How to form a fine pattern

제1도(a) 내지(b)는 종래 기술에 따른 미세 패턴의 제조공정도.1 (a) to (b) is a manufacturing process diagram of a fine pattern according to the prior art.

제2도(a) 내지(d)는 본 발명에 따른 미제패턴의 제조공정도.2 (a) to (d) is a manufacturing process diagram of the uncoated pattern according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : 반도체기판 23 : 제1감광막21 semiconductor substrate 23 first photosensitive film

25 : 보호막 27 : 제2감광막25 protective film 27 second photosensitive film

29 : 도선 패턴29: conductor pattern

본 발명은 미세 패턴 형성 방법에 관한 것으로서, 특히, 리프트-오프 방법을 이용하여 노광량의 세기에 무관하게 양호한 미세 패턴을 얻을 수 있는 미세 패턴 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fine pattern forming method, and more particularly, to a fine pattern forming method capable of obtaining a good fine pattern irrespective of the intensity of an exposure amount using a lift-off method.

일반적으로, 반도체장치의 집적도가 향상됨에 따라 도선 패턴의 선폭이 서브 미크론, 또는 하프 미크론으로 좁아지게 된다.In general, as the degree of integration of semiconductor devices is improved, the line width of the conducting pattern is narrowed to sub-micron or half-micron.

제1도(a) 내지(b)는 종래 기술에 따른 미세 패턴의 제조공정도이다.1 (a) to (b) is a manufacturing process diagram of a fine pattern according to the prior art.

제1도(a)를 참조하면, 반도체기판(11) 상에 감광막(13)을 도포하고, 통상의 노광 및 현상 공정에 의해 감광막(13)의 소정 부분을 제거하여 반도체기판(11)을 노출시킨다. 그리고, 도전성 금속을 증착하여 상기 반도체기판(11)의 노출된 부분에 도선 패턴(15)을 형성한다. 이 때, 감광막(13)의 상부에도 도전성 금속이 증착된다.Referring to FIG. 1A, a photosensitive film 13 is coated on a semiconductor substrate 11, and a predetermined portion of the photosensitive film 13 is removed by a normal exposure and development process to expose the semiconductor substrate 11. Let's do it. Then, the conductive metal is deposited to form the conductive pattern 15 on the exposed portion of the semiconductor substrate 11. At this time, a conductive metal is also deposited on the photosensitive film 13.

제1도(b)를 참조하면, 감광막(13)을 제거한다. 이 때, 상기 감광막(13)의 상부에 증착된 도전성 금속도 동시에 제거되어 반도체기판(11)의 상부에 도선 패턴(15)만 남게된다.Referring to FIG. 1B, the photosensitive film 13 is removed. At this time, the conductive metal deposited on the photoresist layer 13 is also removed at the same time so that only the conductive pattern 15 remains on the semiconductor substrate 11.

그러나, 상기 종래의 미세 패턴 형성 방법은 노광시 조사되는 광의 세기가 약하면 노광량이 부족하여 잔유물이 생성되는 반면, 광의 세기가 세면 반도체기판상의 난반사로 인하여 과도하게 현상되기 때문에, 원하는 감광막의 패턴을 형성하기 어려운 문제점이 있었다.However, in the conventional fine pattern forming method, if the intensity of light irradiated during exposure is low, the amount of exposure is insufficient to generate a residue, whereas if the intensity of light is excessively developed due to diffuse reflection on the semiconductor substrate, a pattern of a desired photosensitive film is formed. There was a problem that was difficult to do.

따라서, 본 발명은 노광량과 무관하게 0.1 내지 1.0㎛ 정도의 양호한 미세 패턴을 얻을 수 있는 미세 패턴 형성 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a fine pattern forming method capable of obtaining a good fine pattern of about 0.1 to 1.0 μm regardless of the exposure amount.

상기 목적을 달성하기 위한 본 발명에 따른 미세 패턴 형성 방법은, 반도체기판의 전면에 제1감광막, 보호막, 및 제2감광막을 순차적으로 형성하되, 상기 제1감광막과 상기 제2감광막은 동일한 감광 특성을 갖는 공정과; 상기 제2감광막의 소정 부분을 노광 및 현상하여 소정 폭의 상기 보호막을 노출시키고 상기 보호막의 노출된 부분을 제거하는 공정과; 상기 보호막 상부에 잔류하는 제2감광막을 제거함과 동시에 상기 제1감광막의 노출된 부분을 제거하여, 상기 반도체 기판의 일부를 노출시키되, 상기 보호막이 오버행 되도록 상기 제1감광막을 제거하는 공정과; 상기 반도체기판 전면에 도전성 금속을 증착하여, 반도체 기판의 노출된 부분에 도선 패턴을 형성하는 공정과; 상기 제1감광막을 리프트 오프법으로 제거하여, 상기 반도체 기판장의 도선 패턴만을 남기는 공정을 구비한다.In the method of forming a fine pattern according to the present invention for achieving the above object, a first photoresist film, a protective film, and a second photoresist film are sequentially formed on the entire surface of the semiconductor substrate, and the first photoresist film and the second photoresist film have the same photosensitive characteristics. A process having; Exposing and developing a predetermined portion of the second photosensitive film to expose the protective film having a predetermined width and to remove the exposed portion of the protective film; Removing the second photoresist film remaining on the upper portion of the protective film and simultaneously removing the exposed portion of the first photoresist film, exposing a portion of the semiconductor substrate, and removing the first photoresist film so that the protective film is overhanged; Depositing a conductive metal on the entire surface of the semiconductor substrate to form a conductive pattern on an exposed portion of the semiconductor substrate; And removing the first photosensitive film by a lift-off method to leave only the conductive pattern of the semiconductor substrate sheet.

이하, 첨부한 도면을 참조하여 본 발명을 설명한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

제2도(a) 내지(c)에는 본 발명의 실시예에 따른 미세 패턴의 제조공정도가 도시된다.2 (a) to (c) is a manufacturing process diagram of a fine pattern according to an embodiment of the present invention.

제2도(a)를 참조하면, 반도체기판(21) 상에 제1감광막(23), 보호막(25) 및 제2감광막(27)을 순차적으로 형성한다. 여기에서, 제1 및 제2감광막(23)(27)은 양성(positive type) 또는 음성(negative type)의 서로 동일한 감광 특성을 가진 것으로, 회전도포법(spin coating method)에 의해 형성된다. 보호막(25)은 실리콘 산화막 또는 실리콘 질화막 등으로 형성된다.Referring to FIG. 2A, the first photoresist film 23, the passivation film 25, and the second photoresist film 27 are sequentially formed on the semiconductor substrate 21. Here, the first and second photoresist films 23 and 27 have the same photosensitive characteristics as positive or negative types, and are formed by a spin coating method. The protective film 25 is formed of a silicon oxide film, a silicon nitride film, or the like.

노광 및 현상에 의해 제2감광막(27)의 소정 부분을 제거하여 보호막(25)을 노출시킨후, 제2감광막(27)을 마스크로 사용하여 보호막(25)의 노출된 부분을 제거함으로서, 제1감광막(23)을 노출시킨다.After exposing the protective film 25 by removing a predetermined portion of the second photosensitive film 27 by exposure and development, the exposed portion of the protective film 25 is removed by using the second photosensitive film 27 as a mask. 1 The photosensitive film 23 is exposed.

제2도(b)를 참조하면, 보호막(25) 상부에 잔류하는 제2감광막(27)을 산소 플라즈마(02)로 제거한다. 이 때, 제1감광막(23)의 노출된 부분이 동시에 제거된다. 또한, 포토 레지스트 제거액등을 이용하여 제1감광막(23)상의 보호막(25)이 오버행(overhang) 되도록 보호막(25)이 덮혀진 부분도 소정 부분이 제거되도록 한다.Referring to FIG. 2B, the second photosensitive film 27 remaining on the passivation layer 25 is removed by the oxygen plasma 02. At this time, the exposed portion of the first photosensitive film 23 is simultaneously removed. Further, a portion where the protective film 25 is covered so that the protective film 25 on the first photosensitive film 23 is overhanged using a photoresist removal liquid or the like is also removed.

제2도(c)를 참조하면, 상술한 구조의 전 표면에 스퍼터링 또는 진공증착에 의해 도전성 금속을 증착하여, 반도체기판(21)의 노출된 부분에 도선 패턴(29)을 형성되도록 한다. 상기에서, 제2감광막(27)의 폭이 제1감광막(23)의 폭 보다 넓으므로 반도체기판(21)의 상부에 형성된 도선 패턴(29)의 측면이 제1감광막(23)의 측면과 접촉되지 않는다.Referring to FIG. 2C, the conductive metal is deposited on the entire surface of the above-described structure by sputtering or vacuum deposition so that the conductive pattern 29 is formed on the exposed portion of the semiconductor substrate 21. In the above, since the width of the second photosensitive film 27 is wider than the width of the first photosensitive film 23, the side surface of the conductive pattern 29 formed on the semiconductor substrate 21 contacts the side surface of the first photosensitive film 23. It doesn't work.

제2도(d)를 참조하면, 제1감광막(23)을 리프트-오프하여 제1감광막(23)과, 제1감광막(23)의 상부의 보호막(25), 및 보호막(25) 상부의 도전성 금속을 제거함으로서, 반도체기판(21)의 상부에 미세한 도선 패턴(29)만 남도록 한다.Referring to FIG. 2 (d), the first photoresist layer 23 is lifted off so that the first photoresist layer 23, the protective layer 25 on the upper portion of the first photoresist layer 23, and the upper portion of the protective layer 25 may be removed. By removing the conductive metal, only the fine conductive pattern 29 remains on the semiconductor substrate 21.

상술한 바와 같이 본 발명에 따른 미세 패턴 형성 방법은, 노광시 조사되는광의 세기에 무관하게 0.1 내지 1.0㎛ 정도의 양호한 미세 패턴을 얻을 수 있는 잇점이 있다.As described above, the method for forming a fine pattern according to the present invention has an advantage of obtaining a good fine pattern of about 0.1 to 1.0 mu m regardless of the intensity of light irradiated during exposure.

Claims (4)

반도체기판의 전면에 제1감광막, 보호막, 및 제2감광막을 순차적으로 형성하되, 상기 제1감광막과 상기 제2감광막은 동일한 감광 특성을 갖는 공정과; 상기 제2감광막의 소정 부분을 노광 및 현상하여 소정 폭의 상기 보호막을 노출시키고 상기 보호막의 노출된 부분을 제거하는 공정과; 상기 보호막 상부에 잔류하는 제2감광막을 제거함과 동시에 상기 제1감광막의 노출된 부분을 제거하여, 상기 반도체 기판의 일부를 노출시키되, 상기 보호막이 오버행 되도록 상기 제1감광막을 제거하는 공정과; 상기 반도체기판 전면에 도전성 금속을 증착하여, 반도체 기판의 노출된 부분에 도선 패턴을 형성하는 공정과; 상기 제1감광막을 리프트 오프법으로 제거하여, 상기 반도체 기판상의 도선 패턴만을 남기는 공정을 구비하는 미세 패턴 형성 방법.Forming a first photoresist film, a protective film, and a second photoresist film sequentially on the entire surface of the semiconductor substrate, wherein the first photoresist film and the second photoresist film have the same photosensitive characteristics; Exposing and developing a predetermined portion of the second photosensitive film to expose the protective film having a predetermined width and to remove the exposed portion of the protective film; Removing the second photoresist film remaining on the upper portion of the protective film and simultaneously removing the exposed portion of the first photoresist film, exposing a portion of the semiconductor substrate, and removing the first photoresist film so that the protective film is overhanged; Depositing a conductive metal on the entire surface of the semiconductor substrate to form a conductive pattern on an exposed portion of the semiconductor substrate; And removing the first photosensitive film by a lift-off method to leave only the conductive pattern on the semiconductor substrate. 제1항에 있어서, 상기 보호막을 실리콘 산화막 또는 실리콘 질화막으로 형성하는 미세 패턴 형성 방법.The method of claim 1, wherein the protective film is formed of a silicon oxide film or a silicon nitride film. 제1항에 있어서, 상기 보호막 상부에 잔류하는 제2감광막과, 상기 제1감광막의 노출된 부분을 산소 플라즈마(O2)로 제거하는 미세 패턴 형성 방법.The method of claim 1, wherein the second photoresist layer remaining on the passivation layer and the exposed portion of the first photoresist layer are removed by oxygen plasma (O 2 ). 제1항에 있어서, 상기 도전성 금속을 스퍼터링 또는 진공 증착하는 미세 패턴 형성 방법.The method of claim 1, wherein the conductive metal is sputtered or vacuum deposited.
KR1019950052093A 1995-12-19 1995-12-19 Method for patterning KR100209407B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052093A KR100209407B1 (en) 1995-12-19 1995-12-19 Method for patterning

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052093A KR100209407B1 (en) 1995-12-19 1995-12-19 Method for patterning

Publications (2)

Publication Number Publication Date
KR970052289A KR970052289A (en) 1997-07-29
KR100209407B1 true KR100209407B1 (en) 1999-07-15

Family

ID=19441481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052093A KR100209407B1 (en) 1995-12-19 1995-12-19 Method for patterning

Country Status (1)

Country Link
KR (1) KR100209407B1 (en)

Also Published As

Publication number Publication date
KR970052289A (en) 1997-07-29

Similar Documents

Publication Publication Date Title
US4218532A (en) Photolithographic technique for depositing thin films
EP0083397B1 (en) Methods of forming electronic microcircuits
JPS63500411A (en) Dual-layer photoresist technique for sidewall control in plasma etching process
US4687730A (en) Lift-off technique for producing metal pattern using single photoresist processing and oblique angle metal deposition
US5948598A (en) Anti-reflective silicon nitride film using in-situ deposition
US5017459A (en) Lift-off process
US3794536A (en) Dielectric circuit forming process
KR100209407B1 (en) Method for patterning
JPH0466345B2 (en)
KR100209406B1 (en) Method for patterning
EP0104235A4 (en) Electron beam-optical hybrid lithographic resist process.
US5888908A (en) Method for reducing reflectivity of a metal layer
KR0156106B1 (en) Method for pattern forming metal connection
KR100227634B1 (en) Method of fabricating semiconductor device
JP2544478B2 (en) Wet etching method
KR0144140B1 (en) Metal wiring method
KR100358161B1 (en) Method for manufacturing semiconductor device
KR100370121B1 (en) Method for simplifying processes in semiconductor device
KR0126649B1 (en) Chrome pattern forming method of mask for semiconductor fabrication
KR100256649B1 (en) Method of photolothography of electroplating layer
JPH10178018A (en) Manufacture of semiconductor device
KR920008037B1 (en) Etching method of semiconductor manufacturing process
KR19980025503A (en) Cell aperture manufacturing method and fine pattern forming method of semiconductor device
GB2132789A (en) Method of pattern generation
JPS60106132A (en) Formation of pattern

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee