JPS6126263A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6126263A JPS6126263A JP14610984A JP14610984A JPS6126263A JP S6126263 A JPS6126263 A JP S6126263A JP 14610984 A JP14610984 A JP 14610984A JP 14610984 A JP14610984 A JP 14610984A JP S6126263 A JPS6126263 A JP S6126263A
- Authority
- JP
- Japan
- Prior art keywords
- region
- ion
- semiconductor
- effective
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 150000002500 ions Chemical class 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000001133 acceleration Effects 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 abstract description 14
- 125000006850 spacer group Chemical group 0.000 abstract description 7
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 238000001459 lithography Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法に係り、特に同一基板内
に深さの異なる連続した一導電形の半導体領域を有する
微細化された半導体装置の製造方法に関する。
に深さの異なる連続した一導電形の半導体領域を有する
微細化された半導体装置の製造方法に関する。
本発明は、たとえばＭＩＳ型トランジスタ等の半導体装
置の製造方法に適用される。
置の製造方法に適用される。
［従来技術］
近年、電子ビーム描画法やイオン描画法等の進歩によっ
て、極めて微細で、かつ高性能の半導体装置を製造でき
るようになったが、微細化によって様々な問題も現われ
てきた。
て、極めて微細で、かつ高性能の半導体装置を製造でき
るようになったが、微細化によって様々な問題も現われ
てきた。
以下、−例としてＭＩＳ型トランジスタの場合を取り上
げて説明する。
げて説明する。
ＭＩＳ型トランジスタの場合、微細化によって２つの問
題点が出てきた。ひとつは、ソースとドレインの各領域
が近接するために、チャネル長が短かくなり、しきい値
電圧が低下するとともに、しきい値電圧の制御が困難に
なるという問題である。
題点が出てきた。ひとつは、ソースとドレインの各領域
が近接するために、チャネル長が短かくなり、しきい値
電圧が低下するとともに、しきい値電圧の制御が困難に
なるという問題である。
この問題は、ソースおよびドレインの領域を浅く形成す
ることで解決される。微細化されたＭＯＳトランジスタ
では、通常、ソースおよびドレイン領域の深さはｌＪｊ
、ｍ以下である。
ることで解決される。微細化されたＭＯＳトランジスタ
では、通常、ソースおよびドレイン領域の深さはｌＪｊ
、ｍ以下である。
他のひとつは、微細化によって各領域が近接するために
、電界強度が大きくなり、特にドレイン領域の近傍では
、ホットキャリアが発生する程大きくなるという問題で
ある。ホットキャリアが発生すると、それらが絶縁膜中
にトラップされてトランジスタのしきい値電圧の変動や
ドレイン耐圧低下等の原因となり、トランジスタの信頼
性を大きく低下させてしまう。
、電界強度が大きくなり、特にドレイン領域の近傍では
、ホットキャリアが発生する程大きくなるという問題で
ある。ホットキャリアが発生すると、それらが絶縁膜中
にトラップされてトランジスタのしきい値電圧の変動や
ドレイン耐圧低下等の原因となり、トランジスタの信頼
性を大きく低下させてしまう。
このような問題の原因となる電界強度の増大を抑えるた
めには、ソースおよびドレインの各領域のゲートに近い
部分の不純物濃度を低くして、空乏層を上記各領域側へ
広げればよい。
めには、ソースおよびドレインの各領域のゲートに近い
部分の不純物濃度を低くして、空乏層を上記各領域側へ
広げればよい。
以上、微細化に伴なう２つの問題点を同時に解決するた
めに、通常、ＬＤＤ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）構造が採用されている。ＬＤＤ構造は、低
濃度で浅い半導体領域と、高濃度で深い半導体領域とで
形成される。
めに、通常、ＬＤＤ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）構造が採用されている。ＬＤＤ構造は、低
濃度で浅い半導体領域と、高濃度で深い半導体領域とで
形成される。
第４図および第５図は、各々ＬＤＤ構造を有する半導体
装置の製造方法の従来例である。
装置の製造方法の従来例である。
第４図（ａ）において、半導体基板１上に、酸化膜２と
、さらにその上にゲート金属３が形成される。そして、
ゲート金属３をマスクとしてイオン注入法により不純物
イオン４が注入され、セルファライン的に、低濃度で浅
い実効ソース領域５および実効ドレイン領域６が形成さ
れる。
、さらにその上にゲート金属３が形成される。そして、
ゲート金属３をマスクとしてイオン注入法により不純物
イオン４が注入され、セルファライン的に、低濃度で浅
い実効ソース領域５および実効ドレイン領域６が形成さ
れる。
続いて、第４図（ｂ）に示されるように、ゲート金属３
の近傍をレジストアで覆い、このレジストアをヤスクと
して、前回よりも高い加速電圧で不純物イオン４の注入
を行なう。これによって、実効ソース領域５および実効
ドレイン領域６よりも深く、かつ高濃度のソース領域８
およびドレイン領域９が形成される。
の近傍をレジストアで覆い、このレジストアをヤスクと
して、前回よりも高い加速電圧で不純物イオン４の注入
を行なう。これによって、実効ソース領域５および実効
ドレイン領域６よりも深く、かつ高濃度のソース領域８
およびドレイン領域９が形成される。
しかしながら、このような従来の製造方法では、実効ソ
ース領域５および実効ドレイン領域６の長さく以下、実
効長とする）が、レジストアのゲート金属３に対する位
置決め精度によって変化を受ける。そのために、所定の
実効長を有する実効ソース領域５および実効ドレイン領
域６を再現性良く形成することは困難である。その上、
実効長は、レジストアの位置決め精度より大きくとる必
要があり、このためにトランジスタの微細化が困難とな
る。
ース領域５および実効ドレイン領域６の長さく以下、実
効長とする）が、レジストアのゲート金属３に対する位
置決め精度によって変化を受ける。そのために、所定の
実効長を有する実効ソース領域５および実効ドレイン領
域６を再現性良く形成することは困難である。その上、
実効長は、レジストアの位置決め精度より大きくとる必
要があり、このためにトランジスタの微細化が困難とな
る。
このような欠点を改良した製造方法を第５図に示す。
第５図（ａ）において、実効ソース領域５および実効ド
レイン領域６が上記と同様のイオン注入法で形成された
後、ゲート金属３の側壁にスペーサｉｏが設けられる。
レイン領域６が上記と同様のイオン注入法で形成された
後、ゲート金属３の側壁にスペーサｉｏが設けられる。
続いて、第５図（ｂ）に示されるように、ゲート金属３
とスペーサ１０とをマスクとして、前回よりも高い加速
電圧で不純物イオン４の注入を行ない、高濃度で深いソ
ース領域８およびドレイン領域９を形成する。
とスペーサ１０とをマスクとして、前回よりも高い加速
電圧で不純物イオン４の注入を行ない、高濃度で深いソ
ース領域８およびドレイン領域９を形成する。
この方法は、スペーサによって実効長を決定するために
、上述した方法に比べて、トランジスタの微細化が可能
である。
、上述した方法に比べて、トランジスタの微細化が可能
である。
しかしながら、スペーサ１０を形成するための工程が必
要である上に、スペーサの再現性が十分ではないという
問題点を有している。
要である上に、スペーサの再現性が十分ではないという
問題点を有している。
し発明の目的］
本発明は上記従来の問題点に鑑み成されたものであり、
その目的は工程数を増加させることなく、容易に微細化
を達成できる半導体装置の製造方法を提供することにあ
る。
その目的は工程数を増加させることなく、容易に微細化
を達成できる半導体装置の製造方法を提供することにあ
る。
［発明の概要］
上記目的を達成するために、本発明による半導体装置の
製造方法は、加速電圧を変えることで深さの異なる半導
体領域を形成することを特徴とする。
製造方法は、加速電圧を変えることで深さの異なる半導
体領域を形成することを特徴とする。
［発明の実施例］
以下、本発明の実施例を図面を用いて詳細に説明する。
第１図（ａ）は、本発明による半導体装置の製造方法の
第１実施例によって製造されたＭＯＳトランジスタの断
面図である。第１図（ｂ）は、本実施例における加速電
圧の位置変化を示すグラフである。
第１実施例によって製造されたＭＯＳトランジスタの断
面図である。第１図（ｂ）は、本実施例における加速電
圧の位置変化を示すグラフである。
まず、第１図（ａ）および（ｂ）を用いて本実施例を説
明する。
明する。
不純物濃度１０１５ｃｍ”−３のＰ型シリコン５ｔ（１
００）の基板１０１上には、ｔ ｏ ｏ ｏ ’ｃで１
５分間のドライ酸化によって、厚さ〜３００人の酸化膜
１０２が形成される。
００）の基板１０１上には、ｔ ｏ ｏ ｏ ’ｃで１
５分間のドライ酸化によって、厚さ〜３００人の酸化膜
１０２が形成される。
続いて、酸化膜１０２上に、減圧ＣＶＤ法により〜４０
０〇へのポリシリコンを堆積させ、ノくターニングによ
ってゲート金属１０３を形成する。
０〇へのポリシリコンを堆積させ、ノくターニングによ
ってゲート金属１０３を形成する。
次いで、基板ｌｏｔを正しくアラインメントした後、ゲ
ート金属１０３をマスクとして、ＦＩＢ（集束イオンビ
ーム）法によりＡｓを不純物イオンとして基板１０１へ
打込む。
ート金属１０３をマスクとして、ＦＩＢ（集束イオンビ
ーム）法によりＡｓを不純物イオンとして基板１０１へ
打込む。
その際、第１図（ｂ）に示すように、まず加速電圧２０
ｋＶ、ドーズ量１０１６ｃｍ−２のＡｓイオンでイオン
描画１０４を行ない、続いて、加速電圧を２００ ｋＶ
に上昇させ、ドーズ量１０１１０１６Ｃの条件で同様に
イオン描画１０５を行なう。
ｋＶ、ドーズ量１０１６ｃｍ−２のＡｓイオンでイオン
描画１０４を行ない、続いて、加速電圧を２００ ｋＶ
に上昇させ、ドーズ量１０１１０１６Ｃの条件で同様に
イオン描画１０５を行なう。
第２図は、上記イオ、ン描画によって基板１０１に注入
された不純物イオンの濃度分布のグラフである。
された不純物イオンの濃度分布のグラフである。
同図において、分布曲線１１０および１１１が、各々イ
オン描画１０４および１０５に対応しており、イオン描
画１０４によって、不純物イオンの表面最大濃度は〜３
Ｘ １０２０ｃｍ −３、深さは０．０３ｐｍとなり、
ドーズ量の１．５％が基板１０１に注入されている。
オン描画１０４および１０５に対応しており、イオン描
画１０４によって、不純物イオンの表面最大濃度は〜３
Ｘ １０２０ｃｍ −３、深さは０．０３ｐｍとなり、
ドーズ量の１．５％が基板１０１に注入されている。
また、イオン描画１０５によって、不純物イオンの表面
濃度は〜３Ｘ １０１７ｃｍ −３、最大濃度は１０２
１ｃ ｍ−３，深さは０．３５川ｍとなり、ドーズ量の
ほぼ１００％が基板１０１に注入されている。
濃度は〜３Ｘ １０１７ｃｍ −３、最大濃度は１０２
１ｃ ｍ−３，深さは０．３５川ｍとなり、ドーズ量の
ほぼ１００％が基板１０１に注入されている。
こうして、加速電圧を変えたイオン注入が終了すると、
９００°Ｃ１３０分間の熱処理を行なう。
９００°Ｃ１３０分間の熱処理を行なう。
これによって、第１図（ａ）に示されるように、ソース
領域１０６、実効ソース領域１０７、実効ドレイン領域
１０８、ドレイン領域１０９が最終的に形成される。
領域１０６、実効ソース領域１０７、実効ドレイン領域
１０８、ドレイン領域１０９が最終的に形成される。
実効ソース領域１０７および実効ドレイン領域１０８の
深さは０．１ｇｍ、シート抵抗３００Ω／口であり、ソ
ース領域１０６およびドレイン領域１０９の深さは０．
３５ＩＬｍ、シート抵抗２５Ω／口である。
深さは０．１ｇｍ、シート抵抗３００Ω／口であり、ソ
ース領域１０６およびドレイン領域１０９の深さは０．
３５ＩＬｍ、シート抵抗２５Ω／口である。
このように、レジストあるいはスペーサ等を形成するこ
となく、極めて容易にＬＤＤ構造を形成することができ
る。− なお、上記第１実施例では、低濃度で浅い領域（実効ソ
ース領域１０７および実効ドレイン領域１０８）を先に
形成し、次に高濃度で深い領域（ソース領域１０６およ
びドレイン領域１０９）を形成したが、むろんこれに限
定されるものではなく、逆の順序で形成してもよい。
となく、極めて容易にＬＤＤ構造を形成することができ
る。− なお、上記第１実施例では、低濃度で浅い領域（実効ソ
ース領域１０７および実効ドレイン領域１０８）を先に
形成し、次に高濃度で深い領域（ソース領域１０６およ
びドレイン領域１０９）を形成したが、むろんこれに限
定されるものではなく、逆の順序で形成してもよい。
また、描画中に加速電圧およびドーズ量をステップ状に
変えることのできる描画装置を用いれば、第１図（ｂ）
に示すように１位置ａおよびｂにおいて加速電圧および
ドーズ量を変化させることで、１回の描画で上記低濃度
で浅い領域と高濃度で深い領域とを形成することができ
る。
変えることのできる描画装置を用いれば、第１図（ｂ）
に示すように１位置ａおよびｂにおいて加速電圧および
ドーズ量を変化させることで、１回の描画で上記低濃度
で浅い領域と高濃度で深い領域とを形成することができ
る。
第３図（ａ）は、本発明の第２実施例によって製造され
たＭＯＳ）ランジスタの断面図であり、第３図（ｂ）は
、本実施例における加速電圧の位置変化を示すグラフで
ある。
たＭＯＳ）ランジスタの断面図であり、第３図（ｂ）は
、本実施例における加速電圧の位置変化を示すグラフで
ある。
ただし、本実施例では、描画中に加速電圧およびドーズ
量を連続的に変化させることができるイオン描画装置を
使用する。
量を連続的に変化させることができるイオン描画装置を
使用する。
第３図（ｂ）に示すように、２００ ＫＶの加速電圧を
位置ａから連続的に下降させ、ゲート金属１０３（７）
直前で２０ｋｖとし、ゲート金属１０３の直後から上昇
させて位置すで再び２００ｋＶとする。ドーズ量も加速
電圧の変化に合わせて変化させる。
位置ａから連続的に下降させ、ゲート金属１０３（７）
直前で２０ｋｖとし、ゲート金属１０３の直後から上昇
させて位置すで再び２００ｋＶとする。ドーズ量も加速
電圧の変化に合わせて変化させる。
ドーズ量を変化させるには、描画速度一定で描画イオン
電流を変化させるか、あるいは描画イオン電流一定で描
画速度を変化させればよい。
電流を変化させるか、あるいは描画イオン電流一定で描
画速度を変化させればよい。
このようにして不純物イオンを注入した後、第１炎施例
と同様に熱処理を行なうことで、最終的に第３図（ａ）
に示されるように、深さが連続的に変化しているソース
領域１１３およびドレイン領域１１４が形成される。
と同様に熱処理を行なうことで、最終的に第３図（ａ）
に示されるように、深さが連続的に変化しているソース
領域１１３およびドレイン領域１１４が形成される。
このような構造を有するＭＯＳ）ランジスタは、第１図
（ａ）に示されるものよりも、さらにホットキャリアが
発生しにくく、ドレイン耐圧特性も向上するために、微
細化に適したトランジスタとなる。
（ａ）に示されるものよりも、さらにホットキャリアが
発生しにくく、ドレイン耐圧特性も向上するために、微
細化に適したトランジスタとなる。
［発明の効果］
以上詳細に説明したように、本発明による半導体装置の
製造方法は加速電圧を変化させて浅い半導体領域と深い
半導体領域とを形成するために、製造工程を簡略化する
ことができるとともに、精度および再現性を向上させる
ことができる。
製造方法は加速電圧を変化させて浅い半導体領域と深い
半導体領域とを形成するために、製造工程を簡略化する
ことができるとともに、精度および再現性を向上させる
ことができる。
また、ＭＩＳ型トランジスタの製造に適用した場合、ソ
ースおよびドレイン領域近傍の電界強度の増大を抑える
ことができ、トランジスタの信頼性を向上させるととも
に、微細化をより進展させることができる。
ースおよびドレイン領域近傍の電界強度の増大を抑える
ことができ、トランジスタの信頼性を向上させるととも
に、微細化をより進展させることができる。
第１図（ａ）は本発明による半導体装置の製造方法の第
１実施例のよって製造されたＭＯＳ）ランジスタの断面
図、 第１図（ｂ）は本実施例における加速電圧の位置変化を
示すグラフ。 第２図は本実施例における不純物イオンの濃度分布図、 第３図（Ｌ）は本発明の第２実施例のよって製造された
ＭＯＳトランジスタの断面図、第３図（ｂ）は本実施例
における加速電圧の位置変化を示すグラフ、 第４図（ａ）および（ｂ）は従来の製造方法の一例を示
す製造工程図、 第５図（ａ）および（ｂ）は従来の製造方法の他の例を
示す製造工程図である。 １０１・・拳シリコン基板 １０２・・・酸化膜 １０３・・拳ゲート金属 １０６．１１３・・・ソース領域 １０７・・・実効ソース領域 １０８・・・実効ドレイン領域 １０９．１１４・・・ドレイン領域 筒１ 図（０） 第２図 第３図（０） 第３図（ｂ） ＯＤ イｌ 第４図 第５図
１実施例のよって製造されたＭＯＳ）ランジスタの断面
図、 第１図（ｂ）は本実施例における加速電圧の位置変化を
示すグラフ。 第２図は本実施例における不純物イオンの濃度分布図、 第３図（Ｌ）は本発明の第２実施例のよって製造された
ＭＯＳトランジスタの断面図、第３図（ｂ）は本実施例
における加速電圧の位置変化を示すグラフ、 第４図（ａ）および（ｂ）は従来の製造方法の一例を示
す製造工程図、 第５図（ａ）および（ｂ）は従来の製造方法の他の例を
示す製造工程図である。 １０１・・拳シリコン基板 １０２・・・酸化膜 １０３・・拳ゲート金属 １０６．１１３・・・ソース領域 １０７・・・実効ソース領域 １０８・・・実効ドレイン領域 １０９．１１４・・・ドレイン領域 筒１ 図（０） 第２図 第３図（０） 第３図（ｂ） ＯＤ イｌ 第４図 第５図
Claims (3)
- （１）半導体基板内に深さの異なる連続した一導電形の
半導体領域を少なくとも有する半導体装置の製造方法に
おいて、 前記半導体基板へ打込む不純物イオンの 加速電圧を変えることで前記深さの異なる半導体領域を
形成することを特徴とする半導体装置の製造方法。 - （２）上記不純物イオンを加速電圧を変えて打込んだ後
、熱処理による引伸ばしを行ない、上記半導体領域を形
成することを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。 - （３）上記深さの異なる連続した一導電形の半導体領域
は絶縁ゲート型トランジスタのソースまたはドレインで
あることを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14610984A JPS6126263A (ja) | 1984-07-16 | 1984-07-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14610984A JPS6126263A (ja) | 1984-07-16 | 1984-07-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6126263A true JPS6126263A (ja) | 1986-02-05 |
Family
ID=15400351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14610984A Pending JPS6126263A (ja) | 1984-07-16 | 1984-07-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6126263A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100337199B1 (ko) * | 1994-06-22 | 2002-10-30 | 주식회사 하이닉스반도체 | 반도체소자의모스펫형성방법 |
| AP2931A (en) * | 2008-08-08 | 2014-06-30 | Yamaha Motor Co Ltd | Stepwise automatic transmission for straddle-type vehicle, power unit having the stepwise automatic transmission for straddle-type vehicle, and straddle-type vehicle having the power unit |
-
1984
- 1984-07-16 JP JP14610984A patent/JPS6126263A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100337199B1 (ko) * | 1994-06-22 | 2002-10-30 | 주식회사 하이닉스반도체 | 반도체소자의모스펫형성방법 |
| AP2931A (en) * | 2008-08-08 | 2014-06-30 | Yamaha Motor Co Ltd | Stepwise automatic transmission for straddle-type vehicle, power unit having the stepwise automatic transmission for straddle-type vehicle, and straddle-type vehicle having the power unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3489871B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| US5478763A (en) | High performance field effect transistor and method of manufacture thereof | |
| US6207485B1 (en) | Integration of high K spacers for dual gate oxide channel fabrication technique | |
| US6127235A (en) | Method for making asymmetrical gate oxide thickness in channel MOSFET region | |
| US5913116A (en) | Method of manufacturing an active region of a semiconductor by diffusing a dopant out of a sidewall spacer | |
| JPH10144922A (ja) | 電界効果トランジスタ（ｆｅｔ）および半導体電界効果トランジスタを形成する方法 | |
| JPS6126263A (ja) | 半導体装置の製造方法 | |
| JPH04245442A (ja) | Ｌｄｄトランジスタの製造方法 | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JP2623902B2 (ja) | 半導体装置とその製造方法 | |
| KR19990026126A (ko) | 얕은 접합의 소오스/드레인을 갖는 모스트랜지스터 및 그것의 제조방법 | |
| KR960000229B1 (ko) | 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조 방법 | |
| JPS62120082A (ja) | 半導体装置及びその製造方法 | |
| JPH0311639A (ja) | 半導体装置の製造方法 | |
| US5937302A (en) | Method of forming lightly doped drain region and heavily doping a gate using a single implant step | |
| JPH05211328A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS6039868A (ja) | 半導体装置の製造方法 | |
| JPS62132362A (ja) | 半導体装置の製造方法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JPS63302566A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH0254935A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| KR100344218B1 (ko) | 반도체장치의고농도웰제조방법 | |
| JPS6020578A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
| JPH0485926A (ja) | 半導体装置の製造方法 |