JPS61253795A - 薄膜elパネルの製造方法 - Google Patents

薄膜elパネルの製造方法

Info

Publication number
JPS61253795A
JPS61253795A JP60094169A JP9416985A JPS61253795A JP S61253795 A JPS61253795 A JP S61253795A JP 60094169 A JP60094169 A JP 60094169A JP 9416985 A JP9416985 A JP 9416985A JP S61253795 A JPS61253795 A JP S61253795A
Authority
JP
Japan
Prior art keywords
emitting layer
panel
light emitting
film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60094169A
Other languages
English (en)
Inventor
鷲見 弘
奥田 勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP60094169A priority Critical patent/JPS61253795A/ja
Publication of JPS61253795A publication Critical patent/JPS61253795A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上皇且里圀! 本発明は、薄IIIELパネルの製造方法に関し、特に
文字、図形等の各種情報のドントマトリクス表示をする
薄膜ELマトリクス型ディスプレイパネルの品質改善に
利用される。
従来夏肢歪 薄I!1IELマトリクス型ディスプレイパネルの基本
構造例を、第6図を参照して説明する。なお、図におい
て左半分はX方向の断面図、右半分はX方向と直交する
Y方向の断面図を示す。
第6図において、(1)は透明な絶縁基板であるガラス
基板、(2)はガラス基板(1)上に積層形成されたマ
トリクス型EL素子、(3)はガラス基板(1)上でE
L素子(2)を気密封止するカバーガラスである。
上記EL素子(2)において、(4)はガラス基板(1
)上に■・T・0等を蒸着法等でX方向に所定ピッチで
多数のストライプ状に形成した透明な第1の電極(以下
透明電極と称す)、(5)は透明電極(4)を覆ってガ
ラス基板(1)上にA1.onやy、Oa等を蒸着して
形成した透明な第1の絶縁層((6)は第1の絶縁層(
5)上にZnS:Mn等を蒸着して形成した透明発光層
、(7)は発光層(6)上にA#203やY2 o、、
等を蒸着して形成した透明の第2の絶縁層、(8)は第
2の絶縁層(7)上に、X方向と直交するY方向に所定
ピッチで多数のストライプ状に形成したAl蒸着膜によ
る第2の電極(以下背面電極と称す)である。
透明電極(4)と背面電極(8)の各一端部はガラス基
板(1)の周辺部上まで延設され、この両電極の延設端
部間にAC電圧を印加して両電極の交叉部分にある発光
層(6)を選択的に発光させて所望の表示が行われる。
EL素子(2)の発光層(6)の形成は真空蒸着装置を
使って次のように行われている0例えば、第7図に示す
ように、下部中央にZnS;Mnの蒸着源(9)を配置
した真空室(10)の上部空間に透明電極(4)と第1
の絶縁層(5)を積層形成したガラス基板(1)を、そ
の内面を蒸着源(9)側に向けて図面矢印に示すように
自転させながら公転させる。一方、このガラス基板(1
)を何らかの加熱手段、例えば真空室(10)の下部に
配置した赤外線ランプ(11)で約170℃〜200℃
に加熱するゆ而して蒸着# (9)を電子ビーム照射等
の手段で蒸着させて第1の絶縁層(5)上に蒸着させる
。このような発光層(6)は約5000人〜7000人
の厚さで形成される。
またEL素子(2)の第1・第2の絶縁層(5)(7)
は発光層(6)と同様な真空蒸着装置、スバンタ装置な
どを使って各々約2000人前後の厚さで形成される。
■ (′しよ゛と るpl!i ところで、ELi子(2)の耐圧を決める第1・第2の
絶縁層(5)(7)はY2o3、Al2O3等の酸化物
や窒化シリコンなどの絶縁性薄膜を主体に形成されてい
るが、これにピンホールや局部的に低抵抗部分があると
、その部分で絶縁耐力が一段と弱(なって、上下の両電
極(4)(8)に電圧が印加されると放電破壊が起こつ
て、この時の放電電流で絶縁層(5)(7)、発光層(
6)、電極層(4)(8)が溶融してピンホールが生じ
、ピンホール径がストライブ状の電極(4)(8)より
大きくなると電極(4)(8)が断線することがある。
実際、上記放電破壊が生じると電極層(4)(8)に直
径で数10μm〜数100μm程度のピンホールが生じ
ることがあり、一方スドライブ状の電極(4)(8)の
幅は、例えば230μm程度であるので、径の大きなピ
ンホールが生じると断線する可能性が高く、例えば32
0 X 240マトリクスELパネルにおいて、ACパ
ルス(100Hz)による駆動テストで、上記放電破壊
発生に起因して、数10本の電極が断線するといった極
めて高率で断線が発生していた。
このようなEL棄子(2)の絶縁耐圧の局部的劣化によ
る電極の断線事故を防止するための工夫として、第8図
に示すように第1及び第2の絶縁層(5)(7)の各々
をY2O3蒸着膜(Y)とAN20.蒸着膜(A)の二
層構造あるいはそれらの多層構造とすることも行われて
いる。このようにすると、y、、 O,蒸着IN(Y)
とA/20.蒸着膜(A)の夫々にピンホールがあって
も、両者のピンホールが重なる確率は小さくなって、上
記断線事故の発生率が下がる。しかし、この絶縁層多層
構造による上記効果は十分でなく、電極断線事故は減少
するが、皆無にすることができず、薄膜ELマトリクス
ディスプレイパネルの歩留まり、信頼性を悪くしていた
なお上記局部的な絶縁破壊を防止するには、第1及び第
2の絶縁層(5)(7)の膜厚を増加して、全体的な耐
圧をある程度向上することはできるが、膜厚の増加は、
発光しきい電圧の増加を招き、これに対応する周辺駆動
回路の製作が困難になるため、上記実施例で述べた膜厚
以上にすることは不適当であった。
そこで本発明は、上記薄膜ELマトリクスディスプレイ
パネルにおいて、発光しきい電圧をあまり増加させずに
電極の断線を防止することを目的とするものである。
なお本出願人は、先に上記目的を達成するための薄膜E
Lパネルの製造方法を、昭和60年3月22日付で出願
している。この製造方法は発光層(6)を第1の絶縁層
(5)上に真空蒸着形成するに際し、絶縁基板(1)の
温度を、従来より高い所定範囲内の一定温度に保つもの
であった。本発明は、この先願の製造方法における温度
条件をそのまま利用し、これに薄膜ELパネルの膜厚に
一定の制限を加えることにより、さらに良好な結果が得
られるようにしたものである。
占 ”° るための 上記問題点を解決するための本発明の手段は、透明絶縁
基板上にストライプ状の透明電極、第1の絶縁層、発光
層、第2の絶縁層、ストライブ状の背面電極を、この順
に積層して薄膜ELパネルを製造する方法において、第
1及び第2の絶縁層の膜厚の和aと発光層の膜厚tの膜
厚比a / tを0,6以上に設定するとともに、第1
の絶縁層上に発光層を真空蒸着により、形成するに際し
、前記絶縁基板を、260 ”0〜300℃の範囲内の
一定温度に加熱保持して、厚さ方向に均質な発光層を形
成することを特徴とする薄膜ELパネルの製造方法であ
る。
1且 上記手段によれば、絶縁層上への発光層の形成を、所定
範囲内の高温に基板を加熱した状態で行うから、発光層
が緻密性・結合性に優れたものとなり、さらに膜厚比を
絶縁耐圧向上に通した範囲に定めたから、これらの相乗
効果によって、発光しきい電圧の上昇を抑制した条件下
で、絶縁耐圧を向上し断線を減少もしくは皆無にできる
ス施孤 本発明は本出願人の上記先願の製造方法によって製造さ
れるEL素子に、一定の膜厚比条件を加えたものである
そこで上記先願の製造方法であり、本発明の一部を構成
する発光層の真空蒸着方法に先に説明する。
例えば第6図のELs子(2)を製造する場合、本発明
はEL素子(2)の発光層(6)を次の要領で形成する
。例えば第1図に示すように従来と同じ真空蒸着装置の
真空室(10)の上部空間に、従来同様にして透明電極
(4)と第1の絶縁層(5)を形成したガラス基板(1
)を配置し、自転させながら公転させる。そして、本発
明においては、ガラス基板(1)を例えば赤外線ランプ
(11)でそのパワーを上げて260℃〜300℃に加
熱しながら、蒸着源(9)に電子ビームを照射して、M
M源(9)を蒸発させて、第1の絶縁層(5)上に所定
の厚さまで蒸着させる。この蒸着時のガラス基板温度は
、260℃〜300℃の範囲内が有効であり、特に例え
ば約280℃が適切である。
このように、ガラス基板(1)を約280℃の一定温度
に加熱保持しておいて、ZnS:Mnを蒸着すると、発
光層(6゛)は緻密性・結合性に優れたものとなり、そ
の膜質が格段に向上する。
上記のように温度条件を定めたEL素子について、第1
及び第2の絶縁層(5)(7)の膜厚の和aと発光層(
6”)の膜厚tの膜厚比a / tを変化させて、絶縁
耐圧等について実験を行ったところ、第2図及び第3図
に示すようなデータが得られた。
なおこの実験データは発光J5i(6’)を蒸着形成す
る際のガラス基板(1)の加熱温度を240℃と280
℃に選定し、夫々の温度条件下で、上記膜厚比a / 
tを0.5〜0.9の範囲内で変化して作成した複数の
サンプルについて行ったものである。なお上記サンプル
の各層の具体的な厚さは、第8図に示すEL素子の積層
構造において、第1及び第2の絶縁層(5)(7)のA
J203の部分(A) (7)合計厚さを4000〜5
000人、y2 o。
の部分<Y)の合計厚さを約1600人、ZnS :M
nからなる発光層(6)の厚さを8000〜9000人
の範囲内において選定しである。
まず第2図に示す絶縁破壊電圧についての実験データに
ついて説明する。
この実験は、上記のようにして作成された発光面積が1
05m X 10a+−のEL素子サンプルにつき、上
下の両電極(4)(8)に直流電圧を徐々に直線的に上
昇させながら加え、素子中の任官の一点に絶縁破壊が生
じた時の印加電圧を一回目の破壊電圧として、第4図に
示すように記録し、その後一旦印加電圧を低下させ、再
び別の一点に絶縁破壊が生じるまで印加電圧を上昇させ
るという手順を繰り返して、破壊を何回か起こさせ(図
示例では30回)、破壊電圧が略一定値になったとき、
その値をそのEL素子サンプルの絶縁耐圧としたもので
ある。そして第2図に示す実験データは、上記測定方法
によって得た膜厚比と基板温度の異なる各EL素子サン
プルの絶縁破壊電圧をプロットして折れ線で示したもの
である。なおこの絶縁破壊電圧の測定は、背面電極(8
)を■極にして直流電圧印加により行9たものである。
次に第3図に示すACパルス動作テスト中における断線
数の実験データについて説明する。
この実験は、上記絶縁破壊電圧測定に用いたサンプルと
同一仕様で試作した320 X 240 ドツトマトリ
クスのELパネルを複数用意し、第5図に示すような所
定のACパルス電圧(周波数100Hz、パルス幅40
us)を両電極(4)(8)間に印加して、所定時間の
間に電極が断線して発光しなくなる発光ラインの数を測
定したものである。
上記第3図に示す実験データをみると、膜厚比を0.6
以上に選べば、断線数は、それ未満の場合と比べると格
段に減少し、特に基板温度を280℃に設定した場合に
は断線数は激減している。これは、基板温度を高くした
サンプルでは、放電破壊によって生じた孔の径が高々5
0crm程度と小さく、断線に至りやすい数100μm
の大きな孔径は極めて少ないことに関連していると考え
られる。第2図に示す断線破壊電圧は膜厚比が0.6で
はあまり向上していないように見えるが、第3図に示す
320 X 240 ドツトマトリクスパネルの断線数
のデータと比較して考えると、膜厚比0.8といえども
基板温度が高い場合は絶縁破壊しても、その孔径はそれ
未満の場合と比べて小さく断線に至るものは少ないため
、実用上は充分な効果が得られる。また膜厚比は、大き
くする程、上記特性は良好になるが、0.9を越えたも
のは、絶縁1w(5)(7)と発光層(6”)の膜厚の
和が大きくなって発光しきい電圧が高くなるので、上限
は0.9が望ましい。
次に発光層(6”)形成時の基板加熱温度であるが、2
40℃の場合は第2図に示すように、絶縁耐圧向上に対
する膜厚比選定との相乗効果が得られないこと、及び2
60℃以上にすれば、従来の170℃〜250℃の基板
加熱温度の場合と比較して膜質改善の効果は顕著になっ
て、絶縁耐圧向上及び断線数減少に大きな効果が得られ
ることから基板加熱温度260℃以上が適当である。し
かし300℃を越えると、発光層(6”)の真空蒸着時
のガラス基板側へのZnS:Mnの付着率が悪くなって
、成膜速度が著しく小さくなるため、発光層(6”)を
所望の厚さまで形成するのに長時間を要して、作業能率
が悪(なる。
従って最適温度は260〜300℃である。
主匪坐洟果 本発明によれば、EL棄子の薄膜発光層を形成するとき
の基板加熱温度を260℃〜300℃の範囲に設定し、
絶縁層と発光層の膜厚比を0.6〜0.9に設定するこ
とにより、EL素子の絶縁破壊電圧を大幅に向上でき絶
縁層と発光層の合計膜厚を比較的小さい値に選定して発
光しきい電圧の上昇を抑制した条件下において、ELパ
ネルのストライプ状電極の断線不良をほぼ皆無にまで抑
制できる。特に本発明では膜厚比を通切な値に選定して
いるから、基板加熱温度選定との相乗効果により、上記
効果は前記先願のものより優れている。従って歩留まり
のよい高信頼度の薄膜E Lパネルが提供できる。又、
発光しきい電圧を必要以上に上昇することなく耐圧向上
、断線減少できるから、ELパネルに必要な駆動回路を
簡単なものにでき、実用上のメリットも大きい。
【図面の簡単な説明】
第1図は本発明方法を実施する装置の概略側面図、第2
図は本発明によるEL素子の絶縁破壊電圧向上を説明す
るための実験データを示す図、第3図は本発明による3
20 X 240 ドントマトリクスELパネルの断線
数減少の効果を説明するため実験データを示す図である
。第4図は、第2図に示す実験データを得るための測定
方法を説明する図で、測定回数と絶縁破壊電圧の関係を
示す。第5図は、第3図の実験データを得るため、EL
素子に印加したACパルス電圧の波形図である。第6図
は、一般的な薄11ELパネルの要部断面図、第7図は
第6図のEL素子における薄膜発光層を形成する真空蒸
着装置の概略側面図、第8図はEL素子の一部を厚さ方
向に切断した要部拡大断面図である。 (1)・−・絶縁基板(ガラス基板)、(4)−透明電
極、(5) −第1の絶縁層、(6′)・−・−発光層
、(7) −第2の絶縁層、(81−m−背面電極。

Claims (1)

    【特許請求の範囲】
  1.  (1) 透明絶縁基板上にストライプ状の透明電極、
    第1の絶縁層、発光層、第2の絶縁層、ストライプ状の
    背面電極を、この順に積層して薄膜ELパネルを製造す
    る方法において、  第1及び第2の絶縁層の膜厚の和aと発光層の膜厚t
    の膜厚比a/tを0.6以上に設定するとともに、  第1の絶縁層上に発光層を真空蒸着により、形成する
    に際し、前記絶縁基板を、260℃〜300℃の範囲内
    の一定温度に加熱保持して、厚さ方向に均質な発光層を
    形成することを特徴とする薄膜ELパネルの製造方法。
JP60094169A 1985-04-30 1985-04-30 薄膜elパネルの製造方法 Pending JPS61253795A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60094169A JPS61253795A (ja) 1985-04-30 1985-04-30 薄膜elパネルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60094169A JPS61253795A (ja) 1985-04-30 1985-04-30 薄膜elパネルの製造方法

Publications (1)

Publication Number Publication Date
JPS61253795A true JPS61253795A (ja) 1986-11-11

Family

ID=14102847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60094169A Pending JPS61253795A (ja) 1985-04-30 1985-04-30 薄膜elパネルの製造方法

Country Status (1)

Country Link
JP (1) JPS61253795A (ja)

Similar Documents

Publication Publication Date Title
JPS5823191A (ja) 薄膜el素子
JPS61253795A (ja) 薄膜elパネルの製造方法
JPS61218091A (ja) 薄膜elパネルの製造方法
JPS5829880A (ja) 電場発光素子
JPS5832393A (ja) 薄膜電場発光素子
JPH056793A (ja) 薄膜el素子の製造方法
JPS6337592A (ja) 薄膜エレクトロルミネツセンス素子の製造法
JPS62108497A (ja) 薄膜el素子
JPS63250090A (ja) 薄膜elパネル
JPH0353440Y2 (ja)
JPS6314833B2 (ja)
JPS60160594A (ja) 薄膜el素子
JPS63248091A (ja) 薄膜el素子の製造方法
JPS60160507A (ja) 薄膜生成法
JPS6199297A (ja) 薄膜EL素子に於けるZns発光層の製造方法
JPH02306585A (ja) 薄膜el素子の製造法
JPS6147097A (ja) エレクトロルミネセンス素子
JPS63128595A (ja) 薄膜el素子
JPS6276188A (ja) 薄膜elパネルの製造方法
JPS63152895A (ja) 薄膜el素子
JPH02174089A (ja) 薄膜el素子の製造方法
JPS60202682A (ja) 薄膜電場発光パネル
JPS62115689A (ja) 薄膜el素子
JPS6012696A (ja) 薄膜エレクトロルミネツセンス素子
JPH027390A (ja) 薄膜エレクトロルミネセンス素子