JPS61248545A - インダクタを具備する集積回路 - Google Patents
インダクタを具備する集積回路Info
- Publication number
- JPS61248545A JPS61248545A JP9011085A JP9011085A JPS61248545A JP S61248545 A JPS61248545 A JP S61248545A JP 9011085 A JP9011085 A JP 9011085A JP 9011085 A JP9011085 A JP 9011085A JP S61248545 A JPS61248545 A JP S61248545A
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- pattern
- permalloy
- inductor
- wiring length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 9
- 230000035699 permeability Effects 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims abstract 4
- 239000010409 thin film Substances 0.000 claims abstract 3
- 239000011810 insulating material Substances 0.000 claims abstract 2
- 230000005291 magnetic effect Effects 0.000 claims description 8
- 229910000889 permalloy Inorganic materials 0.000 abstract description 18
- 230000008020 evaporation Effects 0.000 abstract description 2
- 238000001704 evaporation Methods 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
マイクロ波ＩＣに所定のインダクタンスを持つインダク
タを形成する場合、ストリップラインの長さを延長する
だけで必要なインダクタンスを実現するのではなく、ス
トリップラインに近接してパーマロイ等の高透磁率材料
皮膜のパタニンを設け、より短いライン長で必要なイン
ダクタンスを実現する。警鳴的に表現すれば、空心コイ
ルを有心コイルに替えるのと等価な変更がＩＣ上で行わ
れる。
タを形成する場合、ストリップラインの長さを延長する
だけで必要なインダクタンスを実現するのではなく、ス
トリップラインに近接してパーマロイ等の高透磁率材料
皮膜のパタニンを設け、より短いライン長で必要なイン
ダクタンスを実現する。警鳴的に表現すれば、空心コイ
ルを有心コイルに替えるのと等価な変更がＩＣ上で行わ
れる。
本発明はＧａＡｓＦＥＴを能動素子とするＧＨｚ帯の集
積回路（以下、ＩＣ）に関わり、特にＩＣ内部に形成さ
れるインダクタに関わるものである。
積回路（以下、ＩＣ）に関わり、特にＩＣ内部に形成さ
れるインダクタに関わるものである。
近年、ＩＧＨ２〜２０ＧＨ２程度のマイクロ波回路も他
の電子回路と同様にＩＣとして形成されている。但し、
マイクロ波ＩＣの場合は同一品種の生産量が少ないこと
や、特性の調整を入念に行わなければならない等の理由
から、シリコンＩＣのようにモノリシックＩＣとして製
造されるのではなく、ディスクリート素子を用いるハイ
ブリッドＩＣとして製造されることが多かった。
の電子回路と同様にＩＣとして形成されている。但し、
マイクロ波ＩＣの場合は同一品種の生産量が少ないこと
や、特性の調整を入念に行わなければならない等の理由
から、シリコンＩＣのようにモノリシックＩＣとして製
造されるのではなく、ディスクリート素子を用いるハイ
ブリッドＩＣとして製造されることが多かった。
而し乍ら、技術の進歩に伴ってマイクロ波ＩＣもモノリ
シ７りＩＣに移行する動きを示しており、ＧａＡｓ基板
上に集積したモノリシックマイクロ波ＩＣ（以下、ＭＭ
Ｉ Ｃ）の開発が進められている。
シ７りＩＣに移行する動きを示しており、ＧａＡｓ基板
上に集積したモノリシックマイクロ波ＩＣ（以下、ＭＭ
Ｉ Ｃ）の開発が進められている。
その場合、大面積を占有するキャパシタとインダクタを
如何に実現するかが大きな問題である。
如何に実現するかが大きな問題である。
キャパシタについては、ＧａＡｓ基板内に形成したｐ−
ｎ接合に順方向バイアスを印加して所定の静電容量を得
る方法が知られており、更に、ＧａＡｓ基板の能動層の
下に形成されている半絶縁層が優秀な誘電特性を示す点
を利用してキャパシタを形成することも提案されている
。従ってＭＭＩＣに於いては、インダクタをより小な面
積に実現する問題が未解決である。
ｎ接合に順方向バイアスを印加して所定の静電容量を得
る方法が知られており、更に、ＧａＡｓ基板の能動層の
下に形成されている半絶縁層が優秀な誘電特性を示す点
を利用してキャパシタを形成することも提案されている
。従ってＭＭＩＣに於いては、インダクタをより小な面
積に実現する問題が未解決である。
マイクロ波回路に使用されるインダクタンスは、例えば
数十ＭＨｚ〜数ＧＨｚの広帯域アンプでは数ｎＨ程度の
値となり、これを実現するための配線長は数ｍｍにも及
ぶことになるので、１ｍｍ平方程度の面積のＧａＡｓチ
ップ上にどのように配置するかは大きな問題である。
数十ＭＨｚ〜数ＧＨｚの広帯域アンプでは数ｎＨ程度の
値となり、これを実現するための配線長は数ｍｍにも及
ぶことになるので、１ｍｍ平方程度の面積のＧａＡｓチ
ップ上にどのように配置するかは大きな問題である。
第５図はマイクロ波回路の一例で、ＧａＡｓＦＥＴを用
いた公知の２段増幅器である。図中のり、、Ｌ２等はイ
ンピーダンス整合用でありＬ３．ＬＳは高周波力・ノド
用であるが、Ｌ＋、Ｌｚ等のインダクタンスは前記広帯
域アンプの場合１０ｎＨに近い値になる。このような回
路をＭＭＩＣとして実現するにはり、、Ｌ、等のインダ
クタの占有面積を小にする課題が解決されねばならない
。
いた公知の２段増幅器である。図中のり、、Ｌ２等はイ
ンピーダンス整合用でありＬ３．ＬＳは高周波力・ノド
用であるが、Ｌ＋、Ｌｚ等のインダクタンスは前記広帯
域アンプの場合１０ｎＨに近い値になる。このような回
路をＭＭＩＣとして実現するにはり、、Ｌ、等のインダ
クタの占有面積を小にする課題が解決されねばならない
。
第６図は公知の１段ＲＣＬフィードバック増幅回路をＭ
ＭｒＣに形成した例であるが、フィードバック回路のイ
ンダクタは導電体皮膜６２をスパイラル状に形成するこ
とによって実現している。現実のチップサイズは０．６
ｍ ｍ Ｘ ０．６ ｍ ｍであり、インダクタ部分
も同じ拡大率で描かれている。その他の素子の拡大率は
不同で、Ｓ、Ｄ、Ｇは夫々ＧａＡｓＦＥＴのソース、ド
レイン、ゲート、Ｃはキャパシタである。
ＭｒＣに形成した例であるが、フィードバック回路のイ
ンダクタは導電体皮膜６２をスパイラル状に形成するこ
とによって実現している。現実のチップサイズは０．６
ｍ ｍ Ｘ ０．６ ｍ ｍであり、インダクタ部分
も同じ拡大率で描かれている。その他の素子の拡大率は
不同で、Ｓ、Ｄ、Ｇは夫々ＧａＡｓＦＥＴのソース、ド
レイン、ゲート、Ｃはキャパシタである。
このように導電体皮膜をスパイラル状に引き回し、必要
なインダクタンスを実現する方法の他には、配線を蛇行
させてその長さを稼ぎ、インダクタンスを大にすること
も行われている。いずれの場合にもチップサイズが大き
くなることは避けられなかった。
なインダクタンスを実現する方法の他には、配線を蛇行
させてその長さを稼ぎ、インダクタンスを大にすること
も行われている。いずれの場合にもチップサイズが大き
くなることは避けられなかった。
このような形状のインダクタは大きな面積を占有し、Ｍ
Ｍ Ｉ Ｃの集積度向上を阻害する。本発明の目的はよ
り小さい面積で同じインダクタンス値を実現すること、
即ちＭ Ｍ Ｔ Ｃの集積度向上が可能な小型インダク
タを実現することである。
Ｍ Ｉ Ｃの集積度向上を阻害する。本発明の目的はよ
り小さい面積で同じインダクタンス値を実現すること、
即ちＭ Ｍ Ｔ Ｃの集積度向上が可能な小型インダク
タを実現することである。
本発明ではインダクタンスを持つべき配線パターン（ス
トリップライン）に近接してパーマロイ等の高透磁率材
料皮膜のパターンを設け、より短い配線長でより大きい
インダクタンスを実現している。高透磁率材料は軟質磁
性材料とも呼ばれ、−ている。
トリップライン）に近接してパーマロイ等の高透磁率材
料皮膜のパターンを設け、より短い配線長でより大きい
インダクタンスを実現している。高透磁率材料は軟質磁
性材料とも呼ばれ、−ている。
本発明と若干の共通点を持つ技術に磁気ディスクの書き
込み、読み取り用集積へノドがあるが、該技術に於いて
はコアのギャップ部の形状或いは寸法が重要であり、全
体の小型化という点では本発明よりも大きい寸法が取り
扱われる。更にその形状の点でも、集積へノドでは高ｉ
！ｆｆｆ率材料を巻回して導電体パターンが形成される
という点で本発明の技術とは異なる。
込み、読み取り用集積へノドがあるが、該技術に於いて
はコアのギャップ部の形状或いは寸法が重要であり、全
体の小型化という点では本発明よりも大きい寸法が取り
扱われる。更にその形状の点でも、集積へノドでは高ｉ
！ｆｆｆ率材料を巻回して導電体パターンが形成される
という点で本発明の技術とは異なる。
電流の周囲には磁界が存在し、その磁界内に強磁性体が
存在すれば磁界の強度が増す。即ちその電流が流れてい
る導体のインダクタンスが増加する。従って本発明の如
くストリップラインの近傍に高透磁率材料皮膜のパター
ンを設置すれば、そのインダクタンスが増加して、より
短い配線長で必要なインダクタンスを実現することが可
能となる。
存在すれば磁界の強度が増す。即ちその電流が流れてい
る導体のインダクタンスが増加する。従って本発明の如
くストリップラインの近傍に高透磁率材料皮膜のパター
ンを設置すれば、そのインダクタンスが増加して、より
短い配線長で必要なインダクタンスを実現することが可
能となる。
マ小トちＪ＋Ｐ齢呻Ｘ尤・遮油す２！ム招中±もば宵化
キャパシタや計算外のインダクタンスが減少し、設計通
りの回路定数を持つＩＣの実現が容易となる。
キャパシタや計算外のインダクタンスが減少し、設計通
りの回路定数を持つＩＣの実現が容易となる。
第１図は本発明の１実施例であるＭＭＩＣの配線パター
ンを、本発明が実施されている状況を強調して示したも
のである。該図で、１１はＧａＡｓＦＥＴ、１２はイン
ダクタを形成する部分の配線導電体であるが、パーマロ
イパターン１３が導電体１２に近接して設けられており
、パーマロイが無い場合に比べて、そのインダクタンス
は大幅に増加している。なお、Ｃは第５図のＣＳ、Ｃ，
に相当するキャパシタであり、ＧａＡｓＦＥＴのゲート
やインダクタ以外の配線等は省略されている。
ンを、本発明が実施されている状況を強調して示したも
のである。該図で、１１はＧａＡｓＦＥＴ、１２はイン
ダクタを形成する部分の配線導電体であるが、パーマロ
イパターン１３が導電体１２に近接して設けられており
、パーマロイが無い場合に比べて、そのインダクタンス
は大幅に増加している。なお、Ｃは第５図のＣＳ、Ｃ，
に相当するキャパシタであり、ＧａＡｓＦＥＴのゲート
やインダクタ以外の配線等は省略されている。
本発明によって比較的大きいインダクタンスを実現する
他の実施例が第２図、第３図に示される。
他の実施例が第２図、第３図に示される。
これ等の実施例ではストリップライン２２．３２の一部
に円弧状の部分が作られ、その内部にパーマロイパター
ン２３．３３が被着形成されている。
に円弧状の部分が作られ、その内部にパーマロイパター
ン２３．３３が被着形成されている。
第２図の如くパーマロイパターン２３を分割して設けた
場合には、パーマロイパターン数を増減することでイン
ダクタンスが調節される。第３図の実施例では、例えば
フォーカストイオンビームエツチングと呼ばれる方法に
よって、パーマロイパターン３３の一部を蒸発除去し、
過大なインダクタンスを減少させながら調整することが
出来る。この調整方法は本発明の他の実施例に対しても
適用可能である。
場合には、パーマロイパターン数を増減することでイン
ダクタンスが調節される。第３図の実施例では、例えば
フォーカストイオンビームエツチングと呼ばれる方法に
よって、パーマロイパターン３３の一部を蒸発除去し、
過大なインダクタンスを減少させながら調整することが
出来る。この調整方法は本発明の他の実施例に対しても
適用可能である。
更に大きなインダクタンスを必要とする時には、第４図
の構造を採用してもよい。これは図から明らかなように
、導電体４２を蛇行形状としその間に複数のパーマロイ
パターン４３を設けたものである。
の構造を採用してもよい。これは図から明らかなように
、導電体４２を蛇行形状としその間に複数のパーマロイ
パターン４３を設けたものである。
以上の各実施例に於けるパーマロイパターンの形成は、
公知の方法例えば蒸着法及びフォトリソグラフィによっ
て実行される。比較的小面積のパーマロイパターンによ
って大きなインダクタンスを得るためには、パーマロイ
皮膜は厚さが大であることが望ましいので、基板に浅い
孔を穿ってそれをパーマロイで充填した構造とすること
も有効な手段である。
公知の方法例えば蒸着法及びフォトリソグラフィによっ
て実行される。比較的小面積のパーマロイパターンによ
って大きなインダクタンスを得るためには、パーマロイ
皮膜は厚さが大であることが望ましいので、基板に浅い
孔を穿ってそれをパーマロイで充填した構造とすること
も有効な手段である。
以上説明したように、本発明によって比較的狭い領域に
大きいインダクタンスを持つインダクタ゛を形成するこ
とが可能となった。更にインダクタンスを形成した後、
所期の値に調整することも可能なので、マイクロ波回路
をモノリシックＩＣ化することが容易になった。
大きいインダクタンスを持つインダクタ゛を形成するこ
とが可能となった。更にインダクタンスを形成した後、
所期の値に調整することも可能なので、マイクロ波回路
をモノリシックＩＣ化することが容易になった。
第１図はＭＭＩＧに適用した本発明の実施例を示す図、
第２図〜第４図はより大きいインダクタンスを実現する
本発明の実施例を示す図、 第５図は公知のマイクロ波回路を示す回路図、第６図は
大きいインダクタンスが形成された公知の配線パターン
を示す図であって、 図に於いて、 １１はＧａＡｓＦＥＴ １２．２２，３２，４２．６２はストリップラインであ
る導電体パターン １３．２３．３３．４３はパーマロイパターンである。 ＄、φγ−Ｆツラ′０） 実もψそ夕す Ｊ草 ｌ 図 実施ｆ’ｆ ’２’ 実施ｆｊ ３ 実
施σ１４茎２図 稟３＠ 蕃４Ｇ 公知の７４クロ峡増禰口町路図 革 ５ 図 ２知のインデクタパターン ＄ ぎ 因
本発明の実施例を示す図、 第５図は公知のマイクロ波回路を示す回路図、第６図は
大きいインダクタンスが形成された公知の配線パターン
を示す図であって、 図に於いて、 １１はＧａＡｓＦＥＴ １２．２２，３２，４２．６２はストリップラインであ
る導電体パターン １３．２３．３３．４３はパーマロイパターンである。 ＄、φγ−Ｆツラ′０） 実もψそ夕す Ｊ草 ｌ 図 実施ｆ’ｆ ’２’ 実施ｆｊ ３ 実
施σ１４茎２図 稟３＠ 蕃４Ｇ 公知の７４クロ峡増禰口町路図 革 ５ 図 ２知のインデクタパターン ＄ ぎ 因
Claims (2)
- （１）集積回路内に設けられた導電体薄膜パターン（１
２）と、該導電体パターンに近接して設けられた高透磁
率材料皮膜のパターン（１３）から成り、前記回路に所
望の特性を付与するインダクタンス値を有するように形
成されたインダクタを具備する集積回路。 - （２）前記導電体薄膜パターン（１２）と前記高透磁率
材料皮膜のパターン（１３）とは同一の絶縁材料面上に
形成されていることを特徴とする特許請求の範囲第１項
記載のインダクタを具備する集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9011085A JPS61248545A (ja) | 1985-04-26 | 1985-04-26 | インダクタを具備する集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9011085A JPS61248545A (ja) | 1985-04-26 | 1985-04-26 | インダクタを具備する集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61248545A true JPS61248545A (ja) | 1986-11-05 |
Family
ID=13989379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9011085A Pending JPS61248545A (ja) | 1985-04-26 | 1985-04-26 | インダクタを具備する集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61248545A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095357A (en) * | 1989-08-18 | 1992-03-10 | Mitsubishi Denki Kabushiki Kaisha | Inductive structures for semiconductor integrated circuits |
| JP2007035738A (ja) * | 2005-07-25 | 2007-02-08 | Oki Electric Ind Co Ltd | インダクタの特性調整方法及び可変インダクタ |
-
1985
- 1985-04-26 JP JP9011085A patent/JPS61248545A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095357A (en) * | 1989-08-18 | 1992-03-10 | Mitsubishi Denki Kabushiki Kaisha | Inductive structures for semiconductor integrated circuits |
| JP2007035738A (ja) * | 2005-07-25 | 2007-02-08 | Oki Electric Ind Co Ltd | インダクタの特性調整方法及び可変インダクタ |
| JP4668719B2 (ja) * | 2005-07-25 | 2011-04-13 | Ｏｋｉセミコンダクタ株式会社 | インダクタの特性調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10192951B2 (en) | Inductor element, inductor element manufacturing method, and semiconductor device with inductor element mounted thereon | |
| EP0778593B1 (en) | Method for realizing magnetic circuits in an integrated circuit | |
| JP2904086B2 (ja) | 半導体装置およびその製造方法 | |
| US7721414B2 (en) | Method of manufacturing 3-D spiral stacked inductor on semiconductor material | |
| US6649422B2 (en) | Integrated circuit having a micromagnetic device and method of manufacture therefor | |
| US7868727B2 (en) | Inter-helix inductor devices | |
| US5892425A (en) | Interwound center-tapped spiral inductor | |
| US7382222B1 (en) | Monolithic inductor for an RF integrated circuit | |
| JPH0582736A (ja) | インダクタ | |
| KR20030057303A (ko) | 반도체 물질 상의 비아/라인 인덕터 | |
| JP2007110129A (ja) | 集積インダクター | |
| JP2007306290A (ja) | 伝送線路 | |
| US10553353B2 (en) | Parallel stacked inductor for high-Q and high current handling and method of making the same | |
| EP1357599B1 (en) | Parallel spiral stacked inductor on semiconductor material | |
| US6069397A (en) | Integrable using amorphous magnetic material circuit inductor | |
| US20050077992A1 (en) | Symmetric planar inductor | |
| US20090128993A1 (en) | Multi-tier capacitor structure, fabrication method thereof and semiconductor substrate employing the same | |
| JPH0389548A (ja) | 半導体集積回路 | |
| JPS61248545A (ja) | インダクタを具備する集積回路 | |
| JPH07273292A (ja) | 半導体集積回路 | |
| US7423490B2 (en) | Wideband high frequency chokes | |
| JPH0661058A (ja) | 半導体集積回路装置 | |
| JPH08222695A (ja) | インダクタ素子及びその製造方法 | |
| JP2976926B2 (ja) | 半導体装置 | |
| JP2006032579A (ja) | 可変インダクタ |