JPS61241883A

JPS61241883A - バ−コ−ド読取装置

Info

Publication number: JPS61241883A
Application number: JP60083919A
Authority: JP
Inventors: Hiroshi Katsuta; 勝田　博志; Mineo Akashi; 明石　峰雄; Yukio Maehashi; 幸男前橋
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-04-19
Filing date: 1985-04-19
Publication date: 1986-10-28
Also published as: JPH0535473B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はバーコードシンボルをバーコー）”スー？ヤナ
で読み取シそのシリアルデータを解読するバーコード読
取軒−装置に関する。

〔従来の技術〕

近年、データ入力の単純化、高速化のためにバーコード
シンボルの読取装置を持ったデータ処理装置が登場して
いる。

従来、この種のバーコード読取装置には、速度、柔軟性
及びコストの面からデータ処理装置の割シ込み機能を利
用したデコーダが多く用いられ、良好なデコーダを実現
するために、特にソフトウェアが厳密に設計されたもの
となっていた。

このバーコードデコードとその処理内容について説明す
る。

２値レベルバーコードシンボルでハ、バーコードスキャ
ナがシリアルに出力するパルスの、時間幅（以下エレメ
ント幅という）によって論理値を判別し、その論理値に
よってキャラクタピットイメージを構成する。ここで論
理１１′に対応するエレメント幅を有するパルスをワイ
ドエレメント、論理″ｋＯ′に対応するエレメント幅を
有するパルスをナローエレメントと呼ぶ、論理値は、ス
レシ璽ルド設定を行い、その値に対してエレメント幅が
大きければ−１１１小さければ１０＃とする。

簡単なスレシ璽ルド設定法としては、ワイドエレメント
幅Ｗとナローエレメント幅Ｎの中間をスレシ冒ルドＴＨ
とすることである。つまり、ＴＨ−（Ｗ＋Ｎ）÷２の計
算を行えばよい。ここで、Ｗに最新のワイドエレメント
幅、Ｎに最新のナローエレメント幅を与えて、パルスの
入力毎にスレシ曹ルドＴＨを修正すれば、バーコードを
スキャンする際にオペレータによって引き起こされる加
速度に対する補償が行えることになる。

バーコードスキャナによ）バーコードシンボルのスキャ
ンを行うと、シリアルにワイド／ナローエレメントが繰
り返し受付られ論理値に変換して記憶する。所定エレメ
ント数受付けると１キャラクタ分のビットイメージデー
タが完成したことになり、以降、ビットイメージをコー
ド変換したシ、スタートキャラクタ、ストップキャラク
タの検出処理を行う。

以上の様な処理は、十分高速で処理される必要があシ、
バーコードスｄＰ中ヤンによるデータ入力の最大値（エ
レメント幅が最小時の最大速度でのスキャン）に対して
問題を生じないようにしなければならない。さらに、バ
ーコードモジ瓢−ルの高密度化あるいはスキャンの高速
化に伴い、エレメントハルスの時間間隔が短くなること
に対処するためには、前述の処理をよシ高運に、短時間
で実現する手段が望まれている。

第２図は従来のバーコード解読のインターフェースを内
蔵したデータ処理装置のブロック構成図を示している。

このデータ処理装置は実行部１０、プログラムメモリ２
０、データメモリ３０、バーコードスキャナからの信号
１のパルスの立上シと立下りのエツジを検出し、これに
同期したエツジ検出信号２を出力するエツジ検出部４０
、スキャナ信号の時間間隔を計測、判定するタイマ・イ
ベントカウンタ５０及び割シ込み制御部６０から構成さ
れ、内部データバス７０を介してそれぞれが相互に接続
されている。

実行部１０は、プログラムカウンタ１１．プログラムス
テータスワード１２、汎用レジスタセット１３を有し、
プログラムメモリ２０から命令コードを読み出して実行
し、その処理データをデータメモリ３０に格納する。デ
ータメモリ３０上には、最新のワイドカウント数格納エ
リア３１．最新のナローカウント数格納エリア３２、当
該バーコードシンボルのキャラクタ当シエレメント数を
設定し、バーコードスキャナ信号ｌのパルスの立上りと
立下がシのエツジ検出信号２０発生毎にカウントダウン
してその値を保持するエレメントカウント数格納エリア
３３．１エレメントデータの受付毎にワイド／ナローエ
レメントに対応する論理値をＬ８Ｂから右詰めで格納し
ておくビットイメージ格納エリア３４．ビットイメージ
データを１キヤラクタ完成毎に格納しておくキャラクタ
データ格納エリア３５が割付けられている。割り込み制
御部６０は、エツジ検出部４０から出力されるエツジ検
出信号２を受付けると、実行部１０へ割り込みを通知す
る。タイマ・イベントカウンタ５０は、タイマのインタ
ーバルを設定するインターバルレジスタ５１、エツジ検
出信号２の受付毎に初期化されカウントアツプを開始す
るカウントレジスタ５５、このカウントレジスタ５５の
値がインターバルレジスタ５１の値を越えたことを検知
してインターバル制御信号３を発生する比較器５２、イ
ンターバル制御信号３によってセットされるインターバ
ル信号フラグ５４及びエツジ検出信号２の受付毎にカウ
ントレジスタ５５の内容を格納するキャプチャレジスタ
５６から構成されている。

次に、エツジ検出信号２によって発生する割込み処理の
処理手順を説明する。

エツジ検出信号２が出力されると、タイマ・イベントカ
ウンタ５０のカウントレジスタ５５のカウント値がキャ
プチャレジスタ５６に格納され、カウントレジスタ５５
は初期化されて再びカウントを開始する。また、データ
処理装置は割り込み処理を開始し、それまでのプログラ
ム実行内容を保持しておくために、プログラムカウンタ
１１゜プログラムステータスワード１２．汎用レジスタ
セット１３の内容を一時的にデータメモリ３０上のスタ
ックエリア３６に退避する。インターバル信号フラグ５
４は、前回のエツジ検出割り込み時にスタートしたカウ
ントレジスタ５５の値が、インターバルレジスタ５１に
設定したスレシ冒ルド値を越えた場合にセットされるの
でインターバル信号７ラグ５４がセットされている場合
は、今回のエツジ検出割り込みが発生するまでに起きた
パルスが論理１１′であったことを意味する。同様に、
インターバル信号フラグ５４がセットされていない場合
は、パルスは論理″ＡＯ＃であったことを意味する。

このインターバル信号フラグ５４をチェックしてこれが
セットされている場合はキャプチャレジスタ５６の内容
を最新のワイドエレメント幅として、最新のワイドカウ
ント数格納エリア３１の内容を更新し、さらにプログラ
ムステータスワード１２のキャリーフラグをセットする
。また、インターバル信号７ラグ５４がセットされてい
ない場合はキャプチャレジスタ５６の内容を最新のナロ
ーエレメント幅として、最新のナローカウント数格納エ
リア３２の内容を更新し、さらにプログラムステータス
ワード１２のキャリーフラグをリセットする。続いて最
新のワイドカウント数格納エリア３１の内容と最新のナ
ローカウント数格納エリア３２の内容とを加算して２で
除算した結果をスレシ目ルド修正値としてインターバル
レジスタ５１に設定する。

次に、ビットイメージ格納エリア３４の内容を算術論理
演算ユニット（以下、ＡＬＵという）に読み出してヤヤ
リーフラグと伴に右ローテーシ冒ンし、再び前記イメー
ジ格納エリア３４に戻す。

この処理により１エレメントデータの受付毎にデコード
ビットのＬＳＢから右詰めでビットイメージが格納され
ていくことになる。

次に、エレメントカウント数格納エリア３３の内容を読
み出し、１減算した後、その結果が０であるか否かをチ
ェックする。その結果がＯでない場合は１キャラクタ分
のビットイメージが未完成であることを意味し、１減算
、すなわちカウントダウンした結果を再びエレメントカ
ウント数格納エリア３３に格納する。その後、スタック
エリア３６に退避しておいた内容をそれぞれプログラム
カウンタ１１．プログラムステータスワード１２゜汎用
レジスタセット１３に戻して割り込み処理からメインル
ーチンに復帰する。

また、エレメントカウント数格納エリア３３の内容を１
減算した結果がＯである場合、ｌキャラ２２分のビット
イメージが完成したことを意味し、１キヤラクタデータ
受付処理を開始し、ビットイメージ格納エリア３４の内
容を読出し、完成したキャラクタデータとしてキャラク
タデータ格納エリア３５に格納する。そしてエレメント
カウント数格納エリア３３に、当該バーコードシンボル
のキャラクタ当りエレメント数（例えば、３ｏｆｇコー
ドであれば９）を初期値として格納する。

ここで完成された中ヤラクタデータを当該バーコードの
エノコード様式に従ってＡＳＣＩＩコードに変換したシ
、マージン又はスタートキャラクタ及びストップキャラ
クタの検出等の処理が通常行われるが、その詳細な説明
は省略する。その後、スタックエリア３６に退避してお
いた内容をそれぞれプログラムカウンタ１１．プログラ
ムステータスワード１２．汎用レジスタセット１３に戻
して割り込み処理からメインプログラム処理へ復帰する
。

〔発明が解決しようとする問題点〕

ここで高密度なバーコードの高速スキャンでは、エレメ
ントパルス時間間隔が数百マイクロ秒であり、これより
十分高速なバーコードデコード処理を行うことが必要で
あるが、従来の割り込みによるソフトウェア処理ではデ
ータ処理装置の処理能力によって、スキャン速度に制限
をきたす可能性がある。また、より高分解能なバーコー
ドデコーダの実現のためにはトータルな処理の高速化が
望１れる。しかし、従来のデータ処理装置による割り込
みソフトウェア処理においては割υ込み処理開始時の実
行部のステータス及びデータのスタックエリアへの退避
あるいはスタックエリアからの復帰、処理実行時の命令
７エツチ及び命令のデコード、メモリアクセス時のメモ
リポインタへのアドレス設定、メモリ上のデータを一時
的に汎用レジスタにロードしてのデータ転送及び演算１
判断処理等の、ソフトウェア処理実行に常に伴うオーバ
ヘッドが存在し、スキャン速度に制限を与える要因とし
て避けられないものの一つとなっている。

本発明の目的は、以上の様なバーコードデコーダにおけ
る割り込みによるソフトウェア処理に伴う欠点を除去し
、スレシ冒ルドの自動的更新、シリアルデータの生成等
を行うランダムロジック回路による専用ハードウェアを
付加することなく、データ処理部ｆ’７”）ハードウェ
アを有効に利用して、バーコードスキャナが出力するパ
ルス情報からのシリアルデータ読み取シ処理を実現した
バーコード読取−装置を提供する事にある。

〔問題点を解決するための手段〕

本発明のバーコード読取装置は、入力されるバーコード
パルスを検知し処理要求を発生するパルス検出部と、こ
のパルス検出部のパルス検知に同期して計数動作を開始
しそのパルスの周期を計測するパルス周期計測部と、プ
ログラム及び各種データを記憶するメモリ部と、前記パ
ルス検出部の処理要求と前記プログラムによる処理とを
選択的に実行する中央処理部とを備えたバーコード読取
装置において、前記中央処理部は、前記パルス検出部が
前記処理要求を発生した時、プログラム実行にかかわる
状態を保持し九まま前記パルス周期計測部の情報をもと
に、前記バーコードパルスのデコード処理を行う読み取
り処理手段を含むことを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

実行部は、Ｉ１０要求制御部８０からのＩ１０処理実行
要求線６及びＩ１０処理処理形態指定線７の信号を受け
て実行部の動作を制御するＩ１０要求受付部８１と、メ
インプログラム、割シ込み処理プログラム等のプログラ
ムを格納するプログラムメモリ２０、処理データを保持
するデータメモリ３０、次に実行するプログラムの番地
を示すプログラムカラ／り１１．実行部全体の動作状態
を示すプログラムステータスワード１２、各種データの
格納及びメモリのアドレス指定等に用いられる汎用レジ
スタセット１３、算術論理演算機能を備えた算術論理演
算ユニツ）　（ＡＬＵ）１４、実行すべき命令を保持し
ておく命令レジスタ１５、この命令レジスタ１５の内容
によシ各種制御信号を発生する命令デコーダ１６．この
命令デコーダ１６の出力により実行部全体の動作を制御
する実行制御部１７とから構成される。タイツイベント
カウンタ５０はタイマのインターバルを設定するインタ
ーバルレジスタ５１と、エツジ検出信号２の受付毎に初
期化され、カウントアツプを開始するカウントレジスタ
５５と、このカウントレジスタ５５の値がインターバル
レジスタ５１の値を越えたことを検知してインターバル
制御信号２を発生する比較器５２と、インターバル制御
信号２によってセットされるインターバル信号フラグ５
４と、エツジ検出信号２の受付毎にカウントレジスタ５
５の内容を格納するキャプチャレジスタ５６とから構成
される。また、データメモリ３ｏには、最新のワイドカ
ウントレジスタ９１．最新のナローカウントレジスタ９
２、エツジ検出信号２の発生毎に１工レメントデータ受
付回数としてカウントするエレメントカウンタ９３、イ
ンターバルレジスタ５１を指定するインターバルンジス
タボインタ９４、前記インターバル信号フラグ５４を指
定するフラグポインタ９５、前記キャプチャレジスタ５
６を指定するキャプチャレジスタポインタ９６．１エレ
メントデータの受付毎に、ワイド／ナローエレメントに
対応する論理値をＬＳＢから右詰めで格納しておくビッ
トイメージレジスタ９７から成ソソフトウェアにより任
意に読み書き可能な自動データ転送処理用の自動転送レ
ジスタ群９゜が設定され、さらにキャラクタデータ格納
エリア３５及びスタックエリア３６が割り付けられてぃ
る。

エツジ検出部４０は、バーコードスキャナ信号１の立上
シと立下りのエツジを検出し、これに同期し九エツジ検
出信号２をＩ１０要求制御部８０とタイマ・イベントカ
ウンタ５０へ出力する。Ｉ１０要求制御部８０は、エツ
ジ検出信号２を工１０要求として受付け、、Ｉ１０処理
処理費求線６及びＩ１０処理処理形態指定線７を制御す
る。

エツジ検出部４０がエツジ検出信号２をタイマ・イベン
トカウンタ５０へ出力すると、カウントレジスタ５５の
カウント値がキャプチャレジスタ５６に格納され、カウ
ントレジスタ５５は初期化されて再びカウントを開始す
る。インターバル信号フラグ５４は、カウントレジスタ
５５０カウント数カ、インターバルレジスタ５１に設定
したスレシ百ルド値を越えた場合にインターバル制御信
号３によってセットされる。また、同時にエツジ検出信
号２がＩ１０要求制御部８０に入力されると、このＩ１
０要求制御部８０は、内部データバス７０に自動転送レ
ジスタ群９０のアドレスＫｌ−出力する＠また、工１０
処理実行要求線６とＩ１０処理処理形態指定線７の信号
をハイレベルにする。

図において、実行部祉通常プログラムカウンタ１１の内
容に対応するプログラムメモリ２０に記憶されている命
令を命令レジスタ１５へ転送し、命令デコーダ１６及び
実行制御部１７が各種制御を行い、データ転送や演算等
の命令処理を実現している。−命令実行する毎に次に実
行する命令の番地に前記プログラムカウンタ１１の値を
更新し、上記動作を繰り返してプログラムの実行が行わ
れる。Ｉ１０要求受付部８１は命令の完了毎に工１０処
理実行要求信号６をサンプリングし、ロウレベルの時は
そのプログラム実行を継続する。

次に、Ｉ１０要求が発生した時の動作を説明する。Ｉ１
０要求受付部８１はＩ１０処理実行要求償号６がハイレ
ベルである事を検出すると同時にＩ１０処理処理形態指
定信号７をサンプリングし、ハイレベルであると、■１
０要求受付部８１が１エレメントデータ受付処理要求で
あると判断し、命令レジスタ１５に強制的に１エレメン
トデータ受付処理コードを設定する。実行制御部１７は
プログラムカウンタ１１のアドレス更新を禁止し、続い
てプログラムカウンタ１１、プログラムステータスワー
ド１２、汎用レジスタセット１３の値を保持したまま以
下の処理を開始する。

１）Ｉ１０要求制御部８０が内部データバス７０上に出
力した自動転送レジスタ群９０のアドレスを、実行制御
部１７が読み込むつ２）実行制御部１７がフラグポインタ９５で指定するイ
ンターバル信号フラグ５４を読み取り、論理値をチェッ
クする。

３）インターバル信号フラグ５４がセットしていれば、
論理Ｖ″ｌ〃と【７て、キャプチャレジスタポインタ９
６が指定するキャプチャレジスタ５６の内容を最新のワ
イドカウントレジスタ９１に転送し、さらにビットイメ
ージレジスタ９７の内容をＡＬＵ１４に読み出してＭＳ
ＲＫ″１１＃を入力し右シフトした結果を再び前記ビッ
トイメージレジスタ９７に戻す、一方、インターバル信
号フラグ５４がリセットしていれば、論理１０＃とじて
、中ヤプチャレジスタポインタ９６が指定するキャプチ
ャレジスタ５６の内容を最新のナローカウントレジスタ
９２に転送し、さらにビットイメージレジスタ９７の内
容を読み出し、ＭＳＢに％ｏｌを入力し右シフトした結
果を再び前記ビットイメージレジスタ９７に戻す。

４）最新のワイドカウントレジスタ９１の内容と最新の
ナローカウントレジスタ９２の内容をＡＬＵ１４に読み
出して加算し、２で除算した結果をスレシ曹ルド修正値
としてインターバルレジスタポインタ９４が指定するイ
ンターバルレジスタ５１に転送する。

５）エレメントカウンタ９３の内容をＡＬＵ１４に読み
出して１減算し、Ｏでなければ再び結果をエレメントカ
ウンタ９３に戻して１エレメントデータ受付処理を終了
し、中断されていたプログラムカウンタ１１に基づく命
令語の読み出し及び実行のプログラム処理を再開する。

６）エレメントカウンタ９３の内容を１減算した結果が
ＯＫなるとＡＬＵ１４は自動的に１キャラクタデータ受
付割り込み制御信号５をＩ１０要求制御部８０に出力す
る。このＩ１０要求制御部８０は、内部データバス７０
にキャラクタデータ受付割り込み処理アドレスを出力し
、Ｉ１０処理実行要求線６の信号をハイレベルに、Ｉ１
０処理処理形態指定線７の信号をロウレベルにする。Ｉ
１０要求受付部８１はこれを１キャラクタデータ受付割
り込み処理要求と判断して命令レジスタ１５に強制的に
１キャラクタデータ受付割り込み処理コードを設定する
。″また、実行制御部１７はプログラムカウンタ１１の
アドレス更新を禁止し、続いてプログラムカウンタ１１
．プログラムステータスワード１２及び汎用レジスタセ
ット１３をデータメモリ３ｏ上のスタックエリア３６に
退避させる。実行部は、Ｉ１０要求制御部８ｏが内部デ
ータバス上に出力している１１キャ２クタデータ受付割
シ込み処理アドレスをプログラムカウンタ１１へ転送す
ることにより、１キヤラクタデータ受付処理プログラム
を開始する。

このｌキャラクタデータ受付処理の内容は、従来例にお
ける１キヤラクタデータ受付処理と同様で、ビットイメ
ージレジスタ９７の内容を読み出して、データメそり３
０上のキャラクタデータ格納エリア３ＦＳに格納し、エ
レメントカウンタ９３ニ描該バーコードシンボルのキャ
ラクタ当りエレメント数を初期値として設定する。この
後、完成された中ヤラクタデータを当該バーコードのエ
ンコード様式に従ってＡＳＣＩＩコードに変換したり、
マージン又はスタートキャラクタ及びストップ中ヤラク
タの検出環の処理が通常行われるが、この詳細な説明は
省略する。

この一連の処理を終了すると、データメモリ３゜上のス
タックエリア３６に退避しておいたデータをそれぞれプ
ログラムカウンタ１１、プログラムステータスワード１
２及び汎用レジスタセット１３に戻す事により、中断さ
れていたメインプログラム処理へ復帰する。

〔発明の効果〕

以上説明したように、本発明はバーコードシンボルの出
力パルス受付時に発生する処理、即ち受付パルスの論理
値の判定を、スレシ冒ルド修正を行いながら所定回数受
付け、１キャラクタ分データの受付を完了するバーコー
ドパルス受付処理をソフトウェア割り込みによるオーバ
ヘッドなしで、バーコードスキャナの出力パルスの受付
時に発生する要求によりプログラムの実行を中断し、Ｃ
ＰＵの通常のプログラム実行動作を停止し、ＣＰＵのス
テータス及びデータを保持したまま、ＣＰＵ自身がバー
コード受付処理を行うことで実現することにより、特別
な外付けのハードウェアを必要とせず、従来の割り込み
処理に内在していた割り込みベクタへの分岐及び復帰処
理、プログラムカランタ、プログラムステータスワード
や汎用レジスタの退避と復帰、個々の命令の７エツチ及
びデコード、メモリアクセス時のメモリポインタへのア
ドレス設定、汎用レジスタによるデータ処理等に費して
いた時間を大幅に削減することができ、さらＫｌエレメ
ントデータ受付処理にょる１キャラクタ分のビットイメ
ージデータ完成時しかｌキャラクタデータ受付割り込み
処理要求が発生しないので、割り込み処理起動の回数が
大幅に減少し、ＣＰＵの実行効率の低下を最小限に抑え
ることができる効果がある。

このようなデータ処理時間の短縮によってバーコードの
スキャン速度に対する制限を最小限に抑えることができ
るため、スキャン速度の高速化に伴って、例えばレーザ
スヤヤン方式の場合に１つのバーコードシンボルに対す
るスキャン回数を増大させることにより読み堆力率の向
上がはかれるようになシ、一方、情報の大容量化に伴う
バーコードシンボルの高密度化にも対応できるようにな
）、システムの高分解能化が可能となる。

以上のように本発明のバーコード読取装置は、バーコー
ドスキャナの出力パルスの受付処理に対して最も適した
受付データ処理手段を提供することが可能で、実用効果
は極めて高い。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は従来
のバーコード読取制御装置のブロック図である０図にお
いてｌ・・・・・・バーコードスキャナ信号、２・・・・・
・エツジ検出信号、３・・・・・・インターバル制御信
号、５・・・・・・割込制御信号、６・・・・・・Ｉ１
０処理要求信号、７・・・・・・Ｉ１０処理指定信号、
１０・・・・・・実行部、１１・・・・・・プログラム
カウンタ、１２・・・・・・プログラムステータスワー
ド、１３・・・・・・汎用レジスタセット、１４・・・
・・・算術論理演算ユニツ）（ＡＬＵ）、１５・・・・
・・命令レジスタ、１６・・・・・・命令レジスタ、１
７・・・・・・実行制御部、２０・・・・・・プログラ
ムメモリ、３０・・・・・・データメモリ、３１・・・
・・・最新のワイドカウント数格納エリア、３２・・・
・・・最新のナローカウント数格納エリア、３３・・・
・・・エレメントカウント数格納エリア、３４・・・・
・・ビットイメージ格納エリア、３５・・・・・・中ヤ
ラクタデータ格納エリア、３６・・・・・・スタックエ
リア、４０・・・・・・エツジ検出部、５０・・・・・
・タイマ・イベントカウンタ％　５１・・・・・・イン
ターバルレジスタ、５２・・・・・・比ｔｉ、５４・・
川・インターバル信号フラグ、５５・・・・・・カウン
トレジスタ、５６・・・・・・キャプチャレジスタ、６
０・・・・・・割込み制御部、７０・・・・・・内部デ
ータバス、８０・・・・・・Ｉ１０要求制御部、８１・
・・・・・Ｉ１０要求受付部、９０・・・・・・自動転
送レジスタ群、９１・・川・最新のワイドカウントレジ
スタ、９２・旧・・最新のナローカウントレジスタ、９
３・・・・・・エレメントカウンタ、９４・・・・・・
インターバルレジスタポインタ、９５・・・・・・フラ
グポインタ、９６・・・・・・キャプチャレジスタポイ
ンタ、９７・・印・ビットイメージレジスタ、である。

Claims

【特許請求の範囲】

入力されるバーコードパルスを検知し処理要求を発生す
るパルス検出部と、このパルス検出部のパルス検知に同
期して計数動作を開始しそのパルスの周期を計測するパ
ルス周期計測部と、プログラム及び各種データを記憶す
るメモリ部と、前記パルス検出部の処理要求と前記プロ
グラムによる処理とを選択的に実行する中央処理部とを
備えたバーコード読取装置において、前記中央処理部は
、前記パルス検出部が前記処理要求を発生した時、プロ
グラム実行にかかわる状態を保持したまま前記パルス周
期計測部の情報をもとに、前記バーコードパルスのデコ
ード処理を行う読み取り処理手段を含むことを特徴とす
るバーコード読取装置。