JPS61237412A - Chip capacitor and manufacture thereof - Google Patents

Chip capacitor and manufacture thereof

Info

Publication number
JPS61237412A
JPS61237412A JP7896485A JP7896485A JPS61237412A JP S61237412 A JPS61237412 A JP S61237412A JP 7896485 A JP7896485 A JP 7896485A JP 7896485 A JP7896485 A JP 7896485A JP S61237412 A JPS61237412 A JP S61237412A
Authority
JP
Japan
Prior art keywords
column
dielectric
electrode
metal
chip capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7896485A
Other languages
Japanese (ja)
Inventor
羽室 光郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP7896485A priority Critical patent/JPS61237412A/en
Publication of JPS61237412A publication Critical patent/JPS61237412A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は筒状の誘電体の両端部に電極端子を有するチッ
プコンデンサおよびその製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a chip capacitor having electrode terminals at both ends of a cylindrical dielectric, and a method for manufacturing the same.

(従来技術) 近年、電子機器の小形化および高密度実装化に伴い、コ
ンデンサはチップタイプのコンデンサが多用されている
(Prior Art) In recent years, with the miniaturization and high-density packaging of electronic devices, chip-type capacitors are increasingly being used.

この種のチップタイプのコンデンサとしては、積層コン
デンサで代表される角形のものと円筒形のものとが実用
に供されている。
As this type of chip-type capacitor, a square capacitor represented by a multilayer capacitor and a cylindrical capacitor are in practical use.

このうち円筒形のチップコンデンサは、最近実装方式と
して注目されているマルチマウント方式に比較的適して
いる。この円筒形のチップコンデンサは、セラミック等
の誘電体材料からなる円筒状の誘電体の内周面および外
周面に夫々電極膜を形成し、これら電極膜を上記誘電体
の両端部に冠着されたキャップ状の端子電極に夫々導通
させ、電極膜を絶縁性の樹脂で被覆したもので、その製
造方法は次の通りである。
Among these, cylindrical chip capacitors are relatively suitable for the multi-mount method, which has recently been attracting attention as a mounting method. This cylindrical chip capacitor has electrode films formed on the inner and outer peripheral surfaces of a cylindrical dielectric made of a dielectric material such as ceramic, and these electrode films are attached to both ends of the dielectric. The electrode film is coated with an insulating resin, and the manufacturing method is as follows.

先ず、第2図(a)に示すように、セラミック材料から
なる両端開口の円筒状の誘電体lを用意する。この誘電
体lの内周面および外周囲に、銀(Ag)、銅(Cu)
もしくは亜鉛(Zn )等の金属ペーストを塗布して焼
き付けるか、または乾式や湿式のメッキ等の手法により
、第2図(b)に示すように、電極膜2および3を夫々
形成する。これら電極膜2および3は誘電体」の一端近
傍に形成された幅d、の分離帯4と、誘電体lの他端部
の端面から誘電体1の貫通孔1aの内側に入った幅d。
First, as shown in FIG. 2(a), a cylindrical dielectric body l made of a ceramic material and open at both ends is prepared. Silver (Ag), copper (Cu) is applied to the inner peripheral surface and outer periphery of this dielectric material l.
Alternatively, electrode films 2 and 3 are formed, respectively, by applying a metal paste such as zinc (Zn) and baking it, or by dry or wet plating, as shown in FIG. 2(b). These electrode films 2 and 3 have a separation band 4 with a width d formed near one end of the dielectric 1, and a width d extending inside the through hole 1a of the dielectric 1 from the end face of the other end of the dielectric 1. .

の分離帯5とにより相互に分離される。その後、上記誘
電体1の両端部に、第2図(c)に示すように、金属製
のキャップ端子6および7を冠着して、半田付け(図示
せず)し、第2図(d)に示すように、上記誘電体1の
外周に外装樹脂9を付与する。
They are separated from each other by a separation band 5. Thereafter, as shown in FIG. 2(c), metal cap terminals 6 and 7 are attached to both ends of the dielectric 1 and soldered (not shown). ), an exterior resin 9 is applied to the outer periphery of the dielectric 1.

ところで、上記のような円筒状のチップコンデンサでは
、誘電体■はその貫通孔!aにより空洞10(第2図(
d)参照)が形成されているので、外部から衝撃等が印
加されると、誘電体lに折損や割れが生じる欠点があり
、誘電体厚みを薄くして、高容量、小型化をはかるには
限度があった。また、誘電体lに空洞があるため、コン
デンサ自体が軽量になりすぎ、小型のものの場合には、
自動機等による取り扱いが円滑に行なえないといった問
題もあった。さらに上記空洞IO内には空気が閉じ込め
られているので、外装樹脂lOを加熱等により焼き付け
る際に、誘電体1内の空気が膨張する。
By the way, in a cylindrical chip capacitor like the one above, the dielectric ■ is the through hole! The cavity 10 (Fig. 2 (
(See d)), so if an external shock is applied, the dielectric l will break or crack. There was a limit. In addition, since there is a cavity in the dielectric l, the capacitor itself becomes too lightweight, and in the case of a small one,
There was also the problem that it could not be handled smoothly by automatic machines. Furthermore, since air is confined within the cavity IO, the air within the dielectric 1 expands when the exterior resin IO is baked by heating or the like.

このため、誘電体i内の空気は、誘電体1とキャップ端
子6.7との間に存在する微細なギャップ(図示せず。
For this reason, the air within the dielectric material i is absorbed by the minute gap (not shown) that exists between the dielectric material 1 and the cap terminal 6.7.

)を通って誘電体°lの外に出ようとし、このギャップ
から出た空気により、焼付は途中でまだ硬化していない
外装樹脂10は、第2図(d)において点線で示すよう
に、キャップ端子7および8の近傍で外方に膨出する。
), and due to the air coming out of this gap, the exterior resin 10, which has been baked and has not yet hardened, is damaged, as shown by the dotted line in FIG. 2(d). It bulges outward near the cap terminals 7 and 8.

この膨出部分で外装樹脂9が破れてピンホールが発生す
ると、このピンホールから誘電体l内に湿気が侵入し、
チップコンデンサの耐圧が低下する。さらに、上記チッ
プコンデンサでは、電極2は金属ペーストの塗布や湿式
や乾式のメッキ等の手法により形成されるが、電極2は
誘電体Iの内側からその一端面を通で外側に達しており
、このような電極2を効率よく誘電体」に形成するのは
仲々に困難であった。
If the exterior resin 9 is torn at this bulge and a pinhole is generated, moisture will enter the dielectric l through this pinhole.
The withstand voltage of the chip capacitor decreases. Furthermore, in the above-mentioned chip capacitor, the electrode 2 is formed by applying a metal paste, wet or dry plating, etc., but the electrode 2 reaches the outside from the inside of the dielectric I through one end surface thereof. It has been extremely difficult to form such an electrode 2 efficiently into a dielectric material.

とくに、誘電体lの内径が小さくなると、電極2の形成
は非常に困難になる。
In particular, when the inner diameter of the dielectric 1 becomes small, it becomes very difficult to form the electrode 2.

(発明の目的) 本発明は筒状チップコンデンサとその製造時における上
記問題点に鑑みてなされたものであって、機械的強度が
大きく、かつ、熱処理時に外装塗料中にピンホール等の
孔が生じることのない、信頼性の高いチップコンデンサ
を提供することを目的としている。
(Object of the Invention) The present invention has been made in view of the above-mentioned problems in cylindrical chip capacitors and their manufacture. The aim is to provide highly reliable chip capacitors that will not cause any problems.

本発明はまた、電極の形成が容易で高能率でチップコン
デンサを製造することのできるチップコンデンサの製造
方法を提供することをいま一つの目的としている。
Another object of the present invention is to provide a method for manufacturing a chip capacitor in which electrodes can be easily formed and the chip capacitor can be manufactured with high efficiency.

(発明の構成) 本願の第1の発明は、デツプコンデンサの措造lこf4
リ−仝匡h(月:大入)1. L−g層性のれ汰のり(
裏面に、その一方の端部に形成された電極端子と、この
電極端子から他方の端部にかけて形成された誘電体層を
備える一方、上記誘電体層の上には電極膜が形成されて
柱体に注入された金属と対向していることを特徴として
いる。
(Structure of the Invention) The first invention of the present application is the structure of a deep capacitor.
Lee-Yu-Kah (Monday: Dainyu) 1. L-g layered laminated paste (
The back surface is provided with an electrode terminal formed at one end thereof and a dielectric layer formed from the electrode terminal to the other end, and an electrode film is formed on the dielectric layer to form a pillar. It is characterized by facing metal injected into the body.

本願の第2の発明は、本願の第1の発明に係るチップコ
ンデンサの製造方法に係り、焼成することにより多孔質
となる柱体を用意し、この柱体をその一端を残して誘電
体材料からなるスラリ中に浸漬して引き上げて柱体の一
端部から他端部にかけて上記誘電体材料を付着させ、こ
れを焼成して上記柱体上に誘電体層が形成されたユニッ
トを形成し、このユニットを溶融金属中に浸漬し、次い
で溶融金属を加圧して上記柱体の気孔中に溶融金属を注
入し、その後、誘電体層上に電極膜を形成するとともに
、この電極膜と柱体の上記一端に形成する電極端子とを
導電したことを特徴としている。
The second invention of the present application relates to a method for manufacturing a chip capacitor according to the first invention of the present application, in which a column that becomes porous by firing is prepared, and the column is made of a dielectric material with one end remaining. The dielectric material is deposited from one end of the column to the other by immersing it in a slurry made of the column and pulling it up, and firing this to form a unit in which a dielectric layer is formed on the column, This unit is immersed in molten metal, and then the molten metal is pressurized to inject the molten metal into the pores of the column. Thereafter, an electrode film is formed on the dielectric layer, and this electrode film and the column are The electrode terminal formed at the one end of the electrode terminal is electrically conductive.

(発明の効果) 本願の第1の発明によれば、多孔質の柱体に注人された
金属とこの柱体の外周面に形成された誘電体層上の電極
膜との間で静電容量を得るようにしたので、チップコン
デンサの内部には空洞がなくなり、外部から加えられる
ショック等により誘電体が破壊されることがなく、誘電
体厚みを極力薄くできて高容量、小型化を実現でき、し
かも外装樹脂の焼付時に誘電体内部の空気が膨張して外
装樹脂にピンホールが発生し、チップコンデンサの信頼
性が低下するといったことも完全になくすことができる
。また、内部に空洞がなく、しかも金属が注入されてい
るので、チップコンデンサ自体に適度の重み付けができ
、自動機による取扱いなどがすこぶる容易に行なえる。
(Effects of the Invention) According to the first invention of the present application, static electricity is generated between the metal poured into the porous column and the electrode film on the dielectric layer formed on the outer peripheral surface of the column. Since the capacitance is obtained, there is no cavity inside the chip capacitor, and the dielectric material is not destroyed by external shocks, etc., and the thickness of the dielectric material can be made as thin as possible, achieving high capacitance and miniaturization. Moreover, it is possible to completely eliminate the possibility that the air inside the dielectric expands when the exterior resin is baked and pinholes are generated in the exterior resin, thereby reducing the reliability of the chip capacitor. Furthermore, since there is no cavity inside and metal is injected, the chip capacitor itself can be appropriately weighted, making it extremely easy to handle with automatic machines.

さらに形成される誘電体層を有底のものにできるので、
その分容量を多くとれ、高容量化、小型化を図ることも
できる。
Furthermore, since the formed dielectric layer can be made bottomed,
Accordingly, the capacity can be increased, and it is also possible to increase the capacity and downsize.

また、本願の第2の発明によれば、多孔質の柱体に注入
された金属がチップコンデンサの一方の電極として機能
するので、電極の形成を溶融金属の注入によって形成す
ることができ、電極の形成が容易で、マルチ処理により
一度に大量のチップコンデンサを製造することができ、
量産性に富む。
Further, according to the second invention of the present application, since the metal injected into the porous column functions as one electrode of the chip capacitor, the electrode can be formed by injection of molten metal, and the electrode can be formed by injecting molten metal. It is easy to form, and a large number of chip capacitors can be manufactured at once through multi-processing.
Highly mass-producible.

(実施例) 以下、添付図面を参照しつ\本発明の詳細な説明する。(Example) Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

先ず、第1図(a)に示すように、セラミック材料から
なり、多数の気孔Hを有する円柱状の柱体11を用意す
る。この柱体11は、たとえばセラミック材料の押出成
形により形成することができる。
First, as shown in FIG. 1(a), a columnar body 11 made of a ceramic material and having a large number of pores H is prepared. This column 11 can be formed, for example, by extrusion molding of a ceramic material.

この柱体11の一端部11aを残して他端部11b側よ
り、上記柱体11を誘電体材料からなるスラリ(図示せ
ず。)中に浸漬して引き上げる。これにより、上記柱体
11の一端部11aから他端部11bの端面にかけて上
記誘電体材料を付着させ、これを焼成して、第1図(b
)に示すように、上記柱体11上には望一定の厚さく例
えば5〜500μm程度)を有する誘電体層12が成形
されたユニット13を形成する。この場合上記柱体11
は焼成されることによってポーラスなものとなる。もち
ろん誘電体層12は緻密に形成される。また、形成する
誘電体層の厚みは、スラリの粘度、引き上げ速度、回数
やバインダーの量などによって制御できる。
The column 11 is immersed in a slurry (not shown) made of a dielectric material and pulled up from the other end 11b, leaving one end 11a of the column 11. As a result, the dielectric material is deposited from one end 11a to the other end 11b of the columnar body 11, and is fired.
), a unit 13 in which a dielectric layer 12 having a desired thickness (for example, about 5 to 500 μm) is formed is formed on the columnar body 11. In this case, the column 11
becomes porous when fired. Of course, the dielectric layer 12 is formed densely. Further, the thickness of the dielectric layer to be formed can be controlled by the viscosity of the slurry, the pulling rate, the number of times, the amount of binder, etc.

次に、鉛(Pb)もしくは亜鉛(Zn )等の金属をた
とえば330℃ないし400℃に加熱して溶融させる容
器(図示せず6)中に上記ユニット13を収容し、この
容器を密閉して内部を減圧した後、上記ユニット13を
溶融した鉛もしくは亜鉛等の上記金属中に浸漬し、次い
で上記容器内をたとえば5気圧ないし30気圧に加圧す
る。この過程で、上記柱体11の気孔内の空気が排除さ
れ、この気孔H内には、第1図(C)において矢印A、
で示すように、柱体11の一端部11a側から溶融した
上記金属(以下、符号14を付して示す。)が注入され
る。なお、この注入工程で、容器内の減圧は、ユニット
13を容器中の溶融した金属に浸漬した状態で行なって
もよい。
Next, the unit 13 is housed in a container (not shown 6) in which metal such as lead (Pb) or zinc (Zn) is heated to 330°C to 400°C to melt it, and this container is sealed. After reducing the pressure inside, the unit 13 is immersed in the molten metal such as lead or zinc, and then the inside of the container is pressurized to, for example, 5 to 30 atmospheres. In this process, the air in the pores of the columnar body 11 is removed, and the pores H are filled with arrows A in FIG. 1(C).
As shown, the molten metal (hereinafter referred to as reference numeral 14) is injected from the one end 11a side of the columnar body 11. In this injection step, the pressure inside the container may be reduced while the unit 13 is immersed in the molten metal in the container.

上記のようにして、柱体11の気孔[1内に金属1.1
  占(−ハ: λ 士41fi−−+  −、、、L
  I  Q+−)   −−、)r 旧竺小無電解メ
ッキ液(図示せず)に浸漬し、表面にニッケル等の金属
膜を形成した後、この金属膜を柱体11の一端部11a
の近傍の誘電体層12上にて、例えばサンドブラスト等
の手法で除去する。これにより、上記ユニット13の表
面には、第1図(d)に示すように、柱体11の一端部
11a上には電極端子15が形成され、誘電体層12の
上には電極膜16が形成される。電極端子15と電極膜
16とはサンドブラストの方法により形成された分離帯
17により相互に分離される。なお、この分離帯17の
形成は、あらかじめレジスト膜を形成しておいて、メッ
キ後に除去するようにしてもよい。
As described above, the metal 1.1 in the pores [1] of the column 11 is
Fortune telling (-ha: λ shi41fi--+ -,,,L
IQ+-) --, )r After immersing in an electroless plating solution (not shown) to form a metal film such as nickel on the surface, this metal film is attached to one end 11a of the column 11.
It is removed by a method such as sandblasting on the dielectric layer 12 in the vicinity of the dielectric layer 12 . As a result, on the surface of the unit 13, as shown in FIG. is formed. The electrode terminal 15 and the electrode film 16 are separated from each other by a separation band 17 formed by a sandblasting method. Note that the separation band 17 may be formed by forming a resist film in advance and removing it after plating.

、次に、上記分離帯17から柱体11の他端部11bの
近傍まで外装樹脂18を塗布して焼き付ければ、第1図
(d)に示すような構成を有するデツプコンデンサ19
を得ることができる。
Next, by applying the exterior resin 18 from the separation strip 17 to the vicinity of the other end 11b of the columnar body 11 and baking it, a depth capacitor 19 having the structure shown in FIG. 1(d) is obtained.
can be obtained.

このチップコンデンサ19は、柱体11の気孔Hの内部
に注入された金属14が電極端子15に導通されるとと
もに、柱体!lの他端11b側に露出する電極膜16が
いま一つの電極端子16aとなっており、柱体11の気
孔中に注入された金属14と電極膜16とは誘電体層1
2を間にして対向し、その間に静電容量が形成される。
In this chip capacitor 19, the metal 14 injected into the pores H of the columnar body 11 is electrically connected to the electrode terminal 15, and the columnar body! The electrode film 16 exposed on the other end 11b side of l serves as another electrode terminal 16a, and the metal 14 injected into the pores of the columnar body 11 and the electrode film 16 are connected to the dielectric layer 1.
2 are opposed to each other, and a capacitance is formed between them.

この静電容量は電極端子15.16a間から取り出され
る。なお、電極端子15と電極膜16とは、必ずしも同
時に形成されなくてもよい。また、両電極端子15.1
6aは、多層構造のものでもよいし、さらにこれにキャ
ップ端子(図示せず)を嵌着してもよい。さらに電極端
子I5.16aそのものをキャップ端子で形成してもよ
い。
This capacitance is extracted from between the electrode terminals 15 and 16a. Note that the electrode terminal 15 and the electrode film 16 do not necessarily have to be formed at the same time. In addition, both electrode terminals 15.1
6a may have a multilayer structure, and a cap terminal (not shown) may be fitted therein. Furthermore, the electrode terminal I5.16a itself may be formed of a cap terminal.

この実施例では、誘電体層I2に形成された電極膜16
に誘電体層12を間にして対向する電極(金属14)が
溶融した鉛や亜鉛等を柱体11の気孔H中に注入するこ
とにより形成されるので、電極形成が非常に簡単化され
る。また、柱体11の気孔H中に注入される金属は鉛や
亜鉛等の安価な材料を使用することができるので、チッ
プコンデンサの材料コストも低くなる。しかも柱体11
に金属が注入されているので、チップコンデンサ自体に
適度の重み付けができ、取り扱いを円滑にできる。
In this embodiment, the electrode film 16 formed on the dielectric layer I2
Since the electrodes (metal 14) facing each other with the dielectric layer 12 in between are formed by injecting molten lead, zinc, etc. into the pores H of the column 11, electrode formation is greatly simplified. . Further, since the metal injected into the pores H of the columnar body 11 can be an inexpensive material such as lead or zinc, the material cost of the chip capacitor is also reduced. Moreover, column 11
Since metal is injected into the capacitor, the chip capacitor itself can be appropriately weighted, making it easier to handle.

なお、上記実施例において、電極端子15および電極膜
16は、ニッケルの湿式メッキの他、適宜材料の湿式、
乾式メッキによって形成してもよく、さらに銀(Ag)
等のペーストの塗布、焼付けによって形成してもよい。
In addition, in the above embodiment, the electrode terminal 15 and the electrode film 16 are formed by wet plating of appropriate materials in addition to wet plating of nickel.
It may be formed by dry plating, and may also be formed by silver (Ag).
It may also be formed by applying or baking a paste such as.

また、柱体11の形状は、円柱状のもの\他に横断面が
三角形状、四角形状もしくは多角形状のものや、星形の
もの、あるいは横断面が楕円状に偏平となったもの等で
あってもよい。
The shape of the column 11 may be cylindrical, triangular, quadrangular, polygonal, star-shaped, or elliptical in cross section. There may be.

さらに、金属14の材料として、鉛や亜鉛に限られるこ
とはない。
Furthermore, the material of the metal 14 is not limited to lead or zinc.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)、第1図(b)、第1図(C)、第1図(
d)および第1図(e)は夫々本発明方法に係るチップ
コンデンサの製造工程の説明図、第2図(a)。 第2図(b)、第2図(c)および第2図(d)は夫々
従来のチップコンデンサの製造方法の説明図である。 11・・・柱体、  12・・・誘電体層、  I3・
・・ユニット、  I4・・・金属、  15・・・電
極端子、16・・・電極膜、  18・・・外装樹脂、
 H・・・気孔。
Figure 1(a), Figure 1(b), Figure 1(C), Figure 1(
d) and FIG. 1(e) are explanatory diagrams of the manufacturing process of a chip capacitor according to the method of the present invention, and FIG. 2(a), respectively. FIG. 2(b), FIG. 2(c), and FIG. 2(d) are explanatory diagrams of a conventional method of manufacturing a chip capacitor, respectively. 11... Column, 12... Dielectric layer, I3.
...unit, I4...metal, 15...electrode terminal, 16...electrode film, 18...exterior resin,
H...Stomata.

Claims (2)

【特許請求の範囲】[Claims] (1)金属が注入された多孔質の柱体の外表面に、その
一方の端部に形成された電極端子と、この電極端子から
他方の端部にかけて形成された誘電体層を備える一方、
上記誘電体層の上には電極膜が形成されて柱体に注入さ
れた金属と対向していることを特徴とするチップコンデ
ンサ。
(1) On the outer surface of a porous column in which metal is injected, an electrode terminal is formed at one end thereof, and a dielectric layer is formed from the electrode terminal to the other end;
A chip capacitor characterized in that an electrode film is formed on the dielectric layer and faces the metal injected into the columnar body.
(2)焼成することにより多孔質となる柱体を用意し、
この柱体をその一端を残して誘電体材料からなるスラリ
中に浸漬して引き上げて柱体の一端部から他端部にかけ
て上記誘電体材料を付着させ、これを焼成して上記柱体
上に誘電体層が形成されたユニットを形成し、このユニ
ットを溶融金属中に浸漬し、次いで溶融金属を加圧して
上記柱体の気孔中に溶融金属を注入し、その後、誘電体
層の上および柱体の上記一端に夫々電極膜および電極端
子を形成したことを特徴とするチップコンデンサの製造
方法。
(2) Prepare a column that becomes porous by firing,
This column is immersed in a slurry made of a dielectric material, leaving one end of the column, and pulled up, and the dielectric material is deposited from one end of the column to the other end, and this is fired to coat the column. A unit with a dielectric layer formed thereon is formed, this unit is immersed in molten metal, the molten metal is then pressurized to inject the molten metal into the pores of the column, and then the molten metal is poured onto the dielectric layer and A method for manufacturing a chip capacitor, characterized in that an electrode film and an electrode terminal are respectively formed on the one end of the columnar body.
JP7896485A 1985-04-12 1985-04-12 Chip capacitor and manufacture thereof Pending JPS61237412A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7896485A JPS61237412A (en) 1985-04-12 1985-04-12 Chip capacitor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7896485A JPS61237412A (en) 1985-04-12 1985-04-12 Chip capacitor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS61237412A true JPS61237412A (en) 1986-10-22

Family

ID=13676577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7896485A Pending JPS61237412A (en) 1985-04-12 1985-04-12 Chip capacitor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS61237412A (en)

Similar Documents

Publication Publication Date Title
US4090288A (en) Solid electrolyte capacitor with metal loaded resin end caps
US4584629A (en) Method of making ceramic capacitor and resulting article
US5357399A (en) Mass production method for the manufacture of surface mount solid state capacitor and resulting capacitor
US7221555B2 (en) Surface mount MELF capacitor
JPS63169014A (en) Method of forming external electrode terminal of chip capacitor
US8633636B2 (en) Laminated ceramic electronic component and manufacturing method thereof
JP2001044066A (en) Multilayer electronic component and manufacture thereof
US6914770B1 (en) Surface mount flipchip capacitor
JPS61237412A (en) Chip capacitor and manufacture thereof
JPS6041847B2 (en) Manufacturing method for chip-type electronic components
JPH0122975B2 (en)
JP3706503B2 (en) Multilayer electronic components
JPH0119249B2 (en)
JPH02301113A (en) Laminated ceramic electronic component and manufacture thereof
JPS61237411A (en) Chip capacitor and manufacture thereof
JPH02153514A (en) Manufacture of laminated capacitor
JPS61121320A (en) Sintered type electrolytic battery
JPH0620883A (en) Manufacture of chip-type solid-state electrolytic capacitor
JPS6129526B2 (en)
JPH06124860A (en) Method of forming film in lead wire
JPH0513526B2 (en)
JPS6116684Y2 (en)
JPH09283367A (en) Chip electronic element
JPH0590088A (en) Chip type solid electrolytic capacitor and its manufacture
JPH07135125A (en) Solid-state electrolytic chip capacitor and its manufacture