JPS61232714A - ｎ次フイルタの構成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ、産業上の利用分野 Ｂ０発明の概要 Ｃ６従来の技術 り６発明が解決しようとする問題点 Ｅ６問題点を解決するための手段 Ｆ１作用 Ｇ、実施例 Ｇ−１，基本原理 Ｇ−２，２次フィルタの構成方法 Ｇ−３，１次フィルタの構成方法 Ｈ１発明の効果 Ａ、産業上の利用分野 本発明は、任意の１次フィルタの構成方法に間予 し、特に、スイッヤド・キャパシタ・フィルタに適用し
て好ましい１次フィルタの構成方法に関す２る。

Ｂ６発明の概要 本発明は、任意のｎ次の伝達関数にて表現される伝達特
性を有する１次フィルタの構成方法において、 このｎ次の伝達関数を、出力電圧を含むｎ個の状態電圧
に関するｎ元１次連立方程式で表される状態方程式に展
開し、この状態方程式に対応するフィルタ回路を構成す
るとともに、 このときの状態方程式の各係数については、フィルタ回
路をハードウェア構成可能とする範囲内でありかつ各状
態電圧が出力電圧の最大値以下となる範囲内で可変設定
することにより、任意のｎ次の伝達関数に応じた１次フ
ィルタを適度な特性を満足させながら容易に構成可能と
するものである。

Ｃ０従来の技術 一般にフィルタ回路としては、コイルおよびコンデンサ
を用いて成るいわゆるＬＣフィルタが古くより知られて
いるが、サイズが大きく、コストも嵩むことより、近年
に３いては、フィルタのＩＣ化（集積回路化）が進めら
れている。

このようなフィルタをＩＣ化する方法としては、ジャイ
レータ、アクティブ・フィルタ、デジタル・フィルタ、
スイッチド・キャパシタ・フィルタ等による構成が検討
されているが、特に、スイッチド・キャパシタ・フィル
タは、例えばＭＯＳトランジスタを用いたモノリシック
ＩＣによる実現可能性が高く、電気的特性に優れ、適用
分野も広（、経済性にも優れている等の利点があり、注
目されている。

Ｄ１発明が解決しようとする問題点 ところで、スイッチド・キャパシタ・フィルタの構成方
法として現在知られているものは、リープフロッグ型の
ものや、パイ・クワッド型のもの等にすぎず、任意のｎ
次の伝達関数を実現するようなフィルタの構成方法は知
られていない。

特に、ビデオ信号帯のフィルタを構成しようとする場合
においては、リープフロッグ型のものは再現帯域の４０
倍程度もの高速のスイッチングを要し、また、パイ・ク
ワッド型のものは、係数をいかに決定するかの方法が知
られておらず、このため係数に偏りが生じ、場合によっ
ては実現不可能または安定性を欠くような不具合が生じ
得る。

本発明は、このような従来の実情に鑑み、任意のｎ次の
伝達関数に対応する１次フィルタの構成方法を提供する
ことを目的とする。また、本発明の他の目的は、１次フ
ィルタの係数の決定を容易かつ合理的に行い得るような
１次フィルタの構成方法を提供することである。

Ｅ１問題点を解決するための手段 上述の問題点を解決するために、本発明の１次フィルタ
の構成方法は、任意のｎ次の伝達関数Ｈ（Ｚ）として にて示される伝達特性を有するｎ次のフィルタの構成方
法において、上記ｎ次の伝達関数Ｈ（ｚｌを、最終出力
電圧を含むｎ個の状態電圧Ｖｌ−Ｖｎについての１元１
次の連立状態方程式 （ただしＶｘは入力電圧） の形式に展開し、この状態方程式に対応するフィルタ回
路を構成することを特徴としている。

また、本発明の他の特徴は、上記特徴を有する０次フィ
ルタの構成方法において、上記状態方程式の各係数８１
１　””　Ｈｎ２　・　ｂｔｉ〜ｂｆｌｆｌを変数とし
て・フィルタ回路がハードウェアで構成可能な係数の範
囲内で変化させ、上記各状態電圧ｖｌ−ｖ、ｌが最終的
に得られる出力電圧の最大値以下となる上記各係数ａ１
１　””’　Ｈｎ２　＋　ｂｌｌ　””’　ｂ！Ｉｎの
組を決定し、これらの決定された各係数を有する上記状
態方程式に対応するフィルタ回路を構成することである
。

Ｆ０作用 ０次フィルタの特性を示すｎ次の伝達関数Ｈ（ｚｌを、
ｎ個の状態電圧Ｖ１〜ｖｎに関する１元１次の連立状態
方程式に展開することにより、容易に具体的なフィルタ
回路を構成でき、また、連立状態方程式の各係数８１１
　””’　ａＩ１２　、　１）ｌｌ−Ｅ）Ｈｎとして最
適のものを容易に得ることができる。

Ｇ、実施例 Ｇ−１，基本原理 先ず、本発明の０次フィルタの構成方法の基本原理につ
いて説明する。

一般に、ディジタル・フィルタにおいては、過去のｎ個
の入力を線型結合して出力する構成が知られているが、
スイッチド・キャパシタのようなアナログ的に演算を行
うフィルタにおいては、信号保存能力が乏しい等の理由
から、過去の長いデータを用いる方法は不適当である。

そこで、ｎ次の伝達関数を実現するフィルタの場合に、
フィルタ回路のｎ個の内部状態電圧ｖ１〜Ｖｎの組と入
力電圧ｖＩとを用い、フィルタ回路の現在の状態に対応
シテ各電圧カＶｔ　（Ｎ−１）〜ｖ−（Ｎ−１）　、”
ｈ　（Ｎ−１）となっているとき、入力’ＶＩ（Ｎ）が
到来することに応じて各状態電圧がＶｌ（Ｎ）　−ｖ、
（Ｎｌに変化するような、いわゆる１次の状態法を採用
する。この方法によれば、１単位時間前の入力電圧ｖ工
および内部状態電圧ｖ１〜ｖ口の状態によってのみ、次
の状態が決定され、１単位時間（ｌクロツタ周期）分の
信号保存で済むため、アナログ演算を本質とするスイッ
チド・キャパシタ・フィルタ等に用いて最適である。な
お、この方法によりディジタル・フィルタを構成して出
力電圧ｖＯについては、上記内部状態電圧Ｖｌ”　Ｖ−
のいずれか１つ又はそれ以上を取り出して出力とすれば
よい。さらｌこ、この方法によりディジタル・フィルタ
を構成できることは勿論である。

Ｇ−２，２次フィルタの構成方法 このような１次の状態法の具体例として、任意の２次フ
ィルタを構成する方法について説明する。

いま、任意の２次の伝達関数Ｈ（ｚ）として、が与えら
れ、この０式の伝達関数を実現するような２次フィルタ
を構成する場合に、該２次フィルタの２個の内部状態電
圧Ｖ　１（ｚｌ、　ｖ２（Ｚ）について、・・・・・・
・・・・・・・・・■ （ただし、Ｖｌ（ｚｌは入力電圧） すなわち、 ・・・・・・・・・・・・・・・■ のような２元の１次連立状態方程式を得ることができる
。この■あるいは０式における例えばＶｌ（ｚ）を出力
電圧Ｖｏ（ｚ）とする場合には、内部状態電圧ｖ２（Ｚ
）を消去して出力電圧Ｖｏ（ｚＫ＝Ｖｔ（ｚ）磨求める
と、・・・・・・・・・・・・・・・■ となる。この０式を、）Ｉｚ用Ｖｏ（Ｚ）／ＶＩ（ｚ）
と変形して上記の式と比較対照することにより、 のように各係数α０〜β２とａ１１〜ｂ２２との間の対
応関係が得られる。なお、他方の内部状態電圧Ｖ２　（
ｚ　１は、Ｖｌ（Ｚ）を消去することにより、・・・・
・・・・・・・・・・・■ と表すことができ、このＶｌ（ｚ）を出力電圧としても
よい。

これらの■、■式より、Ｖｌとｖ２とは同一の極（ポー
ル）を有していることがわかる。ここで・上記０式の右
辺第１項の係数ａｌｌ〜ａ２□で構成されるマトリクス
をＡマトリクスまたは入力マトリクスと称し、右辺第２
項の係数１）１１−　ｂｕで構成されるマトリクスをＢ
マトリクスまたはポール・マトリクスと称す。零点は、
これらのＡ、８両マトリクス要素の結合によって作られ
ている。

ここで、■あるいは０式は、第１図のような状態図と等
価であり、この状態図はそのまま具体的な回路構成に対
応させることができる。

すなわち、この第１図において、各電圧Ｖｔ　。

Ｖｌ（一方を出力電圧Ｖｏとして取り出す）は、係数ｂ
１１　ｚ　ｂ２！によって自己減衰を行い、現実の回路
においては、自己フィードバックを行うオペ・アンプ（
演算増幅器）で構成される。係数ｂ１２　。

ｂｚｘは、各電圧ｖｔ　、　Ｖｌの相互結合を示し、互
いに他のオペ・アンプへのフィードバックとじて作用す
るいわゆるリープフロッグ回路にて構成される。係数ａ
ｌｌ　”’　ａ２２は、各電圧Ｖｔ　、　Ｖｌ　ニ対す
る入力電圧ｖＩの寄与を示すものである。

次に、上記０式あるいは０式の連立状態方程式における
各係数ａｌｌ　””　ｂ２２を、予め与えられた上記０
式の伝達関数の各係数偽〜β２に基いて決定する方法に
ついて説明する。

先ず、状態方程式の各係数ａｌｌ’−ｂ２２は、フィル
タ回路を現実に構成可能とするための７１−ドウエア上
の制約があることより、その絶対値は最大値Ｍａと最小
値Ｍｉとの範囲内に存在することが必要とされる。また
、出力電圧以外の内部状態電圧、例えばｖ２については
、出力電圧Ｖｏの絶対値の最大値をＰ　（＝ｌ　Ｖｏ　
ｌ　ｍａｚ　）とするとき、ｖ２の絶対値の最大値をＰ
以下（Ｐ≧Ｉ　Ｖｌ　１ｍａｘ　）とすることが要求さ
れ、また、８Ｎ比を劣化させないために、下限値Ｑ　（
Ｉ　Ｖｚ　Ｉｍａ工≧Ｑ〕をある程度大きくすることが
望まれる。

さらに、上記０式からも明らかなように、係数ａｌｌは
α０そのものであり、係数３１２　ｈ　ａ２１　＋　ａ
２２が決定されれば残りの係数ｂｌｌ〜ｂ２２は、ただ
し、Ｓｏ　＝ａａａｚｚ　−ａ１２ａ２１Ｓｌ＝　−ｃ
Ｘｌ　ａｚ２＋（ｌＥｚａｚｘ＋ａ１２　ａ２２８２　
＝α０αｒα１　ａ１２　＋ａ２□２から一義的に決定
される。したがって、具体的には係数”　ｒ　ａ２１　
、２２２をそれぞれ独立の変数として、これらの係数ａ
１２　ｒ　ａ２１　、　ａ２２の組を種々変化させなが
ら上述の各条件を満足するような係数ａ□１〜ｂ２２を
求めればよい。

ところで、このような各係数ａｌｌ　”’　ｂ２２の設
定は、コンピュータ等を用いて自動的に行うことができ
、その−例について第２図のフロー・チャートを参照し
ながら説明する。

この第２図において、先ず、ステップ１０１において制
御変数Ｎを０とし、次のステップ１０２に進んで上記下
限値Ｑを設定する。最初の段階においては、ＳＮ比を大
きくする要望から、この下限値Ｑを出力電圧の絶対値の
最大値Ｐ（＝ＩＶｏ１ｍ＆Ｘ　）に等しく（Ｑ＝Ｐ）設
定しておき、以降のステップにて条件を満足する係数ａ
ｎ−ｂｚ２の組が得られない場合にのみ、後述するよう
にこのＱを小さくしてゆく。

次のステップ１０３においては、上述したように係数ａ
１２＋　ａ２１　ｒ　ａ２２について、これらの各絶対
値ｌ　ａｌｚ　Ｉ　＋　Ｉ　ａｚｔ　Ｉ　＋　Ｉ　ａｘ
ｚ　Ｉが上限値Ｍａと下限値Ｍｉとの間の範囲内に存在
するようにして変化させる。このときの変化の形態、す
なわち係数ａ０２゜ａ２１　ｊ　ａ２２の組の種類は、
各係数の単位変化量（変化ステップ）を予め定めておく
ことにより、有限となり、所定の順序に従ってこれら複
数種類の係数の組を選択して次のステップ１０４に進む
。

このステップ１０４においては、上記有限の変化形態、
すなわち係数ａ１２　ｅ　ａ２１　＋　ａ！２の可能な
組み合せのすべてを選択し終えた（可変完了した）か否
かを判別し、ＹＥＳのときはステップ１０５に、ＮＯの
ときはステップ１０６に進む。

ステップ１０６においては、選択された係数ａ１２＋ａ
２１＋　ａ２２　　および上記伝達関数の係数α０〜β
２に基いて、上記０式より、残りの係数ｂｌｌ　””　
ｂ２２を算出し決定する。そして、次のステップ１０７
において、これらの係数ｂ□１〜ｂ２２の絶対値が上記
上限値Ｍａ、下限値Ｍｉの範囲内にあるか否か（Ｍａ≧
Ｉｂ１ｌｌ　、　ＩｂＨＩ　、　Ｉｂ２１１　ｓ　Ｉｂ
ｚｚｌ≧Ｍｉ）を判別し、Ｎｏのときは上記ステップ１
０３に戻って係数ａ□２　＋　ａ２１＊　ａ２２の組を
他のものに変化させ、ＹＥＳのときは次のステップ１０
８に進む。

このステップ１０８においては、内部状態電圧ｖ２を上
記■式により算出し、その絶対値の最大値１ｖ２１□□
を決定する。そして、次のステップ１０９に進んで、こ
の＋’ｂ−エが上記上限値Ｐ（＝ｌ　ＶＯＩｍａｘ　）
以下で下限値９以上の範囲内にあるか否かを判別し、Ｎ
Ｏのときは上記ステップ１０３に戻り、ＹＥＳのときは
次のステップ１１０に進む。

ステップ１１０においては、制御変数Ｎをインクリメン
ト（Ｎ＝Ｎ＋ｌ　）　ｔ、、次のステップ１１１に進ん
で、決定された各係数ａｌｌ〜ｂ２２のうちの最大の係
数をＫｍ、、（Ｎｌ、最大の係数をＫｒ１１＋、ｌｌと
して記憶した後、上記ステップ１０３に戻る。

このようにして、係数ａ１２　ｓ　ａ２１　＊　ａ２２
がそれぞれ順次変化して、可能な組み合せのすべてが選
択される（可変完了する）と、ステップ１０４にてＹＥ
Ｓと判断されてステップ１０５に進み、このステップ１
０５においては、上記制御変数Ｎが０か否かの判別がな
される。すなわち、ＹＥＳ　（Ｎ＝０）のときには、上
述のような条件を満足する係数ａｌｌ　””　ｂ２２の
組が得られなかったことに対応し、ステップ１１２に進
んで上記下限値Ｑをｌトさくした後、上記ステップ１０
３に進む。このとき、ステップ１０３においては、各係
数ａ１２　ｓ　ａ２１　ｒａ２□の可変動作を再び最初
から行い、全ての可能な組み合せについて上述したステ
ップ１１１までの動作を繰り返し実行する。また、ステ
ップ１０５においてＮｏ（Ｎｅｏ）と判断されたときに
は、上述のような条件を満足する係数ａｌｌ　”’　ｂ
２２の組が少なくとも１組以上得られたことに対応し５
次のステップ１１３に進んで、得られた係数の組のうち
、それぞれの組の係数の最大値Ｋｍ、、（Ｎ）と最小値
ＫＩＩＩｉｎ（Ｎｌとの差が最も小さくなる組を最適の
フィルタ係数の組として決定する。

したがって、上記Ｑの値の初期値をＰ　（＝１■（１Ｉ
ｍａｘ）　　トＬ、ハードウェアで実現可能な係数ａｔ
Ｚ＋ａ２Ｘ　、　ａ２２の組のすべてについて調べなが
ら、徐々にＱの値を小さくしているため、比較的大きな
Ｑの値でフィルタ係数の決定が行え、ＳＮ比の高い大ダ
イナミックレンジのフィルタを得ることができる。

以上のようにして決定された最適の係数ａｌｌ〜ｂ、２
を有する２元の１次連立状態方程式にて表現された２次
のフィルタ回路は、上述した第１図の状態図に基いて容
易にハードウェアで構成することができる。

ここで−例として、上記フィルタ回路に対応する連立状
態方程式に基いて、スイッチド・キャパシタ・フィルタ
をＣＭＯ８（相補ｆｉＭＯ８）回路にて現実に構成する
場合について説明する。

スイッチド・キャパシタ・フィルタの実現においては、
演算増幅器（オペ・アンプ）と、トランスミッション・
ゲートと、コンデンサが必要である。この他、フィルタ
単独で構成する場合には、クロック・ノイズ除去、入力
クランプ回路、クロック成形回路、ポスト／プリ・フィ
ルタおよび出力回路等が必要であるが１本発明の要旨に
は直接的な関係を持たないため、説明を省略する。

すなわち、第１図の状態図に基いて、第３図に示すよう
なスイッチド・キャパシタ・フィルタを構成することが
できる。

この第８図において、ＣＭＯＳオペ・アンプ１１．１２
は、それぞれ完全差動型の構成となし、クロックの干渉
を避けている。これらのオペ・アンプ１１．１２の帰還
路（フィードバック・ループ）中に挿入接続されたコン
デンサＣｏ　は、いわゆる基底コンデンサであり、スイ
ッチング制御されるコンデンサ０１等（いわゆる電荷転
送コンデンサ）との比Ｃ１／Ｃｏ　等により、上記係数
ａｌｌ等が決定される。入力電圧ＶＩは、上記完全差動
型オペ・アンプに対応して、非反転入力電圧ｖＩと反転
入力電圧ＶＩとをそれぞれ入力端子１．２に供給してい
る。また、第８図中の回路ブロック１３は１．上記０式
の右辺第１項の係数マトリクス（入力マトリクス）に対
応し、回路ブロック１４は、同式の右辺第２項の係数マ
ｌ−ＩＪクス（ボール・マトリクス）に対応している。

ここで、係数ａｌｌ〜ｂｔ２をスイッチド・キャパシタ
・フィルタの回路内で実現するためには、トランスミッ
ション・ゲートおよび電荷転送コンデンサＣｒが必要と
され、このコンデンサＣｔと上記オペ・アンプのフィー
ドバック・ループに挿入接続された基底コンデンサＣｏ
との比、すなわちＣＴ／ＣＧ　　により上記各係数ａｌ
ｌ　−ｂｔｌが決定されるわけである。この場合の電荷
転送コンデンサＣＴが第８図中の各コンデンサ０１〜Ｃ
ＩＯに相当する。ただし、上記入力マトリクスにおける
ａ１２ｚ−１またはａ２２ｚ−”のように、入力Ｖｘに
対して単位時間（１クロツタ周期）の遅れが必要とされ
るものについては、それぞれ２個の電荷転送コンデンサ
Ｃｇ、Ｃａ　またはＣ？、Ｃ８を順次接続し、２回の転
送により信号電荷をｌクロック分（１ビツト）遅らせる
ように構成している。この場合、現実に転送される電荷
量はｌ／２となるため、　Ｃａ／Ｃｏ　、　Ｃａ／Ｃｏ
については係数ａ１２の２倍である２ａｌｚに対応させ
、Ｃ？　／Ｃｏ　、　Ｃｓ／Ｃｏについては３ａ２２に
対応させている。また、各オペ・アンプ１１．１２から
の出力は、上記内部状態電圧Ｖｌ、Ｖ２に相当するもの
であるが、入力ｖＸに対して１クロツタ分（１ビツト）
の遅れを有しているため、上記ポール・マトリクスのｂ
ｕｚ−”　、　ｂｕｚ−”　ｊｂｚｘｚ−”　、　ｂ２
ｚｚ−１を実現するための電荷転送コンデンサとしては
、それぞれ１個ずつのコンデンサへ＊　０５１０９　＊
ＣＩＧを用いている。ただし、前述した自己フィードバ
ックについては、オペ・アンプの反転出力を非反転入力
に、非反転出力を反転入力にそれぞれ帰還する構成を用
いていることより、係数ｂｌｌに一’）イては１−ｂｔ
ｌをＣ４／Ｃｏに対応させ、係数ｂ２２については１　
　ｂｚｚをＣ９／Ｃｏに対応させている。

出力電圧Ｖｅとしては、上記内部状態電圧ｖｘ。

■のいずれか一方を取り出せばよく、第８図の例におい
ては、オペ・アンプ１２の反転出力端子からの出力電圧
Ｖｚ　を出力端子３より取り出して、フィルタ出力電圧
としている。

このような２次のフィルタ回路によれば、各オペ・アン
プ１１．１２には必ず自己帰還がかかっているため、安
定した動作が行える。

Ｇ−３，ｎ次フィルタの構成方法 以上は、任意の２次フィルタ回路を１次状態法に基いて
構成する方法についての説明であったが、一般に、任意
の０次フィルタ回路についても、１次状態法に基いて同
様な方法により構成することができる。

すなわち、任意のｎ次の伝達関数Ｈ（ｚ）は、と表すこ
とができる。この０式に対応して、出力電圧Ｖｏ（ｚｌ
を含む回路のｎ個の状態電圧Ｖｓ　（ｚ）　〜Ｖ、　（
ｚｌについての１元１次の連立状態方程式 ％式％ （ただしＶＩ（ｚ）は入力電圧） を得ることができる。これは、例えば状態電圧ｖｎ（Ｚ
）を出力電圧Ｖｏ（ｚ）とする場合に、０式よりＶｌ（
ｚ）〜ｖｒｌ−１（Ｚｌを消去して、出力電圧Ｖｏ　（
ｚ）　（＝Ｖ（ｚ）　）と入力電圧ＶＩ（ｚｌとの関係
を求めると、Ｈ（ｚｌ　＝＝Ｖｏ（Ｚ）　／　Ｖｔ（Ｚ
ｌより上記０式に対応する式が得られ、各項の係数を比
較することで、０式のα。〜α０．β。〜β０と０式の
ａ□□〜ａｎ２１　ｂｌｌ〜ｂｔｌｌｌｌとの関係を得
ることができる。

また、０式の１元１次の連立状態方程式は、前述した２
次フィルタの場合と同様に、第４図に示すような状態図
で表現することができ、この状態図は略そのままの形で
具体的な回路構成に対応させることができることは前述
したとおりである。

ここで、０式の連立状態方程式および第４図の状態図の
意味を考察すると、先ず、任意の１次フィルタの伝達関
数Ｈ（ｚ）を、 のように表すとき、状態方程式は、 Ｖ６（ｚ）＝（ａ１１ａ１２ｚ−”〕’Ｖｔ（Ｚ）＋ｂ
ｕＺ−’Ｖｏ（ｚ）　　＋＋＋＋＋＋＋４となる。ただ
し、Ｖｏ（ｚ）は出力電圧、Ｖｉ（ｚ）は入力電圧であ
る。この［相］式に対応する状態図は、第５図のように
なる。第５図において、出力電圧ｖＯは係数ｂｌｌによ
って自己減衰を行う。これは、いわゆるｅ−ｋ　ｔを意
味している。現実の回路においては、自己フィードバッ
クを行うオペ・アンプで構成することができる。また、
入力電圧ＶＩは、係数ａｌｌや遅延要素を含むａ１２Ｚ
−’に対応するトランスミッション・ゲートを介して上
記オペ・アンプに供給され、出力電圧ｖＯに寄与する。

そして、２次以上、一般にｎ次のフィルタを構成する場
合には、上記第５図の基本構成の出力電圧Ｖｏをｎ個の
回路内部状態電圧ｖｌ−ｖｎに置き換えてｎ個用い、各
状態電圧Ｖｌ−Ｖ−間での相互交換、いわゆるリープフ
ロッグ的共振（第４図の破線矢印参照）をそれぞれ行わ
せる。これは、現実の回路においては、上記オペ・アン
プのうちのそれぞれ２個ずつの間で、遅延要素および係
数ヲ含ムトランスミッション・ゲートを介する信号転送
を行うことによって実現できる。

また、上記０式の連立状態方程式の各係数ａｌｌ〜ａｌ
’＋２　＋　ｂ１１〜ｂｎｎについても、前述した２次
フ設 イルタの場合と同様に、係数ａ１２〜ａｎ２を変換とし
て、これらの絶対値が前記Ｍａ以下、Ｍｉ以上の範囲内
に入るようにして変化させ、そのときの係数ｂ１１　”
”　ｂｎｎの絶対値がＭａ以下、Ｍｉ以上の範囲内にあ
るか否かを判断し、また、谷内部状態電圧ｖ１〜Ｖｎが
適当な範囲内、すなわち前記Ｐ（”　Ｉ　Ｖｏ　Ｉｍａ
ｘ　）以下、９以上の範囲内にあるか否かを判断すれば
よい。さらに、これらの条件を満足する係数ａ１１−ａ
ｎＺ　ｌ　　ｂｌｌ　””　ｂｎｎの組が何組か得られ
たときには、同じ組の係数の最大値と最小値との差が最
も小さくなるような係数の組を選んで最適の係数とすれ
ばよい。

なお、本発明は、上記実施例のみに限定されるものでは
なく、例えば具体的なフィルタ回路としては、スイッチ
ド・キャパシタ・フィルタの他にも、ディジタル・フィ
ルタ等の種々のフィルタ回路に本発明を適用できる。

Ｈ０発明の効果 本発明に係る１次フィルタの構成方法によれば、任意の
ｎ次の伝達関数を有するフィルタ回路を１次状態法によ
って確実に構成できる。また、フィルタの係数について
は、ハードウェアで実現可能な範囲内であり、かつ内部
状態電圧が適度な範囲内にあり、ＳＮ比が高く大ダイナ
ミック・レンジを実現でき、さらに、フィルタ係数の最
大値と最小値との差を最も小さくするような最適のもの
を容易かつ合理的に選び出すことができる。

【図面の簡単な説明】

第１図は２次フィルタの伝達関数を２元１次の連立状態
方程式に展開したものに対応する状態図。 第２図は２次フィルタの連立状態方程式の最適係数を決
定するためのフロー・チャート、第３図は２元１次の連
立状態方程式に基いて構成された２次のスイッチド・キ
ャパシタ・フィルタの具体例を示す回路図、第４図は０
次フィルタの伝達関数を０元１次の連立状態方程式に展
開したものに対応する状態図、第５図は１次フィルタに
対応する状態図である。 Ｖｘ−Ｖｎ・・・・・・内部状態電圧 ａｌｌ〜ａｌｉｎ　＋　ｂｌｌ”””！Ｉ１１　”’係
数１．２・・・・・・入力端子 ３・・・・・・・・・・・・出力端子 １１．１２・・オペ・アンプ １３・・・・・・・・・入力マトリクスに対応する回路
ブロック１４・・・・・・・・・ポール・マトリクスに
対応する回路ブロック（１＋、−Ｑｘ、ｂｎ−ｋｈ＊１
１．ｈ東２ンπ）４ＩレクＩ（す丁六−する状認図第１
図

Claims (1)

1. 【特許請求の範囲】 任意のｎ次の伝達関数Ｈ（ｚ）として Ｈ（ｚ）＝（［α＿ｎｚ＾−＾ｎ＋α＿ｎ＿−＿１ｚ＾
   −＾ｎ＾＋＾１＋・・・＋α＿１ｚ＾−＾１＋α＿０］
   ／［β＿ｎｚ＾−＾ｎ＋β＿ｎ＿−＿１ｚ＾−＾ｎ＾＋
   ＾１＋・・・＋β＿１ｚ＾−＾１＋β＿０］）にて示さ
   れる伝達特性を有するｎ次のフィルタの構成方法におい
   て、 上記ｎ次の伝達関数Ｈ（ｚ）を、最終出力電圧を含むｎ
   個の状態電圧Ｖ＿１〜Ｖ＿ｎについてのｎ元１次の連立
   状態方程式 ▲数式、化学式、表等があります▼ （ただしＶ＿ I は入力電圧） の形式に展開し、 この状態方程式に対応するフィルタ回路を構成すること
   を特徴とするｎ次フィルタの構成方法。 （２）任意のｎ次の伝達関数Ｈ（ｚ）として（［α＿ｎ
   ｚ＾−＾ｎ＋α＿ｎ＿−＿１ｚ＾−＾ｎ＾＋＾１＋・・
   ・＋α＿１ｚ＾−＾１＋α＿０］／［β＿ｎｚ＾−＾ｎ
   ＋β＿ｎ＿−＿１ｚ＾ｎ＾＋＾１＋・・・＋β＿１ｚ＾
   −＾１＋β＿０］）にて示される伝達特性を有するｎ次
   のフィルタの構成方法において、 上記ｎ次の伝達関数Ｈ（ｚ）を、最終出力電圧を含むｎ
   個の状態電圧Ｖ＿１〜Ｖ＿ｎについてのｎ元１次の連立
   状態方程式 ▲数式、化学式、表等があります▼ （ただしＶ＿ I は入力電圧） の形式に展開し、 上記状態方程式の各係数ａ＿１＿１〜ａ＿ｎ＿２、ｂ＿
   １＿１〜ｂ＿ｎ＿ｎを変数として、フィルタ回路がハー
   ドウェアで構成可能な係数の範囲内で変化させ、上記各
   状態電圧Ｖ＿１〜Ｖ＿ｎが最終的に得られる出力電圧の
   最大値以下となる上記各係数ａ＿１＿１〜ａ＿ｎ＿２、
   ｂ＿１＿１〜ｂ＿ｎ＿ｎの組を決定し、これらの決定さ
   れた各係数を有する上記連立状態方程式に対応するフィ
   ルタ回路を構成することを特徴とするｎ次フィルタの構
   成方法。