JPS6123255A - プログラムの障害解析情報の採取方法 - Google Patents

プログラムの障害解析情報の採取方法

Info

Publication number
JPS6123255A
JPS6123255A JP59143580A JP14358084A JPS6123255A JP S6123255 A JPS6123255 A JP S6123255A JP 59143580 A JP59143580 A JP 59143580A JP 14358084 A JP14358084 A JP 14358084A JP S6123255 A JPS6123255 A JP S6123255A
Authority
JP
Japan
Prior art keywords
program
file
analysis information
information
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59143580A
Other languages
English (en)
Inventor
Toru Matsuoya
松尾谷 徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59143580A priority Critical patent/JPS6123255A/ja
Publication of JPS6123255A publication Critical patent/JPS6123255A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、電子計算機におけるプログラムの障害解析情
報を自動的に採取する方法に関す゛る。
〔従来技術〕
電子計算機におけるプログラムの障害解析情報を採取す
る方法は、トレースとして知られている。このトレース
を行なうためには、プログラムのなかに障害解析情報を
採取する命令を挿入する必要がある。しかしながら、こ
のトレースのために挿入寄れた命令(以下、トレース命
令という)は、障害時以外でも実行されるためプログラ
ムの処理速度を低下させることになる。処理速度を低下
させずにまた障害時に情報が不足しないようにするため
には、トレース命令の挿入場所を選択する必要があり、
そのためには従来は高度な技術を必要とする欠点があっ
た。
〔発明の目的〕
本発明の目的は、障害解析が容易で、かつ実行時のプロ
グラム性能が低下しない、プ凸グラムの障害解析情報の
採取方法を提供することにある。
〔発明の構成〕
本発明は、従来から知られているパス網羅テストの技法
を応用し、電子計算機において処理されるプログラムに
対して、そのプログラムの試験段階において、試験され
なかった部分あるいはその時点までにそのプログラムが
走行しなかった部分の情報を残し、その試験されなかっ
た部分あるいは走行しなかった部分に関する残された情
報を基にして、その部分が実行された時障害解析情報を
残す命令を挿入するようにしたものである。
〔実施例〕
以下、図面を参照しながら本発明の詳細な説明する。第
1図は本発明の、プログラムの障害解析情報の採取方法
の−・実施例の流れを示す図である。
当該プログラムは原始言語(ソースプログラム)の形式
、とじてファイルaに格納されている。
このファイルaに格納されているプログラムはパス網羅
テストのための機能を有する翻訳プログラムbからパス
網羅テストの機能をイづ加されて実行形式のプログラム
に翻訳され、ファイルCに格納される。この実行形式の
プログラムの試験または運用がファイルeの試験データ
を使用して実行される。dはこの試験または運用による
実行環境を示している。この時、当該プログラムの通過
したパスに関する情報はファイルfに格納される。次に
、ファイルfの情報からファイルaの原始言語の翻訳と
同時にトレース機能を挿入する翻訳プログラムgにより
トレース機能が挿入された実行形式のプログラム生成さ
れ、ファイルhに格納される。この実行形式のプログラ
ムが目的のトレース機能を含んだものであり、実行環境
iで実行したとき障害が発生すれば障害解析情報jが出
力される。
第2図は、ファイルaに格納されているw姑言語の一部
分を示したもので、2つの分岐命令101 、    
  ’102によって4つのパス111.112,11
3.114が存在する例である。第3図はパス網羅テス
トにおいて第2図のプログラムの一部にパスが実行され
だかどうかを確認する命令201.202.203.2
04を挿入した状態を示しており、この状態でdの試験
か運用を行なうことにより、どのパスが通過したかの情
報をファイルfに残すことができる。第4図はパス網羅
テストの結果、ファイルfの情報より、パス113だけ
が通過されなかったとした場合に、パス113だけに障
害解析情報を採取するための命令3旧を挿入した実行形
式のプログラム(ファイルh)における当該プログラム
の第2図に対応する部分の状態を示す。この実行形式プ
ログラム(ファイルh)を実行すると、′第4図におけ
るパス111や+12や114はパス網羅テストを実行
した時と環境が変化していなければやはり数多く実行さ
れる傾向があり、かつその部分における障害もパスP羅
テストの時に発見されている可能性が高い。しかし、パ
ス113は以前に通過していないので未知の障害が発生
す8る可能性が残っており、この部分に障害解析情報を
採取する命令を挿入する効果かある。また、この部分(
パス113)は通過しにくい性質があるのでプログラム
の実行時、障害解析情報を採取する命令301による性
能低ドも発生しない特長を持たすことができる。
〔発明の効果〕
本発明は、従来から知られているパス網羅テストの技法
を応用して、当該プログラムの試験工程−や運用時それ
までに通過していないパスを見つけ出し、その部分にト
レース(障害解析情報を残す機能)命令を挿入するよう
にしたので、プログラムの性能を保ち、かつ必要な障害
解析情報を採ることができる。
【図面の簡単な説明】
第1図は、本発明のプログラムの障害解析情報の採取方
法の一実施例における処理の流れを示す図、第2図は、
障害解析情報を採取する命令を挿入する当該プログラム
の一部分を示す図、第3図は、分岐命令101.102
によるパス 111.112゜113、114が実行さ
れたかどうかを確認するだめの命令201.202.2
03.204を第2図のプログラムに挿入した図、第4
図は、パス113だけに障害解析情報の採取するための
命令301を第2図のプログラムに自動的に挿入した状
態を示す図である。 a二原始言語(ソースプログラム)形式で当該プログラ
ムが格納されているファイル b:パス網羅テストの機能を有する翻訳プログラム C:翻訳プログラムbにより生成された実行形式の当該
プログラムが格納されるファイルd−当該プログラ1、
の試験又は運用による実行環境 e dのために心霊な入力情報(試験データ等)か格納
されているファイル f dの結果通過したパスに関する情報を残すノアイル g:ファイルfの情報を基に当該プログラムに障害解析
情報を採取する命令を挿入する機能を有する翻訳プログ
ラムが格納されているファイル h:ファイルgの翻訳プログラムにより生成される当該
プログラムの実行形式プログラムが格納されるファイル j:実際の当該プログラムの実行環境 J:iに於ける障害発生時の障害解析情報+01.10
2:分岐命令 ill、 112.113.1+4:パス201、20
2.203.204:パスが実行され□たどうかを確認
する命令

Claims (1)

    【特許請求の範囲】
  1. 電子計算機において処理されるプログラムに対して、そ
    のプログラムの試験段階において、試験されなかった部
    分あるいはその時点までにそのプログラムが走行しなか
    った部分の情報を残し、その試験されなかった部分ある
    いは走行しなかった部分に関する残された情報を基にし
    て、その部分が実行された時障害解析情報を残す命令を
    挿入することにより障害解析情報を採取することを特徴
    とするプログラムの障害解析情報の採取方法。
JP59143580A 1984-07-11 1984-07-11 プログラムの障害解析情報の採取方法 Pending JPS6123255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59143580A JPS6123255A (ja) 1984-07-11 1984-07-11 プログラムの障害解析情報の採取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59143580A JPS6123255A (ja) 1984-07-11 1984-07-11 プログラムの障害解析情報の採取方法

Publications (1)

Publication Number Publication Date
JPS6123255A true JPS6123255A (ja) 1986-01-31

Family

ID=15342039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59143580A Pending JPS6123255A (ja) 1984-07-11 1984-07-11 プログラムの障害解析情報の採取方法

Country Status (1)

Country Link
JP (1) JPS6123255A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02199548A (ja) * 1988-11-09 1990-08-07 Asea Brown Boveri Ag 電算機系で作成されるオブジエクト・プログラムの時間経過を観察する方法とこの方法を実行する観測器具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02199548A (ja) * 1988-11-09 1990-08-07 Asea Brown Boveri Ag 電算機系で作成されるオブジエクト・プログラムの時間経過を観察する方法とこの方法を実行する観測器具

Similar Documents

Publication Publication Date Title
US8464222B2 (en) Method, apparatus or software for identifying dependencies between components for a given build of a componentised product
US7539977B1 (en) Automatic bug isolation in computer programming languages
JPS6123255A (ja) プログラムの障害解析情報の採取方法
JP2005338987A (ja) 例外テスト支援プログラム及び例外テスト支援装置
JP3196675B2 (ja) 言語処理方式
JP2802140B2 (ja) 論理回路の設計方法
JPH05224995A (ja) 情報処理装置の試験方式
JP3165105B2 (ja) プログラムのトレーサ、コンパイラ及びリンカー
JPS63140969A (ja) 試験容易化方式
JPH06282462A (ja) 半導体試験装置制御プログラムデバッグ方式
JPH0510692B2 (ja)
JP7059827B2 (ja) ソースコード生成装置
JP3278588B2 (ja) プログラム開発支援装置及びプログラム開発支援方法
JP2943161B2 (ja) 故障シミュレーション方法
JPS59221753A (ja) サブル−チントレ−サ
JPH02219136A (ja) プログラム改造時のバグ検査方法
JPH081609B2 (ja) リグレッション防止用テストケースの決定方式
JP3112892B2 (ja) スキャンテスト方法及びスキャンテスト装置
JP3441315B2 (ja) テストデータの作成方法および装置
JPH0391846A (ja) 障害検出回路の相互関係図生成方式
JPS6117983A (ja) 原子炉緊急停止装置
JP2658857B2 (ja) 等価故障抽出方法及び装置
JP2560800B2 (ja) 諭理回路検証装置
JPH03245241A (ja) プログラムテスト方式
JPH0283746A (ja) 障害処理機能試験方法